JP4000103B2 - 高周波スイッチ装置及び高周波スイッチ構造 - Google Patents
高周波スイッチ装置及び高周波スイッチ構造 Download PDFInfo
- Publication number
- JP4000103B2 JP4000103B2 JP2003350763A JP2003350763A JP4000103B2 JP 4000103 B2 JP4000103 B2 JP 4000103B2 JP 2003350763 A JP2003350763 A JP 2003350763A JP 2003350763 A JP2003350763 A JP 2003350763A JP 4000103 B2 JP4000103 B2 JP 4000103B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- spdt
- pole
- field effect
- spdt switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
Description
高周波スイッチは、携帯電話においては送受信の切換や通話モードの切換に、また衛星放送受信アンテナにおいては複数器の衛星からの信号選択に使用され、情報通信社会を支える不可欠の電子デバイスと位置づけられている。
1個のスイッチエレメントは4個のFETを含むために、全部で32個のFETが使用されている。また、各スイッチエレメントのON/OFF制御には、各々2系統の制御信号用線路が必要であるから、スイッチ全体で16系統の制御信号用線路が使用されている。
一般にN×Mスイッチ(N×M Switch Matrix)においては、(2×N×M)個の制御端子が必要であり、高周波スイッチの高機能化に伴って端子数が著しく増加する。この4×2スイッチにおいては、端子数の増加を抑制し、かつ16系統の制御信号用線路の信号を切り替えるためにスイッチ回路に加えてデコーダICをも集積化している(例えば、非特許文献1)。
一方、デコーダ回路を集積しない場合には、N×Mスイッチにおいては、(2×N×M)個の制御端子が必要であり、(2×N×M)本の制御信号用線路を独立に制御する必要があるために、(2×N×M)本の制御ピンが必要になる。このためチップ及びパッケージの大型化を招き、コストの増大を招く結果となっていた。
さらに、制御ピンの数を削減するために、スイッチエレメントを複数個トーナメント状に接続した場合には、高周波スイッチの高アイソレーションを実現するためには接続配線のインピーダンスの設定が複雑になるなど回路構成の複雑化が避けられず、チップ上の回路構成がその電気的特性に強く影響する高周波回路においては、回路設計の自由度が低くならざるを得なかった。
SPDT1=SPDT5∩SPDT3
SPDT2=SPDT5∩バーSPDT3
SPDT4=バーSPDT5
で規定されるものである。
図1はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図1は、一例としてSP3T(1×3)型の高周波スイッチについて記載している。
図1において、SP3T型の高周波スイッチ10は、第1のSPDTスイッチとしてのSPDT(A)12、第2のSPDTスイッチとしてのSPDT(B)14、および第3のSPDTスイッチとしてのSPDT(C)16で構成されるSPDT型の高周波スイッチ18と、この高周波スイッチ18に加えて第4のSPDTスイッチとしてのSPDT(D)20と第5のSPDTスイッチとしてのSPDT(E)22とから構成されている。
SPDT(B)14も極14aから2分岐した第1ポート14bと第2ポート14cを有し、極14aは第2入力端子26に接続され、第2ポート14cは終端抵抗14dを介して接地されている。
SPDT(C)16も極16aから2分岐した第1ポート16bと第2ポート16cを有し、SPDT(C)16の第1ポート16bはSPDT(A)12の第1ポート12bと接続され、SPDT(C)16の第2ポート16cはSPDT(B)14の第1ポート14bと接続されている。
SPDT(D)20は極20aから2分岐した第1ポート20bと第2ポート20cを有し、極20aは第3入力端子28に接続され、第2ポート20cは終端抵抗20dを介して接地されている。
SPDT(E)22も極22aから2分岐した第1ポート22bと第2ポート22cを有し、SPDT(E)22の第1ポート22bは高周波スイッチ18におけるSPDT(C)16の極16aと接続され、SPDT(E)22の第2ポート22cはSPDT(D)20の第1ポート20bと接続されている。そしてSPDT(E)22の極22aは出力端子30に接続されている。
この高周波スイッチ10に用いられた終端抵抗12d、14d、および20dは、高周波スイッチ10自体、および高周波スイッチ10が接続される回路の特性インピーダンスによって定まる値の抵抗値を有し、通常は50Ωであるが、場合によっては概略25〜150Ωの範囲で最適化することができる。
また、図1においてIn1は入力信号1、In2は入力信号2、In3は入力信号3、及びOutは出力信号を示し、図1の状態は、In1が出力されている状態を示している。
図2において、SPDT(A)12は、第1の電界効果型トランジスタとしての第1FET121と第2の電界効果型トランジスタとしての第2FET122とがソース及びドレインを介して互いに直列に接続され、第1FET121と第2FET122との接続点でない側の第2FET122の一端が第1ポート12bとされ、第1FET121と第2FET122との接続点でない側の第1FET121の一端が極12aとして第1入力端子24に接続されるとともに、第3の電界効果型トランジスタとしての第3FET123と第4の電界効果型トランジスタとしての第4FET124とがソース及びドレインを介して互いに並列に接続され、接続点の一方が極12aにシャント接続されるとともに他方の接続点が第2ポート12cとして終端抵抗12dを介して接地されている。
また、第1FET121のゲート電極121g、第2FET122のゲート電極122g、第3FET123のゲート電極123g、及び第4FET124のゲート電極124gのそれぞれに高周波スイッチ10を制御するための制御信号が印加される。
また、第1FET141のゲート電極141g、第2FET142のゲート電極142g、第3FET143のゲート電極143g、及び第4FET144のゲート電極144gのそれぞれに高周波スイッチ10を制御するための制御信号が印加される。
また、第5FET161のゲート電極161g、第6FET162のゲート電極162g、第7FET163のゲート電極163g、及び第8FET164のゲート電極164gのそれぞれに高周波スイッチ10を制御するための制御信号が印加される。
また、第9FET201のゲート電極201g、及び第10FET202のゲート電極202gのそれぞれに高周波スイッチ10を制御するための制御信号が印加される。
また、第5FET221のゲート電極221g、第6FET222のゲート電極222g、第7FET223のゲート電極223g、及び第8FET224のゲート電極224gのそれぞれに高周波スイッチ10を制御するための制御信号が印加される。
この図2に示された電気回路は、GaAs基板上にGaAsFET、MIMキャパシタ、配線、抵抗、配線パッドなどを集積化したGaAsMMICを公知の製造方法を使用することにより実現することができる。またGaAsの他にInPやSiやSiGeなどの他の半導体基板上にも製造することができる。このようにMMICで高周波スイッチを構成することにより、小型にまた安価に高周波スイッチ装置を提供することができる。
図1において、SPDT(A)12の極12aと第1ポート12bとを接続する論理値を“1”、極12aと第2ポート12cとを接続する論理値を“0”、SPDT(B)14の極14aと第1ポート14bとを接続する論理値を“1”、極14aと第2ポート14cとを接続する論理値を“0”、SPDT(C)16の極16aと第1ポート16bとを接続する論理値を“1”、極16aと第2ポート16cとを接続する論理値を“0”、SPDT(D)20の極20aと第1ポート20bとを接続する論理値を“1”、極20aと第2ポート20cとを接続する論理値を“0”、そしてSPDT(E)22の極22aと第1ポート22bとを接続する論理値を“1”、極22aと第2ポート22cとを接続する論理値を“0”、とすると、高周波スイッチ10の動作を動作論理表(真理値表)で示すことができる。
図3において、In1をOutとして出力するON経路をIn1−Outとすれば、この経路は、SPDT(A)12が論理値“1”を、SPDT(B)14が論理値“0”を、SPDT(C)16が論理値“1”を、SPDT(D)20が論理値“0”を、そしてSPDT(E)22が論理値“1”をそれぞれ選択した場合に構成される。
同様に、In2−Outの経路は、SPDT(A)12が論理値“0”を、SPDT(B)14が論理値“1”を、SPDT(C)16が論理値“0”を、SPDT(D)20が論理値“0”を、そしてSPDT(E)22が論理値“1”をそれぞれ選択した場合に構成される。
同様に、In3−Outの経路は、SPDT(A)12が論理値“0”を、SPDT(B)14が論理値“0”を、SPDT(C)16が論理値“1”を、SPDT(D)20が論理値“1”を、そしてSPDT(E)22が論理値“0”をそれぞれ選択した場合か、もしくはSPDT(A)12が論理値“0”を、SPDT(B)14が論理値“0”を、SPDT(C)16が論理値“0”を、SPDT(D)20が論理値“1”を、そしてSPDT(E)22が論理値“0”をそれぞれ選択した場合に、構成される。
SPDT1=SPDT5∩SPDT3
SPDT2=SPDT5∩バーSPDT3
SPDT4=バーSPDT5
この論理式から明らかなようにSPDT1、SPDT2、およびSPDT4はSPDT3、バーSPDT3、SPDT5およびバーSPDT5で表現することができる。即ち、SPDT(C)16およびSPDT(E)22を制御する制御信号により、SPDT(A)12、SPDT(B)14、およびSPDT(D)20をも制御できることを示している。
言い換えれば、図1のブロック図に示された様に高周波スイッチ10を構成し、例えば図2に示されたように回路を構成したのち、上記の論理式を満足するように、二つのSPDT、すなわちSPDT(C)16およびSPDT(E)22を制御する制御端子からの制御信号を印加することにより、高周波スイッチ10全体の回路を制御できることが分かる。
図4は、図3に示した高周波スイッチ10の回路の第1入力端子24を第1アンテナ(ANT1)に、第2入力端子26を第1アンテナ(ANT2)に、第3入力端子28を第3アンテナ(ANT3)のそれぞれ接続され、出力端子30はチューナー(Tuner)に接続されている。
また、ゲート電極121g、122g、123g、124g、141g、142g、143g、144g、161g、162g、163g、164g、201g、202g、221g、222g、223g、及び224gのそれぞれに、適宜SW3、バーSW3、SW5及びバーSW5の制御信号が印加される。バーSW3およびバーSW5はそれぞれSW3およびSW5の反転信号、つまりSW3およびSW5がON信号の時は、バーSW3およびバーSW5はOFF信号である。図3に示された高周波スイッチ10においてはON信号は0V、OFF信号は−5Vが印加される。
図4から明らかなように、SP3Tの高周波スイッチ10の切換がSW3、バーSW3、SW5及びバーSW5の4つの制御信号により実現される。即ち図1のブロック図に従う回路を構成にすることにより、従来6本の制御信号が必要であったSP3Tの動作を、デコーダ回路を集積化することもなく4本になるまで削減することができ、駆動回路の簡略化が図られている。
図5はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図5は、一例としてSP4T(1×4)型の高周波スイッチについて記載している。
図5において、SP4T型の高周波スイッチ40は、第1のSPDTスイッチとしてのSPDT(A)12、第2のSPDTスイッチとしてのSPDT(B)14、および第3のSPDTとしてのSPDT(C)16で構成されるSPDT型の高周波スイッチ18に加えてと、さらに第6のSPDTスイッチとしてのSPDT(F)42、第7のSPDTスイッチとしてのSPDT(G)44、および第8のSPDTスイッチとしてのSPDT(H)46で構成されるもう一つのSPDT型の高周波スイッチ48を加えるとともに第9のSPDTスイッチとしてのSPDT(I)50とから構成されている。
SPDT(F)42は、極42aとこの極42aから2分岐した経路の一端の第1のポートとしての第1ポート42bと第2のポートとしての第2ポート42cを有し、極42aは第3入力端子52に接続され、第2ポート42cは終端抵抗42dを介して接地されている。
SPDT(H)46も極46aから2分岐した第1ポート46bと第2ポート46cを有し、SPDT(H)46の第1ポート46bはSPDT(F)42の第1ポート42bと接続され、SPDT(H)46の第2ポート46cはSPDT(G)44の第1ポート44bと接続されている。
SPDT(I)50も極50aから2分岐した第1ポート50bと第2ポート50cを有し、SPDT(I)50の第1ポート50bは高周波スイッチ18におけるSPDT(C)16の極16aと接続され、SPDT(I)50の第2ポート50cは高周波スイッチ48におけるSPDT(H)46の極46aと接続されている。そしてSPDT(I)50の極50aは出力端子30に接続されている。
終端抵抗42d及び44dも実施の形態1と同様に、通常は50Ωであるが、場合によっては概略25〜150Ωの範囲で最適化することができる。
また、図5においてIn1は入力信号1、In2は入力信号2、In3は入力信号3、In4は入力信号4、及びOutは出力信号を示し、図5の状態は、In1が出力されている状態を示している。
図6において、SPDT(A)12、SPDT(B)14、及びSPDT(C)16の回路の構成は実施の形態1の高周波スイッチ10と同じである。
SPDT(F)42は、第1の電界効果型トランジスタとしての第1FET421と第2の電界効果型トランジスタとしての第2FET422とがソース及びドレインを介して互いに直列に接続され、第1FET421と第2FET422との接続点でない側の第2FET422の一端が第1ポート42bとされ、第1FET421と第2FET422との接続点でない側の第1FET421の一端が極42aとして第3入力端子52に接続されるとともに、第3の電界効果型トランジスタとしての第3FET423と第4の電界効果型トランジスタとしての第4FET424とがソース及びドレインを介して互いに並列に接続され、接続点の一方が極42aにシャント接続されるとともに他方の接続点が第2ポート42cとして終端抵抗42dを介して接地されている。
また、第1FET421のゲート電極421g、第2FET422のゲート電極422g、第3FET423のゲート電極423g、及び第4FET424のゲート電極424gのそれぞれに高周波スイッチ40を制御するための制御信号が印加される。
また、第1FET441のゲート電極441g、第2FET442のゲート電極442g、第3FET443のゲート電極443g、及び第4FET444のゲート電極444gのそれぞれに高周波スイッチ40を制御するための制御信号が印加される。
また、第5FET461のゲート電極461g、第6FET462のゲート電極462g、第7FET463のゲート電極463g、及び第8FET464のゲート電極464gのそれぞれに高周波スイッチ40を制御するための制御信号が印加される。
また、第5FET501のゲート電極501g、第6FET502のゲート電極502g、第7FET503のゲート電極503g、及び第8FET504のゲート電極504gのそれぞれに高周波スイッチ40を制御するための制御信号が印加される。
この図6に示された電気回路は、実施の形態1同様にGaAsMMICとして公知の製造方法を使用することにより実現することができ、小型にまた安価に高周波スイッチ装置を提供することができる。
図5において、SPDT(A)12、SPDT(B)14、およびSPDT(C)16の極と第1ポートおよび第2ポートとの接続動作の論理は、既に実施の形態1で記載したものと同じである。これに加えて、SPDT(F)42の極42aと第1ポート42bとを接続する論理値を“1”、極42aと第2ポート42cとを接続する論理値を“0”、SPDT(G)44の極44aと第1ポート44bとを接続する論理値を“1”、極44aと第2ポート44cとを接続する論理値を“0”、SPDT(H)46の極46aと第1ポート46bとを接続する論理値を“1”、極46aと第2ポート46cとを接続する論理値を“0”、そしてSPDT(I)50の極50aと第1ポート50bとを接続する論理値を“1”、極50aと第2ポート50cとを接続する論理値を“0”とすると、高周波スイッチ40の動作を動作論理表で示すことができる。
図7において、
(I)In1をOutとして出力するON経路をIn1−Outとすれば、この経路は、SPDT(A)12が論理値“1”を、SPDT(B)14が論理値“0”を、SPDT(C)16が論理値“1”を、SPDT(F)42が論理値“0”を、SPDT(G)44が論理値“0”を、SPDT(H)46が論理値“0”または論理値“1”を、そしてSPDT(I)50が論理値“1”をそれぞれ選択した場合に構成される。
(II)同様に、In2−Outの経路は、SPDT(A)12が論理値“0”を、SPDT(B)14が論理値“1”を、SPDT(C)16が論理値“0”を、SPDT(F)42が論理値“0”を、SPDT(G)44が論理値“0”を、SPDT(H)46が論理値“0”または論理値“1”を、そしてSPDT(I)50が論理値“1”をそれぞれ選択した場合に、
(III)In3−Outの経路は、SPDT(A)12が論理値“0”を、SPDT(B)14が論理値“0”を、SPDT(C)16が論理値“0”または論理値“1”を、SPDT(F)42が論理値“1”を、SPDT(G)44が論理値“0”を、SPDT(H)46が論理値“1”を、そしてSPDT(I)50が論理値“0”をそれぞれ選択した場合に、
(IV)In4−Outの経路は、SPDT(A)12が論理値“0”を、SPDT(B)14が論理値“0”を、SPDT(C)16が論理値“0”または論理値“1”を、SPDT(F)42が論理値“0”を、SPDT(G)44が論理値“1”を、SPDT(H)46が論理値“0”を、そしてSPDT(I)50が論理値“0”をそれぞれ選択した場合に、それぞれ構成される。
SPDT1=SPDT9∩SPDT3
SPDT2=SPDT9∩バーSPDT3
SPDT6=バーSPDT9∩SPDT8
SPDT7=バーSPDT9∩バーSPDT8
この論理式から明らかなようにSPDT1、SPDT2、SPDT6、およびSPDT7はSPDT3、SPDT8、バーSPDT8、SPDT9およびバーSPDT9で表現することができる。即ち、SPDT(C)16、SPDT(H)46およびSPDT(I)50を制御する制御信号により、SPDT(A)12、SPDT(B)14、SPDT(F)42およびSPDT(G)44をも制御できることを示している。
言い換えれば、図5のブロック図に示された様に高周波スイッチ40を構成し、例えば図6に示されたように回路を構成したのち、上記の論理式を満足するように、三つのSPDT、すなわちSPDT(C)16、SPDT(H)46およびSPDT(I)50を制御する制御端子からの制御信号を印加することにより、高周波スイッチ40全体の回路を制御できることが分かる。
図8において、ゲート電極121g、122g、123g、124g、141g、142g、143g、144g、161g、162g、163g、164g、421g、422g、423g、424g、441g、442g、443g、444g、461g、462g、463g、464g、501g、502g、503g、及び504gのそれぞれに適宜SW3、バーSW3、SW8、バーSW8、SW9及びバーSW9の制御信号が印加される。
図8から明らかなように、SP4Tの高周波スイッチ40の切換がSW3、バーSW3、SW8、バーSW8、SW9及びバーSW9の6つの制御信号により実現される。即ち図5のブロック図に従う回路を構成にすることにより、従来8本の制御信号が必要であったSP4Tの動作を、デコーダ回路を集積化することもなく6本になるまで削減することができ、駆動回路の簡略化が図られている。
この実施の形態の高周波スイッチにおいても実施の形態1と同様に、SPDT(A)12、SPDT(B)14、およびSPDT(F)42およびSPDT(G)44のそれぞれの第2ポート12c、14c、42cおよび44cを、終端抵抗12d、14d、42dおよび44dを介して接地されている。この簡単な構成によりアイソレーションが高まるとともに終端抵抗の効果によりスイッチ切換の際に信号の反射に伴う信号振幅および位相の変化が少なくできるので反射変動による回路への悪影響を抑制することができる。
図9はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図10はこの発明の一実施の形態に係る高周波スイッチの動作説明のためのブロック図である。
図9において、3×2マトリクススイッチ54は実施の形態1の高周波スイッチ10を2個併置し、その二つの高周波スイッチ10の第1入力端子24同士、第2入力端子26同士、第3入力端子28同士を接続した構成である。二つの高周波スイッチ10を用いた場合には、SPDT(A)12の極12a同士、SPDT(B)14の極14a同士、およびSPDT(D)20の極20a同士をそれぞれ接続して、入力端子を3個、出力端子を2個とするものである。
実施の形態1の高周波スイッチ10はデコーダを用いることなく制御端子数を4個にすることができたので、3×2マトリクススイッチ54においては、制御端子数は8個あればよく、デコーダを用いない従来の3×2マトリクススイッチでは制御端子数が12個必要であり、従来品に比較して端子数を削減することができ小型化を図ることができる。
3×2マトリクススイッチ54は3個の入力に対して2個の出力を選択するマトリクス型スイッチである。図9においてはOut1及びOut2ともIn1を選択している。そしてこのマトリクススイッチ54は通常特性インピーダンスが50Ωの回路に接続されている。つまりIn1の信号が二つに分岐されてそれぞれ特性インピーダンスが50Ωの回路に接続されていることになる。
この図9の状態から図10の状態に切り替えた場合、In1の信号の分岐された一方は50Ωの回路に接続されているが、もう一方の分岐はオープン状態となる。このためにOut1への信号はその信号振幅及び位相が図9の状態から図10の状態に変化する間で大きく変動することが予想される。
しかし、図9に示された3×2マトリクススイッチ54は、実施の形態1で説明した高周波スイッチ10を併置して構成したものであるために、SPDT(A)12の極12a同士、SPDT(B)14の極14a同士、およびSPDT(D)20の極20a同士を接続した構成であり、SPDT(A)12の第2ポート12c、SPDT(B)14の第2ポート14c、SPDT(D)20の第2ポート20cにはそれぞれ終端抵抗12d、14d、及び20dが接続されている。
従って特定回路をON状態からOFF状態に変化させた場合でも、ON状態からOFF状態におけるインピーダンスが等しくなり、他の経路の信号振幅や位相の変化が小さくなるように抑制される。
衛星放送受信用コンバータにおいてはスイッチの切換の際に画像が乱れることを嫌うので、チューナー側の信号振幅や位相の変動は0.5dB以下に制限される。
3×2マトリクススイッチ54では、SPDT(A)12の第2ポート12c、SPDT(B)14の第2ポート14c、SPDT(D)20の第2ポート20cにはそれぞれ終端抵抗12d、14d、及び20dが接続された構成になっているので、衛星放送受信用コンバータにおけるスイッチの切換の際にも画像のみだれを小さくすることができる。
図11はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図12はこの発明の一実施の形態に係る高周波スイッチの動作説明のためのブロック図である。
二つの高周波スイッチ40を用いた場合には、SPDT(A)12の極12a同士、SPDT(B)14の極14a同士、SPDT(F)42の極42a同士、およびSPDT(G)44の極44a同士をそれぞれ接続して、入力端子を4個、出力端子を2個とするものである。
4×2マトリクス型スイッチ56は高周波スイッチ40を使用している。このために4×2マトリクススイッチ56においても制御端子数を削減することができる。
また図11の状態から図12の状態に切り替えた場合、In1の信号の分岐された一方は50Ωの回路に接続されているが、もう一方の分岐はオープン状態となる。このためにOut1への信号はその信号振幅及び位相が図11の状態から図12の状態に変化する間で大きく変動することが予想される。
しかし、図11に示された4×2マトリクススイッチ56は高周波スイッチ40を併置して構成したものであるために、SPDT(A)12の極12a同士、SPDT(B)14の極14a同士、SPDT(F)42の極42a同士、およびSPDT(G)44の極44a同士を接続した構成であり、SPDT(A)12の第2ポート12c、SPDT(B)14の第2ポート14c、SPDT(F)42の第2ポート42c、およびSPDT(G)44の第2ポート44cにはそれぞれ終端抵抗12d、14d、42d及び44dが接続されている。従って特定回路をON状態からOFF状態に変化させた場合でも、ON状態からOFF状態におけるインピーダンスが等しくなり、他の経路の信号振幅や位相の変化が小さくなるように抑制される。
なお、実施の形態1ではSP3D型の高周波スイッチ10について、また実施の形態2ではSP4D型の高周波スイッチ40について、説明したが、高周波スイッチ10及び高周波スイッチ40を構成する要素としてSPDT型の高周波スイッチ18及び48がある。
この高周波スイッチ18及び48においてもSPDT(A)12の第2ポート12c、SPDT(B)14の第2ポート14c、SPDT(F)42の第2ポート42c、およびSPDT(G)44の第2ポート44cにはそれぞれ終端抵抗12d、14d、42d及び44dが接続された構成になっている。
従って、これら高周波スイッチ18及び48においても、制御ピンの数が減り小型化が可能となるとともに、SPDTの第2のポートが終端抵抗に接続されているという簡単な構成により、アイソレーション特性が向上し、第1、第2のSPDTスイッチの入力切換に際して、終端抵抗の効果により入力信号の反射変動、即ち入力信号の強度及び位相の変動を少なくすることができ、他の回路に与える悪影響を抑制することができる、という効果を有することは云うまでもない。
Claims (4)
- 一つの極とこの極から二分岐した経路の一端に第1のポート及び第2のポートを有するSPDTスイッチであって第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第1、第2のSPDTスイッチと、第1のポート及び第2のポートに上記第1、第2のSPDTスイッチの第1のポートが個別に接続された第3のSPDTスイッチと、第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第4のSPDTスイッチと、上記第3のSPDTスイッチの極及び上記第4のSPDTスイッチの第1のポートが第1のポート及び第2のポートに個別に接続された第5のSPDTスイッチと、を備え、
上記第1、第2のSPDTスイッチはそれぞれ第1、第2、第3及び第4の電界効果型トランジスタを備え、ソース及びドレインを介して第1、第2の電界効果型トランジスタが相互に直列に接続され、この直列に接続された第1、第2の電界効果型トランジスタの接続点でない一端を極とし接続点でない他端を第1のポートとし、それぞれのソース及びドレインを介して相互に並列に接続された第3,第4の電界効果型トランジスタが上記第1、第2の電界効果型トランジスタの極側において接地端とシャント接続され、接地側の一端を第2のポートとする構成を有し、上記第3、5のSPDTスイッチはそれぞれ、第5、第6、第7及び第8の電界効果型トランジスタを備え、第5の電界効果型トランジスタのソースまたはドレインの一端を第1のポートとしこの第5の電界効果型トランジスタの第1のポート側と接地端との間で第6の電界効果型トランジスタがソースおよびドレインを介してシャント接続され、第7の電界効果型トランジスタのソースまたはドレインの一端を第2のポートとしこの第7の電界効果型トランジスタの第2のポート側と接地端の間で第8の電界効果型トランジスタがソースおよびドレインを介してシャント接続されるとともに、第5、第7の電界効果型トランジスタのソースまたはドレインの他端を接続して極とする構成を有し、上記第4のSPDTスイッチは第9及び第10の電界効果型トランジスタを備え、第9の電界効果型トランジスタのソースまたはドレインの一端を極、他端を第1のポートとし、この第9の電界効果型トランジスタの極側において第10の電界効果型トランジスタがソースおよびドレインを介して接地端とシャント接続され、接地側の一端を第2のポートとする構成を有するとともに
第1のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第2のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第3のSPDTスイッチにおいて極が第1のSPDTスイッチの第1のポートに接続された第1のポートと接続する論理を1、極が第2のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、第4のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第5のSPDTスイッチにおいて極が第3のSPDTスイッチの極に接続された第1のポートと接続する論理を1、極が第4のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、第1、第2、第3、第4及び第5のSPDTスイッチの論理動作をそれぞれSPDT1,SPDT2,SPDT3,SPDT4,及びSPDT5としたときに、
SPDT1=SPDT5∩SPDT3
SPDT2=SPDT5∩バーSPDT3
SPDT4=バーSPDT5
で規定されることを特徴とした高周波スイッチ装置。 - 一つの極とこの極から二分岐した経路の一端に第1のポート及び第2のポートを有するSPDTスイッチであって第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第1、第2のSPDTスイッチと、第1のポート及び第2のポートに上記第1、第2のSPDTスイッチの第1のポートが個別に接続された第3のSPDTスイッチと、第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第6、第7のSPDTスイッチと、第1のポート及び第2のポートに上記第6、第7のSPDTスイッチの第1のポートが個別に接続された第8のSPDTスイッチと、第3のSPDTスイッチ及び上記第8のSPDTスイッチの極が第1のポート及び第2のポートに個別に接続された第9のSPDTスイッチとを備え、
上記第1、第2、第6、及び第7のSPDTスイッチはそれぞれ第1、第2、第3及び第4の電界効果型トランジスタを備え、ソース及びドレインを介して第1、第2の電界効果型トランジスタが相互に直列に接続され、この直列に接続された第1、第2の電界効果型トランジスタの接続点でない一端を極とし接続点でない他端を第1のポートとし、それぞれのソース及びドレインを介して相互に並列に接続された第3,第4の電界効果型トランジスタが上記第1、第2の電界効果型トランジスタの極側において接地端とシャント接続され、接地側の一端を第2のポートとする構成を有し、上記第3、第8及び第9のSPDTスイッチはそれぞれ、第5、第6、第7及び第8の電界効果型トランジスタを備え、第5の電界効果型トランジスタのソースまたはドレインの一端を第1のポートとしこの第5の電界効果型トランジスタの第1のポート側と接地端との間で第6の電界効果型トランジスタがソースおよびドレインを介してシャント接続され、第7の電界効果型トランジスタのソースまたはドレインの一端を第2のポートとし、この第7の電界効果型トランジスタの第2のポート側と接地端の間で第8の電界効果型トランジスタがソースおよびドレインを介してシャント接続されるとともに、第5、第7の電界効果型トランジスタのソースまたはドレインの他端を接続して極とする構成を有するとともに、
第1のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第2のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第3のSPDTスイッチにおいて極が第1のSPDTスイッチの第1のポートに接続された第1のポートと接続する論理を1、極が第2のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、第6のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第7のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第8のSPDTスイッチにおいて極が第6のSPDTスイッチの第1のポートに接続された第1のポートと接続する論理を1、極が第7のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、第9のSPDTスイッチにおいて極が第3のSPDTスイッチの極に接続された第1のポートと接続する論理を1、極が第8のSPDTスイッチの極に接続された第2のポートと接続する論理を0とし、第1、第2、第3、第6、第7、第8及び第9のSPDTスイッチの論理動作をそれぞれSPDT1,SPDT2,SPDT3,SPDT6,SPDT7,SPDT8,及びSPDT9としたときに、
SPDT1=SPDT9∩SPDT3
SPDT2=SPDT9∩バーSPDT3
SPDT6=バーSPDT9∩SPDT8
SPDT7=バーSPDT9∩バーSPDT8
で規定されることを特徴とした高周波スイッチ装置。 - 一つの極とこの極から二分岐した経路の一端に第1のポート及び第2のポートを有するSPDTスイッチであって第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第1、第2のSPDTスイッチと、第1のポート及び第2のポートに上記第1、第2のSPDTスイッチの第1のポートが個別に接続された第3のSPDTスイッチと、第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第4のSPDTスイッチと、第3のSPDTスイッチの極及び上記第4のSPDTスイッチの第1のポートが第1のポート及び第2のポートに個別に接続された第5のSPDTスイッチと、を備えた第1の高周波スイッチ装置と、
一つの極とこの極から二分岐した経路の一端に第1のポート及び第2のポートを有するSPDTスイッチであって第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第1、第2のSPDTスイッチと、第1のポート及び第2のポートに上記第1、第2のSPDTスイッチの第1のポートが個別に接続された第3のSPDTスイッチと、第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第4のSPDTスイッチと、第3のSPDTスイッチの極及び上記第4のSPDTスイッチの第1のポートが第1のポート及び第2のポートに個別に接続された第5のSPDTスイッチと、を備えた第2の高周波スイッチ装置とを備え、
第2の高周波スイッチ装置の第1のSPDTの極が第1の高周波スイッチ装置の第1のSPDTの極に直接接続され、第2の高周波スイッチ装置の第2のSPDTの極が第1の高周波スイッチ装置の第2のSPDTの極に直接接続され、第2の高周波スイッチ装置の第4のSPDTの極が第1の高周波スイッチ装置の第4のSPDTの極に直接接続され、
上記第1、第2のSPDTスイッチはそれぞれ第1、第2、第3及び第4の電界効果型トランジスタを備え、ソース及びドレインを介して第1、第2の電界効果型トランジスタが相互に直列に接続され、この直列に接続された第1、第2の電界効果型トランジスタの接続点でない一端を極とし接続点でない他端を第1のポートとし、それぞれのソース及びドレインを介して相互に並列に接続された第3,第4の電界効果型トランジスタが上記第1、第2の電界効果型トランジスタの極側において接地端とシャント接続され、接地側の一端を第2のポートとする構成を有し、上記第3、5のSPDTスイッチはそれぞれ、第5、第6、第7及び第8の電界効果型トランジスタを備え、第5の電界効果型トランジスタのソースまたはドレインの一端を第1のポートとしこの第5の電界効果型トランジスタの第1のポート側と接地端との間で第6の電界効果型トランジスタがソースおよびドレインを介してシャント接続され、第7の電界効果型トランジスタのソースまたはドレインの一端を第2のポートとしこの第7の電界効果型トランジスタの第2のポート側と接地端の間で第8の電界効果型トランジスタがソースおよびドレインを介してシャント接続されるとともに、第5、第7の電界効果型トランジスタのソースまたはドレインの他端を接続して極とする構成を有し、上記第4のSPDTスイッチは第9及び第10の電界効果型トランジスタを備え、第9の電界効果型トランジスタのソースまたはドレインの一端を極、他端を第1のポートとし、この第9の電界効果型トランジスタの極側において第10の電界効果型トランジスタがソースおよびドレインを介して接地端とシャント接続され、接地側の一端を第2のポートとする構成を有するとともに、
上記第1、第2の高周波スイッチ装置それぞれにおいて、上記第1のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、上記第2のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、上記第3のSPDTスイッチにおいて極が第1のSPDTスイッチの第1のポートに接続された第1のポートと接続する論理を1、極が第2のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、上記第4のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、上記第5のSPDTスイッチにおいて極が上記第3のSPDTスイッチの極に接続された第1のポートと接続する論理を1、極が上記第4のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、上記第1、第2、第3、第4及び第5のSPDTスイッチの論理動作をそれぞれSPDT1,SPDT2,SPDT3,SPDT4,及びSPDT5としたときに、
SPDT1=SPDT5∩SPDT3
SPDT2=SPDT5∩バーSPDT3
SPDT4=バーSPDT5
で規定されることを特徴とした高周波スイッチ構造。 - 一つの極とこの極から二分岐した経路の一端に第1のポート及び第2のポートを有するSPDTスイッチであって第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第1、第2のSPDTスイッチと、第1のポート及び第2のポートに上記第1、第2のSPDTスイッチの第1のポートが個別に接続された第3のSPDTスイッチと、第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第6、第7のSPDTスイッチと、第1のポート及び第2のポートに上記第6、第7のSPDTスイッチの第1のポートが個別に接続された第8のSPDTスイッチと、第3のSPDTスイッチ及び上記第8のSPDTスイッチの極が第1のポート及び第2のポートに個別に接続された第9のSPDTスイッチとを備えた第1の高周波スイッチ装置と、
一つの極とこの極から二分岐した経路の一端に第1のポート及び第2のポートを有するSPDTスイッチであって第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第1、第2のSPDTスイッチと、第1のポート及び第2のポートに上記第1、第2のSPDTスイッチの第1のポートが個別に接続された第3のSPDTスイッチと、第2のポートが所定のインピーダンスを有する終端抵抗を介して接地された第6、第7のSPDTスイッチと、第1のポート及び第2のポートに上記第6、第7のSPDTスイッチの第1のポートが個別に接続された第8のSPDTスイッチと、第3のSPDTスイッチ及び上記第8のSPDTスイッチの極が第1のポート及び第2のポートに個別に接続された第9のSPDTスイッチとを備えた第2の高周波スイッチ装置と、
第2の高周波スイッチ装置の第1のSPDTの極が第1の高周波スイッチ装置の第1のSPDTの極に直接接続され、第2の高周波スイッチ装置の第2のSPDTの極が第1の高周波スイッチ装置の第2のSPDTの極に直接接続され、第2の高周波スイッチ装置の第6のSPDTの極が第1の高周波スイッチ装置の第6のSPDTの極に直接接続され、第2の高周波スイッチ装置の第7のSPDTの極が第1の高周波スイッチ装置の第7のSPDTの極に直接接続され、
上記第1、第2、第6、及び第7のSPDTスイッチはそれぞれ第1、第2、第3及び第4の電界効果型トランジスタを備え、ソース及びドレインを介して第1、第2の電界効果型トランジスタが相互に直列に接続され、この直列に接続された第1、第2の電界効果型トランジスタの接続点でない一端を極とし接続点でない他端を第1のポートとし、それぞれのソース及びドレインを介して相互に並列に接続された第3,第4の電界効果型トランジスタが上記第1、第2の電界効果型トランジスタの極側において接地端とシャント接続され、接地側の一端を第2のポートとする構成を有し、上記第3、第8及び第9のSPDTスイッチはそれぞれ、第5、第6、第7及び第8の電界効果型トランジスタを備え、第5の電界効果型トランジスタのソースまたはドレインの一端を第1のポートとしこの第5の電界効果型トランジスタの第1のポート側と接地端との間で第6の電界効果型トランジスタがソースおよびドレインを介してシャント接続され、第7の電界効果型トランジスタのソースまたはドレインの一端を第2のポートとし、この第7の電界効果型トランジスタの第2のポート側と接地端の間で第8の電界効果型トランジスタがソースおよびドレインを介してシャント接続されるとともに、第5、第7の電界効果型トランジスタのソースまたはドレインの他端を接続して極とする構成を有するとともに、
第1のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第2のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第3のSPDTスイッチにおいて極が第1のSPDTスイッチの第1のポートに接続された第1のポートと接続する論理を1、極が第2のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、第6のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第7のSPDTスイッチにおいて極が第1のポートと接続する論理を1、極が第2のポートと接続する論理を0とし、第8のSPDTスイッチにおいて極が第6のSPDTスイッチの第1のポートに接続された第1のポートと接続する論理を1、極が第7のSPDTスイッチの第1のポートに接続された第2のポートと接続する論理を0とし、第9のSPDTスイッチにおいて極が第3のSPDTスイッチの極に接続された第1のポートと接続する論理を1、極が第8のSPDTスイッチの極に接続された第2のポートと接続する論理を0とし、第1、第2、第3、第6、第7、第8及び第9のSPDTスイッチの論理動作をそれぞれSPDT1,SPDT2,SPDT3,SPDT6,SPDT7,SPDT8,及びSPDT9としたときに、
SPDT1=SPDT9∩SPDT3
SPDT2=SPDT9∩バーSPDT3
SPDT6=バーSPDT9∩SPDT8
SPDT7=バーSPDT9∩バーSPDT8
で規定されることを特徴とした高周波スイッチ構造。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350763A JP4000103B2 (ja) | 2003-10-09 | 2003-10-09 | 高周波スイッチ装置及び高周波スイッチ構造 |
CN2004101047764A CN1638186B (zh) | 2003-10-09 | 2004-09-29 | 高频开关装置 |
CN2010101835058A CN101820088B (zh) | 2003-10-09 | 2004-09-29 | 高频开关装置 |
TW093129581A TWI278140B (en) | 2003-10-09 | 2004-09-30 | High frequency switch device |
US10/957,651 US7307490B2 (en) | 2003-10-09 | 2004-10-05 | High frequency switch device |
GB0422100A GB2406981B (en) | 2003-10-09 | 2004-10-05 | High frequency switch device |
DE102004048686A DE102004048686B4 (de) | 2003-10-09 | 2004-10-06 | Hochfrequenzschaltvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350763A JP4000103B2 (ja) | 2003-10-09 | 2003-10-09 | 高周波スイッチ装置及び高周波スイッチ構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005117467A JP2005117467A (ja) | 2005-04-28 |
JP4000103B2 true JP4000103B2 (ja) | 2007-10-31 |
Family
ID=33432391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350763A Expired - Fee Related JP4000103B2 (ja) | 2003-10-09 | 2003-10-09 | 高周波スイッチ装置及び高周波スイッチ構造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7307490B2 (ja) |
JP (1) | JP4000103B2 (ja) |
CN (2) | CN1638186B (ja) |
DE (1) | DE102004048686B4 (ja) |
GB (1) | GB2406981B (ja) |
TW (1) | TWI278140B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10353029B2 (en) | 2015-08-31 | 2019-07-16 | Samsung Electronics Co., Ltd. | Magnetic resonance imaging device and method for controlling the same |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US7535315B2 (en) * | 2004-05-21 | 2009-05-19 | National Instruments Corporation | Dimensionally flexible sparse matrix topology |
JP2008511235A (ja) * | 2004-08-25 | 2008-04-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マルチアンテナ入力のためのrf選択スイッチ |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
JP4868275B2 (ja) * | 2005-08-31 | 2012-02-01 | 日立金属株式会社 | 高周波スイッチ回路 |
JP2007129571A (ja) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及び半導体装置 |
US7569422B2 (en) * | 2006-08-11 | 2009-08-04 | Megica Corporation | Chip package and method for fabricating the same |
JP2008092507A (ja) * | 2006-10-05 | 2008-04-17 | Nec Electronics Corp | マトリクススイッチ |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US7719383B2 (en) * | 2007-04-30 | 2010-05-18 | Zeji Gu | High isolation electronic multiple pole multiple throw switch |
US9755681B2 (en) * | 2007-09-26 | 2017-09-05 | Intel Mobile Communications GmbH | Radio-frequency front-end and receiver |
WO2009044503A1 (ja) * | 2007-10-03 | 2009-04-09 | Advantest Corporation | スイッチ装置 |
US7816996B2 (en) * | 2007-12-18 | 2010-10-19 | Zeji Gu | Non-reflective MPNT switch |
EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US8582333B2 (en) * | 2008-06-30 | 2013-11-12 | Intel Corporation | Integration of switched capacitor networks for power delivery |
US8330436B2 (en) | 2008-06-30 | 2012-12-11 | Intel Corporation | Series and parallel hybrid switched capacitor networks for IC power delivery |
CN103828249B (zh) | 2011-09-26 | 2016-08-17 | 株式会社村田制作所 | 高频模块 |
WO2013125362A1 (ja) | 2012-02-21 | 2013-08-29 | 株式会社村田製作所 | 高周波スイッチモジュール |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
JP5997624B2 (ja) | 2013-02-01 | 2016-09-28 | 株式会社東芝 | 高周波半導体スイッチおよび無線機器 |
US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
US9537472B2 (en) * | 2013-03-15 | 2017-01-03 | Peregrine Semiconductor Corporation | Integrated switch and self-activating adjustable power limiter |
US10680590B2 (en) | 2013-03-15 | 2020-06-09 | Psemi Corporation | Integrated switch and self-activating adjustable power limiter |
US9621129B2 (en) * | 2013-06-28 | 2017-04-11 | Skyworks Solutions, Inc. | Flexible L-network antenna tuner circuit |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US10340704B2 (en) | 2015-02-13 | 2019-07-02 | Richwave Technology Corp. | Switch device with a wide bandwidth |
TWI544678B (zh) * | 2015-02-13 | 2016-08-01 | 立積電子股份有限公司 | 單刀多擲開關 |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9991889B2 (en) | 2016-02-09 | 2018-06-05 | Psemi Corporation | High throw-count RF switch |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
WO2018142940A1 (ja) | 2017-01-31 | 2018-08-09 | 株式会社村田製作所 | 高周波スイッチ |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
KR102296971B1 (ko) * | 2019-10-07 | 2021-09-02 | 울산과학기술원 | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3808566A (en) * | 1973-05-24 | 1974-04-30 | Gen Dynamics Corp | Switching system |
US4897563A (en) * | 1988-08-01 | 1990-01-30 | Itt Corporation | N-way MMIC redundant switch |
US5068615A (en) * | 1988-10-25 | 1991-11-26 | Cascade Microtech, Inc. | Noise parameter test apparatus |
US5350957A (en) * | 1989-10-20 | 1994-09-27 | Texas Instrument Incorporated | Electronic switch controlled by plural inputs |
JP2976693B2 (ja) | 1992-05-08 | 1999-11-10 | 日本電気株式会社 | Cmos型半導体集積回路 |
JPH07303001A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 高周波スイッチ |
JP3441236B2 (ja) * | 1995-04-24 | 2003-08-25 | ソニー株式会社 | 半導体集積回路装置 |
JP3596209B2 (ja) | 1997-01-29 | 2004-12-02 | ソニー株式会社 | スイッチ回路 |
US5917362A (en) * | 1996-01-29 | 1999-06-29 | Sony Corporation | Switching circuit |
JP2964975B2 (ja) | 1997-02-26 | 1999-10-18 | 日本電気株式会社 | 高周波スイッチ回路 |
US5990580A (en) * | 1998-03-05 | 1999-11-23 | The Whitaker Corporation | Single pole double throw switch |
US6288672B1 (en) | 1998-09-14 | 2001-09-11 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Holographic radar |
JP3368874B2 (ja) * | 1998-09-14 | 2003-01-20 | 株式会社豊田中央研究所 | ホログラフィックレーダ |
JP2000261218A (ja) | 1999-03-11 | 2000-09-22 | Sumitomo Electric Ind Ltd | 高周波スイッチ |
US6661308B2 (en) * | 2000-02-22 | 2003-12-09 | Trilithic, Inc. | One-by-N switch matrix |
JP3417386B2 (ja) | 2000-07-14 | 2003-06-16 | 日本電気株式会社 | 高周波スイッチ回路 |
-
2003
- 2003-10-09 JP JP2003350763A patent/JP4000103B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-29 CN CN2004101047764A patent/CN1638186B/zh not_active Expired - Fee Related
- 2004-09-29 CN CN2010101835058A patent/CN101820088B/zh not_active Expired - Fee Related
- 2004-09-30 TW TW093129581A patent/TWI278140B/zh not_active IP Right Cessation
- 2004-10-05 GB GB0422100A patent/GB2406981B/en not_active Expired - Fee Related
- 2004-10-05 US US10/957,651 patent/US7307490B2/en active Active
- 2004-10-06 DE DE102004048686A patent/DE102004048686B4/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10353029B2 (en) | 2015-08-31 | 2019-07-16 | Samsung Electronics Co., Ltd. | Magnetic resonance imaging device and method for controlling the same |
Also Published As
Publication number | Publication date |
---|---|
CN101820088A (zh) | 2010-09-01 |
TWI278140B (en) | 2007-04-01 |
CN101820088B (zh) | 2011-12-14 |
DE102004048686A1 (de) | 2005-05-12 |
GB0422100D0 (en) | 2004-11-03 |
TW200515641A (en) | 2005-05-01 |
US7307490B2 (en) | 2007-12-11 |
GB2406981B (en) | 2005-11-16 |
GB2406981A (en) | 2005-04-13 |
US20050077978A1 (en) | 2005-04-14 |
JP2005117467A (ja) | 2005-04-28 |
CN1638186A (zh) | 2005-07-13 |
DE102004048686B4 (de) | 2009-12-17 |
CN1638186B (zh) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4000103B2 (ja) | 高周波スイッチ装置及び高周波スイッチ構造 | |
US6653697B2 (en) | High frequency switch circuit and communications terminal using the same | |
US7515882B2 (en) | Apparatus, methods and articles of manufacture for a multi-band switch | |
US7337547B2 (en) | High frequency switching circuit device | |
CN105049012A (zh) | 用于射频集成电路的系统和方法 | |
US5148062A (en) | Simplified phase shifter circuit | |
US7889023B2 (en) | Switching circuit for millimeter waveband control circuit | |
US7898359B2 (en) | Modular switching arrangement | |
CN107809267A (zh) | 高频模块及通信装置 | |
US7079815B2 (en) | Monolithic microwave integrated circuit transceiver | |
Lee et al. | Novel T/R switch architectures for MIMO applications | |
EP1440511B1 (en) | Compact 180 degree phase shifter | |
CN214315261U (zh) | 射频模组、射频电路和电子设备 | |
US20090079489A1 (en) | Constant phase digital attenuator with on-chip matching circuitry | |
US7869770B2 (en) | Apparatus, methods and articles of manufacture for a multi-band switch | |
JPH10150395A (ja) | スイッチ回路およびスイッチならびに無線装置 | |
JP2006050583A (ja) | 高周波スイッチ回路装置 | |
JPH11239003A (ja) | スイッチドライン型移相器 | |
Jeong et al. | Four‐channel GaAs multifunction chips with bottom RF interface for Ka‐band SATCOM antennas | |
JP2008124556A (ja) | スイッチ回路および半導体装置 | |
Takasu et al. | S-band MMIC active module with small phase variation and low insertion loss for beamforming network | |
Ouacha et al. | Ultra broadband MMIC 5-bit time shifter | |
JP2004015688A (ja) | 高周波スイッチ回路、およびこれを用いた通信機器 | |
KR100273735B1 (ko) | 반도체장치의위상변위기 | |
JP4370208B2 (ja) | 半導体スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4000103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |