CN1638186B

CN1638186B - 高频开关装置

Info

Publication number: CN1638186B
Application number: CN2004101047764A
Authority: CN
Inventors: 杵筑弘隆; 谷野宪之; 染井润一
Original assignee: Mitsubishi Electric Corp; Sharp Corp
Current assignee: Mitsubishi Electric Corp; Sharp Corp
Priority date: 2003-10-09
Filing date: 2004-09-29
Publication date: 2010-10-06
Anticipated expiration: 2024-09-29
Also published as: CN101820088A; US20050077978A1; DE102004048686A1; JP4000103B2; DE102004048686B4; GB0422100D0; TWI278140B; CN101820088B; GB2406981A; US7307490B2; GB2406981B; CN1638186A; JP2005117467A; TW200515641A

Abstract

本发明提供高频开关装置。利用简单的电路构成一种绝缘特性好、小型的高频开关装置。这种高频开关装置具备：作为具有一个极和在从这个极二分支的路径的一端具有第一端口和第二端口的SPDT开关，其结构为：其SPDT(A)(12)的第二端口(12c)经由终端电阻(12d)、SPDT(B)(14)的第二端口(14c)经由终端电阻(14d)分别接地，这个SPDT(A)(12)的第一端口(12b)、SPDT(B)(14)的第一端口(14b)分别与SPDT(C)(16)的第一端口(16b)以及第二端口(16c)连接。

Description

高频开关装置

技术领域

本发明涉及一种高频开关装置，特别涉及在无线通信设备和卫星通信设备以及卫星广播设备中使用的高频开关装置。

背景技术

近年来，随着便携电话和无线LAN等无线通信设备的快速普及以及通过卫星广播的多通道化而使信息设备和系统多功能化，对于这些设备和系统的RF收发部中使用的高频开关的需求与日俱增。

高频开关使用在便携电话中的发送接收的切换和通话模式的切换中，还使在卫星广播接收天线中用于从多颗卫星选择信号，高频开关是支持信息通信社会不可缺少的电子器件。

在高频开关中，要求(1)消耗电力少，(2)插入损失小，以及关断时的输入电力向其它路径的泄漏少，即可以是高绝缘，可以实现高性能，(3)易于实现多功能化和小型化，(4)低成本等特性，作为满足这些特性的高频开关，多数情况是由以GaAs FET为基础的微波集成电路(MMIC)来构成高频开关。

对于使用这种FET的GaAs MMIC开关用于在大约0.8～10GHz频带的高频设备，在用于切换信号路径和选择特定信号的广范围内使用。此外，与高频设备的多功能化和接收发送的大容量化以及多样化等相关，所使用的高频开关也从现有的SPDT(single pole double throw，1×2)向SP3T(single pole 3throw，1×3)和SP4T(single pole 4throw，1×4)，并进一步向4×2开关(4×2SwitchMatrix)等的矩阵型开关进行多功能化发展。

作为现有高频开关的公知例子，例如有使用FET的4×2SW。这种4×2开关通过在GaAs基板上集成化8个开关元件构成。

由于1个开关元件包含4个FET，因此总共使用32个FET。此外，在各个开关元件的导通/关断控制中，分别需要2系统的控制信号用线路，因此整个开关使用16系统的控制信号用线路。

一般情况下，在N×M开关(N×M Switch Matrix)中，需要(2×N×M)个控制端子，随着高频开关的多功能化，端子数量明显地增加。在这种4×2开关中，对端子数量的增加进行抑制，并且对用于切换16系统控制信号用线路的信号的开关电路加上解码器IC进行集成化(例如非专利文献(Hittitev04.0701：Hittite公司制造HMC276QS24的目录))。

此外，作为另一种高频开关的公知例子，示出了可期望的结构：通过将使用分布常数型FET的开关电路在SPDT中使用，在开关导通时获得少的通过损失，同时在开关关断时具有高绝缘性(例如，参照专利文献1(特开2002-33602号公报)，段落号0013-0014，以及图1)。

此外，作为另一种高频开关的公知例子，公开了以下内容：作为包含多个三态开关，并且其借助于带状线以分段状态连接的高频开关，从与各个开关连接的线的相互的分支点看到的关断状态的开关的阻抗的实部为最大和虚部为0，为此调整从所述分支点到开关的带状线的长度，并将从与各个分支点连接的相互根本分支点到各个所述分支点的长度调整为1/2波长的整数倍(例如，参照专利文献2(特开2000-261218号公报)，段落号0006，以及图1)。

此外，作为另一种高频开关的公知例子，公开如下内容：在全息照相技术中，在切换4个以上的接收天线的情况下，使用1个输入、2个切换输出(SPDT)或1个输入、3个切换输出(SP3T)的单位开关，例如使用MMIC以及HIC这样的平面电路型高频开关，以分段形式组合这种单位开关可以实现多种切换(例如，参见专利文献3(特开2000-155171号公报)，段落号0005，以及图5)。

发明内容

现有的高频开关中，在减少控制端子时，除开关部还必须另外设置控制用解码器IC电路，由于芯片面积大，不能充分实现低成本化。此外，由于解码器IC部的逻辑电路比开关部更微细化和复杂化，工序合格率降低，成为合格率降低的原因，因此不能完全实现低成本化。

另一方面，在对解码器电路不进行集成化的情况下，在N×M开关中，需要(2×N×M)个控制端子，由于需要独立控制(2×N×M)个控制信号用线路，因此需要(2×N×M)个控制管脚。因此导致芯片和封装大型化，结果是导致成本增加。

还有，为了减少控制管脚的数量，在以分段状连接多个开关元件的情况下，为了实现高频开关的高绝缘性而不可避免因连接布线阻抗的设定变为复杂等而导致的电路构成复杂化，在对芯片上的电路结构的电特性影响很大高频电路上，不得不降低电路设计的自由度。

如上所述，具有一旦在现有的高频开关中添加解码器电路，就不能实现小型化和低成本化；在去除解码器电路的情况下，因控制管脚的数量很多，导致芯片和封装的大型化，结果是导致成本增加；为了既减少控制管脚数量，又实现高绝缘性，电路的阻抗设定变为复杂，使设计自由度降低等的问题。

本发明就是为了消除上述问题而完成的，本发明的第一目的是提供一种电路结构简单、绝缘性好的小型高频开关装置。

根据本发明的第一方面的高频开关装置，其特征在于包括：第一、第二以及第四单刀双掷开关，分别具有：一个极、第一端口、和经由具有预定阻抗的终端电阻接地的第二端口；第三单刀双掷开关，在第三单刀双掷开关的第一端口和第三单刀双掷开关的第二端口上分别连接上述第一、第二单刀双掷开关的第一端口；第五单刀双掷开关，在第五单刀双掷开关的第一端口上直接连接上述第三单刀双掷开关的极，在第五单刀双掷开关的第二端口上直接连接上述第四单刀双掷开关的第一端口。

根据本发明的第二方面的高频开关装置，其特征在于包括：两组上述第一方面的高频开关装置，将第一组的第一单刀双掷开关的极与第二组的第一单刀双掷开关的极并联连接，将第一组的第二单刀双掷开关的极与第二组的第二单刀双掷开关的极并联连接，将第一组的第四单刀双掷开关的极与第二组的第四单刀双掷开关的极并联连接。

在根据本发明的高频开关装置中，可以减少控制管脚的数量和小型化，并借助于SPDT的第二端口与终端电阻连接这样的简单结构，提高了绝缘性，在第一和第二SPDT开关的输入切换时，通过终端电阻的作用可以减少输入信号的反射变动即减小输入信号的强度和相位的改变，并且可以抑制对其它电路的不良影响。

附图说明

图1是表示涉及本发明一个实施例的高频开关的方框图。

图2是涉及本发明一个实施例的高频开关的电路图。

图3是表示涉及本发明一个实施例的高频开关的动作逻辑的逻辑图。

图4是表示涉及本发明一个实施例的高频开关的控制动作的一个例子的电路图。

图5是涉及本发明一个实施例的高频开关的方框图。

图6是涉及本发明一个实施例的高频开关的电路图。

图7是涉及根据本发明一个实施例的高频开关的动作逻辑的逻辑值。

图8是涉及根据本发明一个实施例的高频开关的控制动作的一个例子的电路图。

图9是涉及本发明一个实施例的高频开关的方框图。

图10是用于说明涉及本发明一个实施例的高频开关的动作的方框图。

图11是涉及本发明一个实施例的高频开关的方框图。

图12是用于说明涉及本发明一个实施例的高频开关的动作的方框图。

具体实施方式

实施例1

图1是表示涉及本发明一个实施例的高频开关装置的方框图。

图1记载了作为一个例子的SP3T(1×3)型高频开关。

在图1中，SP3T型高频开关10由作为第一SPDT开关的SPDT(A)12、作为第二SPDT开关的SPDT(B)14、以及作为第三SPDT开关的SPDT(C)16所构成的SPDT型高频开关18；和除该高频开关18以外的作为第四SPDT开关的SPDT(D)20和作为第五SPDT开关的SPDT(E)22构成。

SPDT(A)12具有作为分支点的一个极(pole)12a和从这个极12a二分支的路径的一端的作为第一端口的第一端口12b和作为第二端口的第二端口12c，极12a与第一输入端子24连接，第二端口12c经由终端电阻12d接地。

SPDT(B)14也具有从极14a二分支的第一端口14b和第二端口14c，极14a与第二输入端子26连接，第二端口14c经由终端电阻14d接地。

SPDT(C)16也具有从极16a二分支的第一端口16b和第二端口16c，SPDT(C)16的第一端口16b与SPDT(A)12的第一端口12b连接，SPDT(C)16的第二端口16c与SPDT(B)14的第一端口14b连接。

在由SPDT(A)12、SPDT(B)14、以及SPDT(C)16构成的开关中，将SPDT(C)16的极16a与输出端子一连接就可看作是SPDT型高频开关18。

SPDT(D)20具有从极20a二分支的第一端口20b和第二端口20c，极20a与第三输入端子28连接，第二端口20c经由终端电阻20d接地。

SPDT(E)22也具有从极22a二分支的第一端口22b和第二端口22c，SPDT(E)22的第一端口22b与高频开关18中的SPDT(C)16的极16a连接，SPDT (E)22的第二端口22c与SPDT(D)20的第一端口20b连接。并且SPDT(E)22的极22a与输出端子30连接。

用于这种高频开关10的终端电阻12d、14d和20d具有根据高频开关10本身以及连接高频开关10的电路的特性阻抗所确定的电阻值，通常为50Ω，根据情况在大约25～150Ω的范围内最合适。

此外，如图1所示，In1表示输入信号1，In2表示输入信号2，In3表示输入信号3，以及Out表示输出信号，图1的状态表示输出In1的状态。

图2是涉及本发明的高频开关的电路图。该图与图1相同的符号表示相同或相应的部件。在以下的图中也同样是这样。

如图2所示，在SPDT(A)12中，作为第一场效应晶体管的第一FET121和作为第二场效应晶体管的第二FET122经由源极和漏极互相串联连接，不是第一FET121和第二FET122的连接点一侧的第二FET122的一端作为第一端口12b，不是第一FET121与第二FET122的连接点一侧的第一FET121的一端作为作为极12a，连接到第一输入端子24，同时，作为第三场效应晶体管的第三FET123和作为第四场效应晶体管的第四FET124经由源极和漏极互相并联连接，连接点的一个与极12a分路连接，同时，另一个连接点作为第二端口12c经由终端电阻12d接地。

此外，向第一FET121的栅电极121g、第二FET122的栅电极122g、第三FET123的栅电极123g以及第四FET124的栅电极124g分别施加用于控制高频开关10的控制信号。

在SPDT(B)14中，作为第一场效应晶体管的第一FET141和作为第二场效应晶体管的第二FET142经由源极和漏极互相串联连接，不是第一FET141和第二FET142的连接点一侧的第二FET142的一端作为第一端口14b，不是第一FET141与第二FET142的连接点一侧的第一FET141的一端作为极14a连接到第二输入端子26，同时，作为第三场效应晶体管的第三FET143和作为第四场效应晶体管的第四FET144通过源极和漏极互相并联连接，连接点的一个与极14a分路连接，同时，另一个连接点作为第二端口14c经由终端电阻14d接地。

此外，向第一FET141的栅电极141g、第二FET142的栅电极142g、第三FET143的栅电极143g以及第四FET144的栅电极144g分别施加用于控制高频开关10的控制信号。

在SPDT(C)16中，作为第五场效应晶体管的第五FET161的源极或漏极的一端作为第一端口16b连接到SPDT(A)12的第一端口12b，作为第六场效应晶体管的第六FET162经由源极和漏极分支连接在该第五FET161的第一端口16b和接地端之间，将作为第七场效应晶体管的第七FET163的源极或漏极的一端作为第二端口16c连接到SPDT(B)14的第一端口14b，作为第八场效应晶体管的第八FET164经由源极和漏极分支连接在此第七FET163的第二端口16c侧和接地端之间，同时，将位于不连接做为第一端口16b的一侧的第五FET161的另一端和位于不连接作为第二端口16c的一侧的第七FET163的另一端相连接，作为极16a。

此外，向第五FET161的栅电极161g、第六FET162的栅电极162g、第七FET163的栅电极163g以及第八FET164的栅电极164g分别施加用于控制高频开关10的控制信号。

在SPDT(D)20中，作为第九场效应晶体管的第九FET201的源极或漏极的一端与作为极20a的第三输入端子28连接，另一端与第一端口20b连接，作为第十场效应晶体管的第十FET202的一端通过第九FET201的极20a一侧的源极或漏极进行分路连接，第十FET202的另一端与第二端口20c连接，并经由终端电阻20d与第二端口20c和接地端连接。

此外，向第九FET201的栅电极201g以及第十FET202的栅电极202g分别施加用于控制高频开关10的控制信号。

在SPDT(E)22中，作为第五场效应晶体管的第五FET221的源极或漏极的一端与作为第一端口22b的SPDT(C)16的极16a连接，作为第六场效应晶体管的第六FET222经由源极和漏极连接在第五FET221的第一端口22b和接地端之间，作为第七场效应晶体管的第七FET223的源极或漏极的一端与作为第二端口22c的SPDT(D)20的第一端口20b连接，作为第八场效应晶体管的第八FET224经由源极和漏极连接在第七FET223的第二端口16c侧和接地端之间，同时，不是连接第一端口22b的一侧的第五FET221的另一端和不是连接第二端口22c的一侧的第七FET223的另一端与作为极22a的输出端子30连接。

此外，向第五FET221的栅电极221g、第六FET222的栅电极222g、第七FET223的栅电极223g以及第八FET224的栅电极224g分别施加用于控制高频开关10的控制信号。

图2所示的电路可以使用公知方法实现在GaAs基板上集成GaAs FET、MIM电容器、布线、电阻、布线焊盘等的GaAs MMIC。此外，除GaAs之外，还可以在InP、Si、SiGe等其它半导体基板上制造。这样，通过由MMIC构成高频开关，可以提供一种小型化和便宜的高频开关装置。

下面针对高频开关10的动作进行说明。

如图1所示，当设连接SPDT(A)12的极12a和第一端口12b的逻辑值是“1”，连接极12a和第二端口12c的逻辑值是“0”，连接SPDT(B)14的极14a与第一端口14b的逻辑值是“1”，连接极14a与第二端口14c的逻辑值是“0”，连接SPDT(C)16的极16a与第一端口16b的逻辑值是“1”，连接极16a与第二端口16c的逻辑值是“0”，连接SPDT(D)20的极20a与第一端口20b的逻辑值是“1”，连接极20a与第二端口20c的逻辑值是“0”，并设连接SPDT(E)22的极22a与第一端口22b的逻辑值是“1”，连接极22a与第二端口22c的逻辑值是“0”时，可用动作逻辑表(真理值表)来表示高频开关10的动作。

如图3所示，如果以In1为Out进行输出的ON路径是In1-Out时，则这个路径由分别选择SPDT(A)12的逻辑值为“1”、SPDT(B)14的逻辑值为“0”、SPDT(C)16的逻辑值为“1”、SPDT(D)20的逻辑值为“0”、以及SPDT(E)22的逻辑值为“1”的情况来构成。

同样，In2-Out路径由分别选择SPDT(A)12的逻辑值为“0”、SPDT(B)14的逻辑值为“1”、SPDT(C)16的逻辑值为“0”、SPDT(D)20的逻辑值为“0”、以及SPDT(E)22的逻辑值为“1”的情况构成。

同样，In3-Out路径由分别选择SPDT(A)12的逻辑值为“0”、SPDT(B)14的逻辑值为“0”、SPDT(C)16的逻辑值为“1”、SPDT(D)20的逻辑值为“1”、以及SPDT(E)22的逻辑值为“0”的情况；或者分别选择SPDT(A)12的逻辑值为“0”、SPDT(B)14的逻辑值为“0”、SPDT(C)16的逻辑值为“0”、SPDT(D)20的逻辑值为“1”、以及SPDT(E)22的逻辑值为“0”的情况构成。

在SPDT(A)12的逻辑值是SPDT1、SPDT(B)14的逻辑值是SPDT2、SPDT(C)16的逻辑值是SPDT3、SPDT(D)20的逻辑值是SPDT4以及SPDT(E)22的逻辑值是SPDT5时，图3的逻辑值若用逻辑式表现可表示为下式。

SPDT1＝SPDT5∩SPDT3

SPDT 2 = SPDT 5 \cap \overset{&OverBar;}{SPDT 3}

SPDT 4 = \overset{&OverBar;}{SPDT 5}

由这个逻辑式表明，SPDT1、SPDT2以及SPDT4可以用SPDT3、

SPDT5以及

表现。即，表示为通过控制SPDT(C)16和SPDT(E)22的控制信号也可以控制SPDT(A)12、SPDT(B)14以及SPDT(D)20。

换言之，按照图1的方框图那样构成高频开关10，例如，在构成如图2所示的电路后，为满足上述逻辑值，通过施加来自控制两个SPDT即SPDT(C)16以及SPDT(E)22的控制端子的控制信号，就可以很好地控制高频开关10的所有电路。

图4中，图3中所示的高频开关10的电路的第一输入端子24与第一天线(ANT1)、第二输入端子26与第二天线(ANT2)、第二输入端子28与第三天线(ANT3)分别连接，并且输出端子30与调谐器(Tuner)连接。

此外，在各个栅电极121g、122g、123g、124g、141g、142g、143g、144g、161g、162g、163g、164g、201g、202g、221g、222g、223g以及224g分别施加适当的SW3、

SW5以及的控制信号。

以及

分别是SW3和SW5的反相信号，也就是，SW3和SW5为ON信号时，

和

为OFF信号。在图3所示的高频开关10中，ON信号是施加0V，OFF信号是施加-5V。

由图4所表明的，SP3T的高频开关10的切换是通过SW3、

SW5以及

的4个控制信号来实现的。即，通过按照图1的方框图构成的电路，以往的需要6个控制信号的SP3T的动作可以不集成解码器电路而消减为4个，因此简化了驱动电路。

并且，SPDT(A)12、SPDT(B)14以及SPDT(D)20各自的第二端口12c、14c和20c经由终端电阻12d、14d和20d接地。借助于这种简单结构可在绝缘性提高的同时利用终端电阻的功效，可以抑制因开关切换时随信号反射而引起的信号振幅和相位的的减少而导致的反射变化对电路的不利影响。

实施例2

图5是涉及本发明一个实施例的高频开关的方框图。

图5中记载了作为一个例子的SP4T(1×4)型高频开关。

在图5中，SP4T型高频开关40由如下部件构成：除了由作为第一SPDT开关的SPDT(A)12、作为第二SPDT开关的SPDT(B)14、以及作为第三SPDT开关的SPDT(C)16构成的SPDT型高频开关18以外；还添加了由作为SPDT开关的SPDT(F)42、作为第七SPDT开关的SPDT(G)44、以及作为第八SPDT开关的SPDT(H)46构成的另一个SPDT型高频开关48；以及作为第九SPDT开关的SPDT(I)50。

SPDT(F)42具有极42a和从这个极42a二分支的路径的一端的作为第一端口的第一端口42b和作为第二端口的第二端口42c，极42a与第三输入端子52连接着，第二端口42c经由终端电阻42d接地。

SPDT(G)44也具有极44和从这个极44a二分支的第一端口44b和第二端口44c，极44a与第四输入端子54连接着，第二端口44c通过终端电阻44d接地着。

SPDT(H)46也具有从极46a二分支的第一端口46b和第二端口46c，SPDT(H)46的第一端口46b与SPDT(F)42的第一端口42b连接着，SPDT(H)46的第二端口46c与SPDT(G)44的第一端口44b连接着。

SPDT(I)50也具有从极50a二分支的第一端口50b和第二端口50c，SPDT(I)50的第一端口50b与高频开关18中的SPDT(C)16的极16a连接，SPDT(I)50的第二端口50c与高频开关48中的SPDT(H)46的极46a连接着。并且SPDT(I)50的极50a与输出端子30连接着。

终端电阻42d和44d也与实施例1相同，通常为50Ω，根据情况大约在25～150Ω的范围内最佳。

此外，如图5所示，In1表示输入信号1，In2表示输入信号2，In3表示输入信号3，In4表示输入信号4，以及Out表示输出信号，图5的状态表示输出In1的状态。

图6是涉及本发明一个实施例的高频开关的电路图。

在图6中，SPDT(A)12、SPDT(B)14以及SPDT(C)16的电路构成与实施例1的高频开关10相同。

在SPDT(F)42中，作为第一场效应晶体管的第一FET421和作为第二场效应晶体管的第二FET422经由栅极和漏极互相串联连接，不是第一FET421和第二FET422的连接点的一侧的第二FET422的一端为第一端口42b，不是第一FET421和第二FET422的连接点的一侧的第一FET421的一端作为极42a并连接到第三输入端子52，同时作为第三场效应晶体管的第三FET423和作为第四场效应晶体管的第四FET424经由源极和漏极互相并联连接，连接点之一与极42a分路连接，另一连接点作为第二端口42c经由终端电阻42d接地。

此外，给第一FET421的栅电极421g、第二FET422的栅电极422g、第三FET423的栅电极423g、以及第四FET424的栅电极424g分别施加用于控制高频开关40的控制信号。

在SPDT(G)44中，作为第一场效应晶体管的第一FET441和作为第二场效应晶体管的第二FET442经由栅极和漏极互相串联连接，不是第一FET441和第二FET442的连接点的一侧的第二FET442的一端作为第一端口44b，不是第一FET441和第二FET442的连接点的一侧的第一FET441的一端作为极44a并连接到第四输入端子54，同时作为第三场效应晶体管的第三FET443和作为第四场效应晶体管的第四FET444经由源极和漏极互相并联连接，连接点之一与极42a分路连接，另一连接点作为第二端口44c通过终端电阻44d接地。

此外，给第一FET441的栅电极441g、第二FET442的栅电极442g、第三FET443的栅电极443g、以及第四FET444的栅电极444g分别施加用于控制高频开关40的控制信号。

在SPDT(H)46中，作为第五场效应晶体管的第五FET461的源极或漏极的一端作为第一端口46b与SPDT(F)42的第一端口42b连接，作为第六场效应晶体管的第六FET462经由源极和漏极分路连接在该第五FET461的第一端口46b和接地端之间，作为第七场效应晶体管的第七FET463的源极或漏极的一端作为第二端口46c与SPDT(G)44的第二端口44b连接，作为第八场效应晶体管的第八FET464经由源极和漏极连接在第七FET463的第二端口46c侧和接地端之间，同时，位于不连接第一端口46b的一侧的第五FET461的另一端和位于不连接第二端口46c的一侧的第七FET463的另一端相连接并作为极46a。

此外，向第五FET461的栅电极461g、第六FET462的栅电极462g、第七FET463的栅电极463g以及第八FET464的栅电极464g分别施加用于控制高频开关40的控制信号。

在SPDT(I)50中，作为第五场效应晶体管的第五FET501的源极或漏极的一端作为第一端口50b与SPDT(C)16的极16a连接，作为第六场效应晶体管的第六FET502经由源极和漏极连接在此第五FET501的第一端口50b和接地端之间，作为第七场效应晶体管的第七FET503的源极或漏极的一端作为第二端口50c与SPDT(H)46的极46a连接，作为第八场效应晶体管的第八FET504经由源极和漏极分路连接在第七FET503的第二端口50c侧和接地端之间，同时，位于不连接第一端口50b的一侧的第五FET501的另一端和位于不连接第二端口50c的一侧的第七FET503的另一端相连接并作为极50a连接输出端子30。

此外，向第五FET501的栅电极501g、第六FET502的栅电极502g、第七FET503的栅电极503g以及第八FET504的栅电极504g分别施加用于控制高频开关40的控制信号。

图6所示的电路与实施例1相同也可以通过使用作为GaAs MMIC的公知制造方法来实现，并且可以提供一种小型化和廉价的高频开关装置。

下面将对高频开关40的动作进行说明。

如图5所示，SPDT(A)12、SPDT(B)14、SPDT(C)16的极与第一端口及第二端口的连接动作的逻辑和已经在实施例1中所记载的相同。除此之外，设连接SPDT(F)42的极42a和第一端口42b的逻辑值为“1”、连接极42a和第二端口42c的逻辑值是“0”、连接SPDT(G)44的极44a和第一端口44b的逻辑值为“1”、连接极44a和第二端口44c的逻辑值是“0”、连接SPDT(H)46的极46a和第一端口46b的逻辑值为“1”、连接极46a和第二端口46c的逻辑值是“0”、并且设连接SPDT(I)50的极50a和第一端口50b的逻辑值为“1”、连接极50a和第二端口50c的逻辑值是“0”时，可用动作逻辑表来表示高频开关40的动作。

图7是表示涉及本发明一个实施例的高频开关的动作逻辑的逻辑值。

在图7中，

(I)如果把以In1为Out输出的ON路径设为In1-Out时，则这个路径由分别选择SPDT(A)12的逻辑值为“1”、SPDT(B)14的逻辑值为“0”、SPDT(C)16的逻辑值为“1”、SPDT(F)42的逻辑值为“0”、SPDT(G)44的逻辑值为“0”、以及SPDT(H)46的逻辑值为“0”或为“1”且SPDT(I)50的逻辑值为“1”的情况构成；

(II)同样，In2-Out路径由分别选择SPDT(A)12的逻辑值为“0”、SPDT(B)14的逻辑值为“1”、SPDT(C)16的逻辑值为“0”、SPDT(F)42的逻辑值为“0”、以及SPDT(G)44的逻辑值为“0”、SPDT(H)46的逻辑值为“0”或逻辑值为“1”、以及SPDT(I)50的逻辑值为“1”的情况构成；

(III)同样，In3-Out路径由分别选择SPDT(A)12的逻辑值为“0”、SPDT(B)14的逻辑值为“0”、SPDT(C)16的逻辑值为“0”或逻辑值为“1”、SPDT(F)42的逻辑值为“1”、SPDT(G)44的逻辑值为“0”、SPDT(H)46的逻辑值为“1”、以及SPDT(I)50的逻辑值为“0”的情况构成；

(IV)In4-Out路径由分别选择SPDT(A)12的逻辑值为“0”、SPDT(B)14的逻辑值为“0”、SPDT(C)16逻辑值为“0”或逻辑值为“1”、SPDT(F)42的逻辑值为“0”、SPDT(G)44的逻辑值为“1”、SPDT(H)46的逻辑值为“0”、以及SPDT(I)50的逻辑值为“0”的情况而分别构成。

设SPDT(A)12的逻辑值是SPDT1、SPDT(B)14的逻辑值是SPDT2、SPDT(C)16的逻辑值是SPDT3、SPDT(F)42的逻辑值是SPDT6、SPDT(G)44的逻辑值是SPDT7、SPDT(H)46的逻辑值是SPDT8并且设SPDT(I)50的逻辑值是SPDT9，可将图5的逻辑值以逻辑式表示如下。

SPDT1＝SPDT9∩SPDT3

SPDT 2 = SPDT 9 \cap \overset{&OverBar;}{SPDT 3}

SPDT 6 = \overset{&OverBar;}{SPDT 9} \cap SPDT 8

SPDT 7 = \overset{&OverBar;}{SPDT 9} \cap \overset{&OverBar;}{SPDT 8}

由这个逻辑式表明，SPDT1、SPDT2、SPDT6以及SPDT7可以用SPDT3、SPDT8、

SPDT9以及表示。即，表示借助于控制SPDT(C)16、SPDT(H)46以及SPDT(I)50的控制信号也可以控制SPDT(A)12、SPDT(B)14、SPDT(F)42以及SPDT(G)44。

换言之，按照图5的方框图所示那样构成高频开关40，例如，在如图6所示那样构成的电路中，为了满足上述逻辑值，通过从控制三个SPDT即SPDT(C)16、SPDT(H)46以及SPDT(I)50的控制端子施加控制信号，可以控制高频开关40的所有电路。

图8是表示涉及本发明一个实施例的高频开关的控制动作的一个例子的电路图。

在图8中，给栅电极121g、122g、123g、124g、141g、142g、143g、144g、161g、162g、163g、164g、421g、422g、423g、424g、441g、442g、443g、444g、461g、462g、463g、464g、501g、502g、503g以及504g分别施加适当的SW3、

SW8、SW9以及

的控制信号。

由图8表明，SP4T的高频开关40的切换是通过SW3、SW8、

SW9以及

的6个控制信号来实现的。即，按照构成图5的方框图中所示的电路，以往的需要8个控制信号的SP4T的动作可以不集成解码器电路而消减为6个，因此简化了驱动电路。

这个实施例的高频开关也与实施例1相同，SPDT(A)12、SPDT(B)14、SPDT(F)42和SPDT(G)44的各自第二端口12c、14c、42c和44c经由终端电阻12d、14d、42d和44d接地。借助于这种简单构成可在绝缘性提高的同时利用终端电阻的功效，可以抑制因伴随开关切换时的信号反射而引起的信号振幅和相位的变化的减少而导致的反射变化对电路的不利影响。

实施例3

图9是涉及本发明一个实施例的高频开关的方框图。

在图9中，3×2矩阵型开关54的结构如下：并列设置两个实施例1的高频开关10并且将这两个高频开关10的第一输入端子24、第二输入端子26和第三输入端子28相互连接。在使用两个高频开关10的情况下，SPDT(A)12的极12a、SPDT(B)14的极14a和SPDT(D)20的极20a分别相互连接，输入端子为3个，输出端子是2个。

由于实施例1的高频开关10不使用解码器而使控制端子的数量为4个，因此在3×2矩阵型开关54中，控制端子数量可以为8个，不使用解码器的以往的3×2矩阵型开关需要12个控制端子，因此与现有的产品相比，可以减少端子数量和实现小型化。

下面针对动作进行说明。

3×2矩阵型开关54是相对于3个输入选择两个输出的矩阵型开关。在图9中，Out1和Out2都选择In1。并且这种矩阵型开关54通常连接特性阻抗为50Ω的电路。即将In1的信号分支为二且分别连接到各个特性阻抗为50Ω的电路。

在从图9的状态切换到图10的状态的情况下，In1的信号分支的一个与50Ω的电路连接，另一个分支变为开路状态。为此，预计向Out1的信号在其信号振幅和相位从图9的状态变化到图10的状态的过程中存在很大变化。

但是，由于图9所示的3×2矩阵型开关54是通过并列设置实施例1中所述的高频开关10而构成的，因此为SPDT(A)12的极12a、SPDT(B)14的极14a以及SPDT(D)20的极20a相互连接结构，SPDT(A)12的第二端口12c、SPDT(B)14的第二端口14c、SPDT(D)20的第二端口20c分别与终端电阻12d、14d和20d连接。

因此，即使特定电路从ON状态变化到OFF状态的情况下，被抑制成从ON状态到OFF状态的阻抗相等，从而减小其它路径的信号振幅和相位变化。

这种3×2矩阵型开关54有例如在DBS(直播卫星)方式(直接广播卫星方式)的卫星广播接收用转换器中使用的情况，这种情况下，三个输入端子与天线连接，两个输出端子与调谐器连接。

在卫星广播接收用转换器中，由于讨厌开关切换时图像扰动，因此将调谐器一侧的信号振幅和相位的变化控制在0.5dB以下。

在3×2矩阵型开关54中，由于是通过SPDT(A)12的第二端口12c、SPDT(B)14的第二端口14c、SPDT(D)20的第二端口20c分别与终端电阻12d、14d和20d连接而构成的，因此在卫星广播转换器中，即使开关切换时也能减少图像扰动。

图11是表示涉及本发明一个实施例的高频开关的方框图。

图11所示的4×2矩阵型开关56是通过并联设置两个实施例2的高频开关40并且将这两个高频开关40的第一输入端子24、第二输入端子26、第三输入端子52以及第四输入端子54相互连接而构成的。

在使用两个高频开关40的情况下，将SPDT(A)12的极12a、SPDT(B)14的极14a、SPDT(F)42的极42a以及SPDT(G)44的极44a分别相互连接，输入端子为4个，输出端子是2个。

4×2矩阵型开关56使用高频开关40。因此，即使在4×2矩阵型开关56中也能消减控制端子数量。

此外，在从图11状态切换到图12的状态的情况下，In1的信号的分支的一个与50Ω的电路连接，而另一个分支变为开路状态。因此，预计向Out1的信号在其信号振幅和相位从图11的状态变化到图12的状态过程中存在很大变化。

但是，由于图11所示的4×2矩阵型开关56是通过并列设置高频开关40而构成的，因此是SPDT(A)12的极12a、SPDT(B)14的极14a、SPDT(F)42的极42a以及SPDT(G)44的极44a相互连接结构，SPDT(A)12的第二端口12c、SPDT(B)14的第二端口14c、SPDT(F)42的第二端口42c以及SPDT(G)44的第二端口44c分别与终端电阻12d、14d、42d和44d连接着。因此，即使在特定电路从ON状态变化到OFF状态的情况下，被抑制成从ON状态到OFF状态的阻抗相等，减小其它路径的信号振幅和相位变化

再有，在实施例3中，针对并列设置两个实施例1的高频开关10并且将这两个高频开关10的第一输入端子24、第二输入端子26、第三输入端子28相互连接而构成3×2矩阵型开关54的例子以及并列设置两个实施例2的高频开关40并且将这个高频开关40的第一输入端子24、第二输入端子26、第三输入端子52、第四输入端子54相互连接而构成4×2型开关56的例子进行了说明，但是可以并列设置n个高频开关10而构成3×n矩阵型开关、并列设置n个高频开关40而构成4×n矩阵型开关。

此外，虽然针对实施例1中的SP3D型高频开关10以及实施例2的SP4D型高频开关40进行了说明，但是还存在作为构成高频开关10和高频开关40的要素的SPDT型高频开关18和48。

这种高频开关18和48也是通过将SPDT(A)12的第二端口12c、SPDT(B)14的第二端口14c、SPDT(F)42的第二端口42c、以及SPDT(G)44的第二端口44c分别与终端电阻12d、14d、42d和44d连接而构成的。

因此，对于这些高频开关18和48不用说也具有以下效果：可以减少控制管脚的数量并使其小型化，同时借助于SPDT的第二端口连接终端电阻的这样简单结构，提高了绝缘特性，在第一、第二SPDT开关的输入切换时，可以减小终端电阻的影响而产生的输入信号的反射变化即输入信号的强度和相位的变化，可以抑制对其它电路的不良影响。

如上所述，涉及本发明的高频开关装置作为无线通信设备和卫星通信设备中所使用的高频开关装置是有用的。特别适用于用作在便携电话和卫星通信设备中便宜而且S/N比良好的高频开关装置。

Claims

1.一种高频开关装置，其特征在于包括：

第一、第二以及第四单刀双掷开关，分别具有：一个极、第一端口、和经由具有预定阻抗的终端电阻接地的第二端口；

第三单刀双掷开关，在第三单刀双掷开关的第一端口和第三单刀双掷开关的第二端口上分别连接上述第一、第二单刀双掷开关的第一端口；

第五单刀双掷开关，在第五单刀双掷开关的第一端口上直接连接上述第三单刀双掷开关的极，在第五单刀双掷开关的第二端口上直接连接上述第四单刀双掷开关的第一端口。

2.根据权利要求1所述的高频开关装置，其特征在于：

第一、第二单刀双掷开关分别具备第一、第二、第三和第四场效应晶体管，并具有如下结构：经由源极和漏极相互串联连接第一、第二场效应晶体管，将不是该第一、第二场效应晶体管的连接点的连接后的一端作为极，另一端作为第一端口，通过各自的源极和漏极相互并联的第三、第四场效应晶体管在上述第一、第二场效应晶体管的极侧分路连接，同时经由具有预定阻抗的终端电阻而与接地端连接，

第三、第五单刀双掷开关分别具备第五、第六、第七和第八场效应晶体管，并具有如下结构：第五场效应晶体管的源极或漏极的一端作为第一端口，在该第五场效应晶体管的第一端口侧和接地端之间经由源极和漏极分路连接第六场效应晶体管，第七场效应晶体管的源极或漏极的一端作为第二端口，在该第七场效应晶体管的第二端口侧与接地端之间经由源极和漏极分路连接第八场效应晶体管，同时连接第五、第七场效应晶体管的源极或漏极的另一端作为极，

第四单刀双掷开关具备第九和第十场效应晶体管，并具有如下结构：第九场效应晶体管的源极或漏极的一端作为极，另一端作为第一端口，在该第九场效应晶体管的极侧，经由源极或漏极分路连接第十场效应晶体管，同时经由具有预定阻抗的终端电阻与接地端连接。

3.根据权利要求1或2所述的高频开关装置，其特征在于：

设在第一单刀双掷开关中极与第一端口连接的逻辑为1，极与第二端口连接的逻辑为0，在第二单刀双掷开关中极与第一端口连接的逻辑为1，极与第二端口连接的逻辑为0，在第三单刀双掷开关中极与连接到第一单刀双掷开关的第一端口的第一端口连接的逻辑为1，极与连接到第二单刀双掷开关的第一端口的第二端口连接的逻辑为0，在第四单刀双掷开关中极与第一端口连接的逻辑为1，极与第二端口连接的逻辑为0，在第五单刀双掷开关中极与连接到第三单刀双掷开关的极的第一端口连接的逻辑为1，极与连接到第四单刀双掷开关的第一端口的第二端口连接的逻辑为0，设第一、第二、第三、第四以及第五单刀双掷开关的逻辑动作分别为SPDT1、SPDT2、SPDT3、SPDT4以及SPDT5时，规定为：

SPDT1＝SPDT5∩SPDT3

SPDT 2 = SPDT 5 \cap \overset{&OverBar;}{SPDT 3}

SPDT 4 = \overset{&OverBar;}{SPDT 5} .

4.一种高频开关装置，其特征在于包括：

两组权利要求1所记载的高频开关装置，

将第一组的第一单刀双掷开关的极与第二组的第一单刀双掷开关的极并联连接，

将第一组的第二单刀双掷开关的极与第二组的第二单刀双掷开关的极并联连接，

将第一组的第四单刀双掷开关的极与第二组的第四单刀双掷开关的极并联连接。