JP3414379B2 - 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法 - Google Patents

内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法

Info

Publication number
JP3414379B2
JP3414379B2 JP2000340995A JP2000340995A JP3414379B2 JP 3414379 B2 JP3414379 B2 JP 3414379B2 JP 2000340995 A JP2000340995 A JP 2000340995A JP 2000340995 A JP2000340995 A JP 2000340995A JP 3414379 B2 JP3414379 B2 JP 3414379B2
Authority
JP
Japan
Prior art keywords
circuit
inner layer
metal foil
test pattern
layer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000340995A
Other languages
English (en)
Other versions
JP2002016335A (ja
Inventor
幸生 松下
資幸 赤松
時夫 吉光
敢司 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000340995A priority Critical patent/JP3414379B2/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to KR1020017016039A priority patent/KR20020021124A/ko
Priority to AU44589/01A priority patent/AU4458901A/en
Priority to TW090107337A priority patent/TW566068B/zh
Priority to US10/018,858 priority patent/US20020158639A1/en
Priority to EP01917549A priority patent/EP1278407A4/en
Priority to CN01801065A priority patent/CN1366798A/zh
Priority to PCT/JP2001/002571 priority patent/WO2001082665A1/ja
Publication of JP2002016335A publication Critical patent/JP2002016335A/ja
Application granted granted Critical
Publication of JP3414379B2 publication Critical patent/JP3414379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波用の多層プ
リント配線板に加工するなどして用いられる内層回路入
り金属箔張り積層板及びこれを用いたプリント配線板及
びその製造方法に関するものである。
【0002】
【従来の技術】電子機器等に用いられる回路板は、回路
板に設けた回路(回路パターン)とその回路を伝送する
信号とのインピーダンス整合をとることが行なわれてお
り、特に、回路が高周波の信号(高速信号)を伝送する
ための信号回路(信号パターン)である場合はインピー
ダンス整合が重要である。従って、回路板の信号回路は
そこを伝送する信号とインピーダンス整合がとれるよう
に設計されており、また、回路板の信号回路はそのイン
ピーダンス値が設計値から一定の許容範囲内に収まって
いるか否かが検査されて製品化されている。そして、信
号回路のインピーダンス値が設計値から一定の許容範囲
外に外れる回路板は不良品として破棄されている。
【0003】多層プリント配線板などのプリント配線板
を上記のような回路板として使用する場合は、インピー
ダンス整合が必要な信号回路は内層と外層に存在し、こ
れら内層回路(内層パターン)と外層回路(外層パター
ン)の両方に上記と同様の検査が行なわれているが、プ
リント配線板の内層回路のインピーダンス値が設計値か
ら一定の許容範囲内に収まっているか否かを検査する方
法としては、内層回路の信号回路のインピーダンス値を
直接測定する方法と、内層回路の信号回路とは別のテス
トパターンを設けてそのインピーダンス値を測定する方
法とがある。テストパターンはプリント配線板の製品と
なる部分であって内層回路の無い空き部分に設ける場合
と、プリント配線板の製品とならない部分(所謂、捨て
基板部分)に設ける場合とがあり、テストパターンのイ
ンピーダンス値も所定の一定の値となるように設計され
ている。そして、テストパターンのインピーダンス値を
測定し、テストパターンのインピーダンス値が設計値か
ら一定の許容範囲から外れるプリント配線板は、内層回
路の信号回路のインピーダンス値も設計値から一定の許
容範囲外に外れるものと見なし、不良品として破棄する
ようにしている。
【0004】プリント配線板は例えばサブトラクティブ
法などで製造される。すなわち、まず、内層回路やテス
トパターンとなる複数の回路を内部及び表面に設けたコ
ア材の外側(表面)にプリプレグを重ね合わせると共に
このプリプレグの外側(表面)に金属箔を重ね合わせ
る。次に、コア材とプリプレグと金属箔を重ね合わせた
ものを加熱加圧(積層プレス成形)することによって、
プリプレグを硬化させて絶縁層(誘電体層)を形成する
と共にプリプレグの硬化によりコア材と絶縁層と金属箔
を接着して一体化する。このようにして最外層に金属箔
を有し内部に内層回路を有する内層回路入り金属箔張り
積層板を形成する。次に、内層回路入り金属箔張り積層
板に穴あけ加工を施してスルーホールやヴィアホールを
形成した後、メッキ加工を施してスルーホールメッキや
ヴィアホールメッキを形成し、次に、最外層の金属箔に
エッチング等の回路形成加工を施して外層回路を形成す
る。このようにして外層回路と複数の内層回路が絶縁層
を介して積層されたプリント配線板を形成することがで
きる。尚、内層回路のインピーダンス値が設計値から一
定の許容範囲外に外れる原因としては、内層回路のパタ
ーン形成時にエッチングしすぎたり(オーバーエッチン
グ)、積層時の樹脂の流れ不良等で内層回路の間や内層
回路と外層回路の間に形成される絶縁層の厚みが不均一
となったりすることが考えられる。
【0005】上記のように、プリント配線板の内層回路
のインピーダンス値が設計値から一定の許容範囲内に収
まっているか否かを検査する方法としては二種類ある
が、いずれの場合も外層回路を形成した後にしかこの検
査を行なうことができないものであった。すなわち、図
7に示すように、電源グランド回路11とインピーダン
ス値の測定の対象となる内層回路あるいはテストパター
ン3と電気的に接続されるスルーホールメッキ44やヴ
ィアホールメッキ41を形成した後、スルーホールメッ
キ44やヴィアホールメッキ41と接続される測定用端
子部(パッド部)42を外層回路とともに多層プリント
配線板の表面に形成し、この後、プリント配線板の外部
(上部)から測定用端子部42にインピーダンス値を測
定するための測定機器のプローブ31をほぼ垂直に接触
させることによって、内層回路の検査を行なうようにし
ていた。
【0006】
【発明が解決しようとする課題】しかし上記の従来例で
は、内層回路入り金属箔張り積層板に外層回路を形成し
た後、内層回路のインピーダンス値が設計値から一定の
許容範囲内に収まっているか否かを検査するようにして
いるので、内層回路のインピーダンス値が設計値から一
定の許容範囲外に外れている内層回路入り金属箔張り積
層板にも外層回路を形成しなければならず、外層回路を
形成した付加価値の高い状態でプリント配線板が不良品
として破棄されることになって無駄が多く、また、プリ
ント配線板の製造数が安定しないものであった。従っ
て、プリント配線板の製造コストが高くなり、また、製
造期間も長期化するという問題があった。
【0007】本発明は上記の点に鑑みてなされたもので
あり、プリント配線板の製造途中で内層回路のインピー
ダンス値の検査を行なうことができ、プリント配線板の
製造コストを削減することができると共にプリント配線
板の製造期間を短縮することができる内層回路入り金属
箔張り積層板、及びこの内層回路入り金属箔張り積層板
を用いて形成されるプリント配線板及びその製造方法を
提供することを目的とするものである。
【0008】
【課題を解決するための手段】本発明の請求項1に係る
内層回路入り金属箔張り積層板は、内層回路1を有する
コア部2の片側または両側に絶縁層20を介して金属箔
21が積層された内層回路入り金属箔張り積層板におい
て、内層回路1と同じ層にインピーダンス測定用のテス
トパターン3を形成すると共にプローブ31を接触させ
るためにテストパターン3の少なくとも一端をコア部2
の端面16に露出し、テストパターン3のインピーダン
ス値を測定する際に電圧の基準となる基準回路4をコア
部2の端面16に露出して成ることを特徴とするもので
ある。
【0009】また、本発明の請求項2に係る内層回路入
り金属箔張り積層板は、請求項1の構成に加えて、テス
トパターン3を内層回路1の外周に沿って形成して成る
ことを特徴とするものである。
【0010】また、本発明の請求項3に係る内層回路入
り金属箔張り積層板は、請求項1又は2の構成に加え
て、テストパターン3を所定の回路抵抗値で形成して成
ることを特徴とするものである。
【0011】
【0012】また、本発明の請求項に係る内層回路入
り金属箔張り積層板は、請求項1乃至3のいずれかの構
成に加えて、コア部2の端面16に露出したテストパタ
ーン3の端部の近辺において、基準回路4に切欠部5を
形成して成ることを特徴とするものである。
【0013】また、本発明の請求項に係る内層回路入
り金属箔張り積層板は、請求項1乃至のいずれかの構
成に加えて、テストパターン3のインピーダンス値が設
計値から一定の許容範囲内に収っているかが確認されて
いることを特徴とするものである。
【0014】本発明の請求項に係るプリント配線板
は、請求項1乃至のいずれかに記載の内層回路入り金
属箔張り積層板の金属箔21から外層の回路8を形成し
て成ることを特徴とするものである。
【0015】本発明の請求項に係るプリント配線板の
製造方法は、請求項1乃至のいずれかに記載の内層回
路入り金属箔張り積層板のテストパターン3の露出する
端部にプローブ31を接触させることによって、テスト
パターン3のインピーダンス値を測定し、テストパター
ン3のインピーダンス値が設計値から一定の許容範囲内
に収っている内層回路入り金属箔張り積層板の金属箔2
1から外層の回路8を形成することを特徴とするもので
ある。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【0017】本発明のコア部2は内部と表面の一方ある
いは両方に内層回路(内層パターン)1を有して形成さ
れるものである。内層回路1は信号を伝送するための信
号回路(信号パターン)10と、電源供給路あるいはグ
ランドとなる電源グランド回路(電源グランドパター
ン)11で構成されており、電源グランド回路11は後
述のテストパターン3のインピーダンス値の測定の際に
電圧の基準となる基準回路4になるものである。また、
コア部2にはテストパターン3が設けられている。テス
トパターン3は信号回路10のインピーダンス値が設計
値から一定の許容範囲内に収まっているか否かを検査す
るために、インピーダンス値が測定される回路であっ
て、検査の対象となる信号回路10と同じ層に設けられ
ている。従って、検査の対象となる信号回路10が複数
層に形成されている場合は、テストパターン3も検査の
対象となる信号回路10にそれぞれ対応させて複数層に
形成されることになる。
【0018】コア部2は従来から多層プリント配線板の
製造において内層材やコア材などと称して用いられてい
る回路基板(多層プリント配線板)をそのまま使用する
ことができる。また、コア部2を形成するにあたって
は、例えば、以下のようなサブトラクティブ法を採用す
ることができるが、これに限らず、従来からある他の多
層プリント配線板の製造方法を採用しても良い。
【0019】表面の一層のみに内層回路(内層回路1と
なるべき回路)1及びテストパターン3を有するコア部
2を形成するにあたっては、例えば、次のようにするこ
とができる。まず、プリプレグの片面あるいは両面に金
属箔を重ね合わせ、次に、プリプレグと金属箔を重ね合
わせたものを加熱加圧してプリプレグを硬化させて絶縁
層20を形成すると共にプリプレグの硬化により絶縁層
20と金属箔を一体化することによって、片面あるいは
両面金属箔張り積層板を形成する。プリプレグの樹脂と
しては、例えば、エポキシ樹脂やフェノール樹脂などの
従来からプリプレグの製造に用いられている任意の樹脂
を用いることができる。また、プリプレグの基材として
は、例えば、ガラス織布やガラス不織布や紙などの従来
からプリプレグの製造に用いられている任意の基材を用
いることができる。さらに、金属箔としては銅箔など従
来から金属箔張り積層板の製造に用いられている任意の
金属箔を用いることができる。
【0020】次に、金属箔張り積層板の金属箔に回路形
成工程を施して内層回路1とテストパターン3を形成す
る。回路形成工程は従来から行なわれている方法を用い
ることができる。例えば、まず、金属箔の表面にレジス
トフィルムを全面に亘って配置すると共にレジストフィ
ルムの表面に所望の回路パターンが形成されたマスクを
配置する。次に、マスクを介してレジストフィルムを露
光して光が照射された部分を硬化させる。次に、マスク
を外した後、レジストフィルムの未硬化部分を除去す
る。次に、レジストフィルムの硬化部分で覆われていな
い金属箔をエッチングで除去する。この後、レジストフ
ィルムを剥離除去することによって、絶縁層20に残存
する金属箔で内層回路1とテストパターン3を形成する
ことができる。この後、必要に応じて内層回路1同士を
スルーホールメッキ等で電気的に接続することによっ
て、表面の一層のみに内層回路1及びテストパターン3
を有するコア部2を形成することができる。
【0021】また、内部と表面の二層に内層回路1及び
テストパターン3を有するコア部2を形成するにあたっ
ては、例えば、次のようにすることができる。まず、上
記と同様にして表面の一層のみに内層回路1を有するコ
ア部2を形成した後、このコア部2の表面にプリプレグ
を重ね合わせると共にこのプリプレグの表面に金属箔を
重ね合わせる。この時、プリプレグを重ね合わせる代わ
りに、樹脂を塗布しても良い。次に、コア部2とプリプ
レグと金属箔を重ね合わせたものを加熱加圧してプリプ
レグを硬化させて絶縁層20を形成すると共にプリプレ
グの硬化によりコア部2と絶縁層20と金属箔を一体化
して積層する。次に、金属箔に上記と同様の回路形成工
程を施して内層回路1とテストパターン3を形成する。
この後、必要に応じて内層回路1同士をスルーホールメ
ッキ等で電気的に接続することによって、内部と表面の
二層に内層回路1及びテストパターン3を有するコア部
2を形成することができる。
【0022】さらに、上記のような内部と表面の二層に
内層回路1及びテストパターン3を有するコア部2に対
して、コア部2の表面にプリプレグを介して金属箔を積
層する工程と、金属箔に回路形成を行なう工程と、必要
に応じてスルーホールメッキによる接続工程とを所望の
回数繰り返し行なうようにし、これにより、内部と表面
の三層以上に内層回路1及びテストパターン3を有する
コア部2を形成することができる。尚、テストパターン
3は一層に一つ形成しても良いし、一層に複数個形成し
ても良い。また、テストパターン3の形状は任意であっ
て、例えば、まっすぐな線路に形成することができる。
【0023】上記コア部2のテストパターン3は、後述
の内層回路入り金属箔張り積層板やプリント配線板など
の製品に加工した際に、製品内に残る部分に設けても良
いし、製品内に残らない部分である捨て基板部分に設け
ても良い。また、図3に示すように、コア部2の内層回
路1が形成されていない部分にテストパターン3を形成
するのが好ましく、これにより、テストパターン3を内
層回路1と混在させて形成する場合に比べて、テストパ
ターン3を用いてインピーダンス測定を行う時に内層回
路1の影響を受けにくくすることができ、正確な測定結
果を得ることができるものである。さらに、テストパタ
ーン3は、内層回路1(内層回路1が形成された箇所)
の外周に沿って形成されるのが好ましく、例えば、図3
に示すように、内層回路1が形成された箇所が平面視で
四角形であり、且つテストパターン3がまっすぐな線路
形状である場合には、テストパターン3は内層回路1が
形成された箇所の外周の一辺に沿って形成されるのが好
ましい。このようにテストパターン3を内層回路1の外
周に沿って形成することによって、内層回路1の配線イ
ンピーダンスと同じインピーダンス値をテストパターン
3にて計測することができる。つまり、最終となり得る
製品の配線インピーダンスをテストパターン3で測定す
ることができるものである。
【0024】また、テストパターン3の回路抵抗値はコ
ア部2を用いて形成される後述のプリント配線板の種類
に応じて所定値に設定されている。例えば、プリント配
線板がノートパソコンに使用されるものであれば、テス
トパターン3の回路抵抗値は55Ωに形成することがで
き、また、プリント配線板が主記憶装置として用いられ
るメモリに使用されるものであれば、テストパターン3
の回路抵抗値は28Ωや40Ωや56Ωに形成すること
ができる。このようにコア部2を用いて形成されるプリ
ント配線板の種類に応じてテストパターン3を所定の回
路抵抗値に形成することによって、内層回路1を電子回
路として使用する条件で安定して動作するかを確認する
ことができるものである。
【0025】また、本発明のテストパターン3は従来の
テストパターンよりも長さを延長して形成されており、
これにより、図2に示すように、テストパターン3の一
端あるいは両端の端面が接触端子部15としてコア部2
の端面16とほぼ面一になるように露出させて形成され
ていると共に、内層回路1のうち電源グランド回路11
も従来の電源グランド回路よりも長さを延長して形成さ
れており、これにより、電源グランド回路11の一端あ
るいは両端の端面が接触端子部17としてコア部2の端
面16とほぼ面一になるように露出させて形成されてい
る。内層回路1のうち信号回路10はコア部2の端面1
6に露出しないように形成するのが好ましい。さらに、
信号回路10や電源グランド回路11及びテストパター
ン3のインピーダンス値が一定の値(設計値)となるよ
うに、信号回路10や電源グランド回路11及びテスト
パターン3の幅寸法や絶縁層20の厚みなどが設計され
ている。
【0026】そして、本発明の内層回路入り金属箔張り
積層板は上記のコア部2の片面あるいは両面に絶縁層2
0が形成され、且つ各絶縁層20の外面(表面)にベタ
面の金属箔21が形成されたものである。このような内
層回路入り金属箔張り積層板を形成するにあたっては例
えば次のようにおこなうことができる。まず、上記のコ
ア部2の片面あるいは両面にプリプレグを重ね合わせる
と共に各プリプレグの表面に金属箔21を重ね合わせ
る。プリプレグ及び金属箔21としては上記と同様のも
のを使用することができる。また、プリプレグを重ね合
わせる代わりに樹脂を塗布しても良い。次に、コア部2
とプリプレグと金属箔21を重ね合わせたものを加熱加
圧してプリプレグを硬化させて絶縁層20を形成すると
共にプリプレグの硬化によりコア部2と絶縁層20と金
属箔21を一体化して積層する。このようにしてコア部
2の片側または両側に絶縁層20を介して金属箔21が
積層された内層回路入り金属箔張り積層板を形成するこ
とができる。
【0027】本発明のプリント配線板は上記の内層回路
入り金属箔張り積層板の金属箔21に上記と同様の回路
形成工程を施すことによって金属箔21から外層の回路
8を形成して図5のように作製されるものであるが、内
層回路入り金属箔張り積層板の金属箔21に回路形成工
程を行なう前に、コア部2に形成された信号回路10が
設計値から一定の許容範囲(例えば、±10%以内のズ
レ)内に収まっているか否かを検査するようにしてい
る。この検査方法は、コア部2に設けたテストパターン
3のインピーダンス値を既知のインピーダンス測定器で
測定し、テストパターン3のインピーダンス値が設計値
から一定の許容範囲から外れる内層回路入り金属箔張り
積層板は、このテストパターン3と同じ層に形成された
信号回路10のインピーダンス値も設計値から一定の許
容範囲外に外れるものと見なして不良品として破棄する
ようにし、次工程の回路形成工程を行なわないようにす
る。一方、テストパターン3のインピーダンス値が設計
値から一定の許容範囲内に収まっている内層回路入り金
属箔張り積層板は、このテストパターン3と同じ層に形
成された信号回路10のインピーダンス値も設計値から
一定の許容範囲内に収まっているものと見なして良品と
し、次工程の回路形成工程を行なうようにする。
【0028】このようにしてテストパターン3のインピ
ーダンス値の測定結果に基づいて、信号回路10のイン
ピーダンス値が設計値から一定の許容範囲から外れてい
る可能性の高い内層回路入り金属箔張り積層板を検査し
て破棄すると共に信号回路10のインピーダンス値が設
計値から一定の許容範囲から外れている可能性の低い内
層回路入り金属箔張り積層板のみに回路形成工程を施す
のである。尚、コア部2に絶縁層20や金属箔21を形
成する前に、上記の検査を行なうようにしてもよいが、
絶縁層20や金属箔21を設けた後で検査を行なう方
が、プリント配線板の使用時に近い状態で信号回路10
の検査を行なうことができるので好ましい。
【0029】テストパターン3のインピーダンス値を測
定する方法はTDR(Time Domain Reflection)を採用す
ることができる。また、インピーダンス測定器は、図4
に示すように、プローブ31とオシロスコープ32とス
テップパルス発生器33を具備して構成されるものであ
る。そして、テストパターン3のインピーダンス値を測
定するにあたっては、まず、図1に示すように、内層回
路入り金属箔張り積層板を略水平となるように支持台4
0に載せた後、プローブ31を内層回路入り金属箔張り
積層板の側方(横)から近づけて、プローブ31の一方
の接触子35をテストパターン3の接触端子部15に接
触させると共にプローブ31の他方の接触子36を電源
グランド回路11の接触端子部17に接触させる。次
に、ステップパルス発生器33で発生させたステップパ
ルスをプローブ31の接触子35からテストパターン3
に入力する。このようにステップパルスをテストパター
ン3に入力すると反射波が発生するが、この反射波とス
テップパルスである進行波をオシロスコープ32に取り
込む。次に、オシロスコープ32で反射波と進行波を時
分割して反射係数ρを求める。そして、テストパターン
3のインピーダンス値Zoを次式(1)により計算して
求める。
【0030】 Zo=(1+ρ)/(1−ρ)×Zr …(1) 尚、Zrはステップパルスの周波数で決まる基準インピ
ーダンスである。
【0031】このようにしてテストパターン3のインピ
ーダンス値を求めた後、この値が設計値から一定の許容
範囲内か外れるかを調べ、インピーダンス値を求めたテ
ストパターン3と同じ層に設けた信号回路10の検査を
行なうようにするのであり、外層の回路8を形成する前
にテストパターン3及び信号回路10のインピーダンス
値が設計値から一定の許容範囲内に収っているかが確認
されて品質保証がなされているものである。
【0032】そして、本発明の内層回路入り金属箔張り
積層板では、内層回路1である信号回路10を有するコ
ア部2に信号回路10と同じ層においてテストパターン
3を設け、コア部2の端面16に露出するようにテスト
パターン3を形成すると共にテストパターン3のインピ
ーダンス値を測定する際に電圧の基準となる基準回路4
をコア部2の端面16に露出するように設けるので、イ
ンピーダンス測定器のプローブ31の接触子35、36
を内層回路入り金属箔張り積層板の側方から近づけてテ
ストパターン3と基準回路4に容易に接触させることが
でき、外層の回路8やスルーホールを形成していない状
態(形成する以前)であってもテストパターン3のイン
ピーダンス値を測定することができて信号回路10のイ
ンピーダンス値が設計値から一定の許容範囲内に収まっ
ているか否かを検査することができるものである。
【0033】また、本発明の内層回路入り金属箔張り積
層板及びこれを用いたプリント配線板の製造方法では、
上記のようにテストパターン3のインピーダンス値を測
定し、テストパターン3のインピーダンス値が設計値か
ら一定の許容範囲内にある内層回路入り金属箔張り積層
板に対してのみ金属箔21に回路形成を施して外層の回
路8を形成するので、信号回路10のインピーダンス値
が設計値から一定の許容範囲外にある可能性が高くて不
良と見なせる内層回路入り金属箔張り積層板を次工程の
回路形成工程に送ることが無くなって、無駄を少なくす
ることができるものである。従って、プリント配線板の
製造コストのダウンと製造数の安定化を図ることができ
るものである。
【0034】尚、上記のようにして製造される本発明の
プリント配線板はこれをコア部2として本発明の内層回
路入り金属箔張り積層板を形成することができるが、こ
の場合、外層の回路8がコア部2の表面に設けた内層回
路1となるものである。また、上記のテストパターン3
のインピーダンス値の測定をプリント配線板の完成後に
行なって、テストパターン3のインピーダンス値が所定
の範囲外にある不良のプリント配線板、すなわち、信号
回路10のインピーダンス値が所定の範囲外にあると見
なせる不良のプリント配線板を排除することもできる。
【0035】図6(a)(b)に他の実施の形態を示
す。この内層回路入り金属箔張り積層板は、コア部2の
端面16の近傍において、基準回路4の端部に平面視で
略半円状の切欠部5を形成したものである。この切欠部
5はテストパターン3の露出部分である接触端子部15
の直下あるいは直上に位置する部分に形成されるもので
あり、切欠部5の位置において基準回路4の一部がコア
部2の端面16に露出しないように形成されている。そ
の他の構成は上記の実施の形態と同様である。
【0036】図2に示すものでは、テストパターン3と
基準回路4の間の絶縁層が薄くてテストパターン3と基
準回路4の間隔が狭い場合に、テストパターン3に接触
させようとするプローブ31の接触子35が基準回路4
に誤って接触して短絡し、インピーダンス値の測定がで
きない恐れがある。そこで、図6(a)(b)に示すよ
うに、テストパターン3の接触端子部15の近辺におい
て、基準回路4に切欠部5を設けて基準回路4の一部が
露出しないようにすることによって、テストパターン3
と基準回路4の間隔が狭くても、テストパターン3に接
触させようとするプローブ31の接触子35が基準回路
4に誤って接触しにくくなり、プローブ31の接触子3
5を細くしたりすることなく安定して接触子35とテス
トパターン3の接触端子部15を接触させることがで
き、簡単にインピーダンス値の測定を行なうことができ
るものである。
【0037】
【発明の効果】上記のように本発明の請求項1の発明
は、内層回路を有するコア部の片側または両側に絶縁層
を介して金属箔が積層された内層回路入り金属箔張り積
層板において、内層回路と同じ層にインピーダンス測定
用のテストパターンを形成すると共にプローブを接触さ
せるためにテストパターンの少なくとも一端をコア部の
端面に露出し、テストパターンのインピーダンス値を測
定する際に電圧の基準となる基準回路をコア部の端面に
露出するので、インピーダンス測定器のプローブを側方
から近づけてテストパターン及び基準回路に容易に接触
させることができ、プリント配線板の製造途中において
外層の回路を形成する以前にテストパターンのインピー
ダンス値を測定することができるものであり、内層回路
のインピーダンス値が設計値から一定の許容範囲内に収
まっているか否かを検査することができるものである。
従って、内層回路のインピーダンス値が設計値から一定
の許容範囲から外れている内層回路入り金属箔張り積層
板に対して外層の回路を形成することが無くなって材料
や工程の無駄が少なくなり、プリント配線板の製造コス
トを削減することができると共にプリント配線板の製造
期間を短縮することができるものである。
【0038】また、本発明の請求項2の発明は、テスト
パターンを内層回路の外周に沿って形成するので、内層
回路の配線インピーダンスと同じインピーダンス値をテ
ストパターンにて計測することができる。つまり、最終
となり得る製品の配線インピーダンスをテストパターン
で測定することができるものである。
【0039】また、本発明の請求項3の発明は、テスト
パターンを所定の回路抵抗値で形成するので、内層回路
を電子回路として使用する条件で安定して動作するかを
確認することができ、電子回路が安定して動作すること
を保証できるものである。
【0040】
【0041】また、本発明の請求項の発明は、コア部
の端面に露出したテストパターンの端部の近辺におい
て、基準回路に切欠部を形成するので、テストパターン
に接触させるためのプローブの接触子が基準回路に接触
しにくくなって短絡を防止することができ、テストパタ
ーンと基準回路が近接していてもテストパターンのイン
ピーダンス測定を容易におこなうことができるものであ
る。
【0042】また、本発明の請求項の発明は、テスト
パターンのインピーダンス値が設計値から一定の許容範
囲内に収っているかが確認されているので、内層回路の
インピーダンス値も設計値から一定の許容範囲内に収っ
ていると見なすことができ、内層回路のインピーダンス
値が設計値から一定の許容範囲から外れている内層回路
入り金属箔張り積層板に対して外層の回路を形成するこ
とが無くなって材料や工程の無駄が少なくなり、プリン
ト配線板の製造コストを削減することができると共にプ
リント配線板の製造期間を短縮することができるもので
ある。
【0043】また、本発明の請求項の発明は、請求項
1乃至のいずれかに記載の内層回路入り金属箔張り積
層板の金属箔から外層の回路を形成するので、内層回路
のインピーダンス値が設計値から一定の許容範囲から外
れていることを少なくすることができ、設計値に近いイ
ンピーダンス特性を有するものに形成することができる
ものである。
【0044】また、本発明の請求項の発明は、請求項
1乃至のいずれかに記載の内層回路入り金属箔張り積
層板のテストパターンの露出する端部にプローブを接触
させることによって、テストパターンのインピーダンス
値を測定し、テストパターンのインピーダンス値が設計
値から一定の許容範囲内に収っている内層回路入り金属
箔張り積層板の金属箔から外層の回路を形成するので、
外層の回路を形成する以前にテストパターンのインピー
ダンス値を測定することによって、内層回路のインピー
ダンス値が設計値から一定の許容範囲内に収まっている
か否かを検査することができるものであり、内層回路の
インピーダンス値が設計値から一定の許容範囲から外れ
ている内層回路入り金属箔張り積層板に対して外層の回
路を形成することが無くなって材料や工程の無駄が少な
くなり、製造コストを削減することができると共に製造
期間を短縮することができるものである。
【図面の簡単な説明】
【図1】本発明の内層回路入り金属箔張り積層板の実施
の形態の一例を示す斜視図である。
【図2】本発明の内層回路入り金属箔張り積層板の実施
の形態の一例を示す正面図である。
【図3】本発明の内層回路入り金属箔張り積層板のコア
材の一例を示す平面図である。
【図4】インピーダンス測定器の一例を示す概略図であ
る。
【図5】本発明のプリント配線板の実施の形態の一例を
示す正面図である。
【図6】本発明の内層回路入り金属箔張り積層板の実施
の形態の他例を示し、(a)は正面図、(b)は基準回
路の平面図である。
【図7】従来例を示す概略図である。
【符号の説明】
1 内層回路 2 コア部 3 テストパターン 5 切欠部 8 外層の回路 16 端面 20 絶縁層 21 金属箔 31 プローブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉田 敢司 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平8−46306(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 内層回路を有するコア部の片側または両
    側に絶縁層を介して金属箔が積層された内層回路入り金
    属箔張り積層板において、内層回路と同じ層にインピー
    ダンス測定用のテストパターンを形成すると共にプロー
    ブを接触させるためにテストパターンの少なくとも一端
    をコア部の端面に露出し、テストパターンのインピーダ
    ンス値を測定する際に電圧の基準となる基準回路をコア
    部の端面に露出して成ることを特徴とする内層回路入り
    金属箔張り積層板。
  2. 【請求項2】 テストパターンを内層回路の外周に沿っ
    て形成して成ることを特徴とする請求項1に記載の内層
    回路入り金属箔張り積層板。
  3. 【請求項3】 テストパターンを所定の回路抵抗値で形
    成して成ることを特徴とする請求項1又は2に記載の内
    層回路入り金属箔張り積層板。
  4. 【請求項4】 コア部の端面に露出したテストパターン
    の端部の近辺において、基準回路に切欠部を形成して成
    ることを特徴とする請求項1乃至3のいずれかに記載の
    内層回路入り金属箔張り積層板。
  5. 【請求項5】 テストパターンのインピーダンス値が設
    計値から一定の許容範囲内に収っているかが確認されて
    いることを特徴とする請求項1乃至4のいずれかに記載
    の内層回路入り金属箔張り積層板。
  6. 【請求項6】 請求項1乃至5のいずれかに記載の内層
    回路入り金属箔張り積層板の金属箔から外層の回路を形
    成して成ることを特徴とするプリント配線板
  7. 【請求項7】 請求項1乃至5のいずれかに記載の内層
    回路入り金属箔張り積層板のテストパターンの露出する
    端部にプローブを接触させることによって、テストパタ
    ーンのインピーダンス値を測定し、テストパターンのイ
    ンピーダンス値が設計値から一定の許容範囲内に収って
    いる内層回路入り金属箔張り積層板の金属箔から外層の
    回路を形成することを特徴とするプリント配線板の製造
    方法
JP2000340995A 1999-12-22 2000-11-08 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法 Expired - Fee Related JP3414379B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000340995A JP3414379B2 (ja) 1999-12-22 2000-11-08 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法
AU44589/01A AU4458901A (en) 2000-04-25 2001-03-28 Laminate with inside layer circuit used for multilayer printed circuit board forhigh frequency circuit, and method and device for measuring circuit impedance o f the laminate with inside layer circuit
TW090107337A TW566068B (en) 2000-04-25 2001-03-28 Laminated board containing internal layer circuit of multi-layer printed board for high-frequency circuit, method of measuring circuit impedance for laminated board containing internal layer, and its measuring apparatus
US10/018,858 US20020158639A1 (en) 2000-04-25 2001-03-28 Laminate with an inside layer circuit used for multilayer printed circuit board for a high frequency circuit ,and method and device for measuring circuit impedance of the laminate with inside layer circuit
KR1020017016039A KR20020021124A (ko) 2000-04-25 2001-03-28 고주파 회로용 다층 프린트판에 사용되는 내층 회로를가지는 적층판, 이 내층 회로를 가지는 적층판의 회로임피던스의 측정 방법 및 그 측정 장치
EP01917549A EP1278407A4 (en) 2000-04-25 2001-03-28 USE OF A LAMINATE WITH INTERNAL GUIDEBASE FOR PCB FOR HIGH FREQUENCY APPLICATIONS, AND METHOD AND ARRANGEMENT FOR IMPEDANCE MEASUREMENT THEREOF
CN01801065A CN1366798A (zh) 2000-04-25 2001-03-28 用作高频电路多层印刷电路板的具有内层电路的叠层体及测量该叠层体电路阻抗的方法和设备
PCT/JP2001/002571 WO2001082665A1 (fr) 2000-04-25 2001-03-28 Stratifie a couche interne contenant un circuit utilise pour la fabrication de cartes a circuit imprime multicouche pour circuit haute frequence, procede et dispositif de mesure de l'impedance du circuit dudit stratifie a couche interne contenant un circuit

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP36558099 1999-12-22
JP11-365580 2000-04-25
JP2000124566 2000-04-25
JP2000-124566 2000-04-25
JP2000340995A JP3414379B2 (ja) 1999-12-22 2000-11-08 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002016335A JP2002016335A (ja) 2002-01-18
JP3414379B2 true JP3414379B2 (ja) 2003-06-09

Family

ID=27341712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340995A Expired - Fee Related JP3414379B2 (ja) 1999-12-22 2000-11-08 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3414379B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830287B2 (ja) * 2004-11-19 2011-12-07 凸版印刷株式会社 測定用端点付積層配線基板及びその製造方法
CN114071857B (zh) * 2020-08-05 2024-04-05 深南电路股份有限公司 线路板
KR102582403B1 (ko) * 2021-06-21 2023-09-25 성균관대학교산학협력단 고주파 펄스 측정 시스템

Also Published As

Publication number Publication date
JP2002016335A (ja) 2002-01-18

Similar Documents

Publication Publication Date Title
US6542379B1 (en) Circuitry with integrated passive components and method for producing
US6512181B2 (en) Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board
KR100854614B1 (ko) 플렉스리지드 배선판과 그 제조 방법
EP1298972B1 (en) Multilayer wiring circuit board
US20020023778A1 (en) Printed wiring board having via and method of manufacturing the same
KR20090127346A (ko) 내장형 전기용량 스택
KR20080041999A (ko) 기판, 이를 이용한 반도체 장치, 반도체 장치의 검사방법및 반도체 장치의 제조방법
TW488189B (en) Printed circuit board
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
JP3414379B2 (ja) 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法
JPWO2002067638A1 (ja) プリント配線板、多層プリント配線板、及び、多層プリント配線板の内層部における異物・ボイド検出方法
JP7049975B2 (ja) 配線基板および配線基板の検査方法
JP2003318510A (ja) インピーダンス検査用積層板及びその製造方法並びにインピーダンス検査用積層板のインピーダンス測定方法
JPH0897564A (ja) 多層配線板及びその製造方法
JP2005019732A (ja) 配線基板およびこれを用いた電子装置
JP2004087853A (ja) 多層金属箔張り積層板及びその製造方法並びに多層プリント配線板
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP3979086B2 (ja) 半導体回路検査治具
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
JPH07243985A (ja) プリント配線板の精度確認方法
JPH077272A (ja) 多層プリント配線板
JP3225616B2 (ja) プリント配線板およびプリント配線板の精度確認方法
JP3116975B2 (ja) プリント配線板のパターン検査方法
JP2000031621A (ja) 異方導電性基板
JP2757663B2 (ja) 電磁波シールド層を備えるプリント配線板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

LAPS Cancellation because of no payment of annual fees