JP3979086B2

JP3979086B2 - 半導体回路検査治具

Info

Publication number: JP3979086B2
Application number: JP2001393988A
Authority: JP
Inventors: 隆之深田; 達広岡野
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2007-09-19
Anticipated expiration: 2021-12-26
Also published as: JP2003194852A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体回路検査装置や半導体パッケージの一括電気的検査を行うための半導体回路検査治具に関する。
【０００２】
【従来の技術】
従来の検査治具の一例を図５（ａ）、（ｂ）及び（ｃ）に示す。
図５（ａ）は、従来の検査治具の一例を示す斜視図を、図５（ｂ）は、（ａ）の斜視図をＡ−Ａ’線で切断した模式構成断面図を、図５（ｃ）は、（ａ）の斜視図をＢ−Ｂ’線で切断した模式構成断面図をそれぞれ示す。
従来の検査治具は図５（ａ）及び（ｂ）に示すように、マイクロストリップ配線とよばれるもので、絶縁基材１０１上に導通リード１０２が、導通リード１０２の一方の先端上に検査電極１０３が形成されており、導通リード１０２間及び導通リード１０２上にはソルダーレジスト等からなる絶縁層１０４が形成されている。
【０００３】
【発明が解決しようとする課題】
従来の検査治具の導通リード部分はマイクロストリップ配線とよばれるもので、絶縁基材１０１上に導通リード１０２が形成され、導通リード１０２間には絶縁層１０４が存在するのみである。これは電気特性的には好ましくない構造で、高周波を流すと干渉が起こり、ノイズやクロストークといった問題が発生する。ノイズやクロストークが発生すると正常な信号が得られないため、検査治具としての役目を果たせなくなる。この問題を解決するための構造としてコプレナー配線という構造がある。これはマイクロストリップ配線と構造が変わらないが、信号線とグランド線を交互に配置することによって、信号線同士がある程度干渉しないようになっている。しかし、上下には金属層がないため、完全に干渉を遮蔽することは出来ない。
【０００４】
本発明は、上記問題点に鑑みて考案されたもので、検査電極に接続されている信号配線の役目をする導通リードにノイズやクロストークを発生させない半導体回路検査治具を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明において上記問題を解決するために、本発明では、絶縁基材３１上に少なくともグランドからなる導体層１２と、絶縁層１１ａと、信号線からなる導通リード３ａと、絶縁層１ａと、シールド用導体層１５ａと、検査電極下地導体層１５ｂと、外部接続端子１５ｃと、検査電極５１とが形成されており、前記信号線からなる導通リード３ａは前記絶縁層１ａ及び１１ａを介してグランドからなる導体層１２とシールド用導体層１５ａとで囲まれた同軸構造をしており、前記検査電極下地導体層１５ｂ及び外部接続端子１５ｃはビアホール１４にて前記信号線からなる導通リード３ａに電気的に接続され、前記検査電極下地導体層１５ｂ上に検査電極５１が形成されていることを特徴とする半導体回路検査治具としたものである。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態につき説明する。
図１（ａ）は、本発明の半導体回路検査治具の一実施例を示す斜視図を、図１（ｂ）は、（ａ）の斜視図をＡ−Ａ’線で切断した模式構成断面図を、図１（ｃ）は、（ａ）の斜視図をＢ−Ｂ’線で切断した模式構成断面図をそれぞれ示す。本発明の半導体回路検査治具は、図１（ａ）、（ｂ）及び（ｃ）に示すように、絶縁基材３１上に、信号線からなる導通リード３ａ、絶縁層１ａ及び１１ａ及び検査電極下地導体層１５ｂ上に検査電極５１が形成されたもので、信号線からなる導通リード３ａは絶縁層１ａ及び１１ａを介してグランドからなる導体層１２と導体層２ａ及び１５ａとで囲まれた同軸構造をしており、導通リード３ａはビアホール１４にて検査電極下地導体層２ｂ及び１５ｂと外部接続端子２ｃ及び１５ｃとが電気的に接続され、導通リード３ａが同軸構造になっているため、高周波信号を用いて検査する場合、検査電極５１からの信号はノイズ及びクロストークの影響を受けることなく、外部接続端子２ｃ及び１５ｃを経て測定機器に正確に伝達される。
【０００７】
以下、本発明の半導体回路検査治具の製造方法について説明する。
図２（ａ）〜（ｈ）及び図３（ｉ）〜（ｎ）に、本発明の半導体回路検査治具の製造方法の一実施例を工程順に示すＡ−Ａ’線で切断した模式構成断面図を、図４（ａ）〜（ｈ）に、本発明の半導体回路検査治具の製造方法の一実施例を工程順に示すＢ−Ｂ’線で切断した模式構成断面図をそれぞれ示す。
まず、樹脂フィルム（ポリイミド、ポリエステルフィルム等）からなる絶縁層１の両面にあらかじめ銅箔を積層して導体層２及び導体層３を形成する（図２（ａ）及び図４（ａ）参照）。
次に、導体層２及び導体層３上にレジストをスピンナー等で塗布するか、またはドライフィルムを加熱転写して感光層４及び感光層５を形成する（図２（ｂ）及び図４（ｂ）参照）。
【０００８】
次に、感光層４及び感光層５に所定パターンを露光し、現像等の一連のパターニング処理を行って、導体層２上の所定位置にに開口部４ｂを有するレジストパターン４ａ及び導体層３上の所定位置にレジストパターン５ａを形成する（図２（ｃ）及び図４（ｃ）参照）。
次に、レジストパターン４ａ及びレジストパターン５ａをマスクにして、導体層２及び導体層３をエッチング処理し、レジストパターン４ａ及びレジストパターン５ａを剥離処理して、絶縁層１の一方の面に開口部６を有する導体層２ａ及び絶縁層１の他方の面に導通リード３ａを形成する（図２（ｄ）及び図４（ｄ）参照）。
ここで、開口部６は後記するビアホール形成用孔をレーザー加工で形成するためのレーザービーム照射用孔として利用する。また、導体層２ａは通常の導体層の役目の他に、絶縁層をレーザー加工するための照射マスクとして利用される。
【０００９】
次に、導通リード３ａ上に、接着性を有する絶縁樹脂をラミネート、またはプレスで貼り合わせ、その上から銅箔をラミネートまたはプレスで貼り合わせ、絶縁層１１及び導体層１２を形成する（図２（ｅ）及び図４（ｅ）参照）。
さらに、導体層１２上に所定厚の樹脂フィルム（ポリイミド、ポリエステルフィルム等）をラミネート、またはプレスで貼り合わせ、絶縁基材３１を形成する（図２（ｆ）及び図４（ｆ）参照）。
【００１０】
次に、導体層２ａを照射マスクにして、レーザービーム等を照射して絶縁層１及び絶縁層１１を加工して台形状の絶縁パターン層１ａ及び絶縁パターン層１１ａを、開口部６よりレーザービーム等を照射してビアホール形成用孔１３をそれぞれ形成する（図２（ｇ）及び図４（ｇ）参照）。
【００１１】
次に、導体層１２及び導体層２ａ上、絶縁層１ａ及び絶縁層１１ａ側面、及び絶縁層１のビアホール形成用孔１３に、銅スパッタ、あるいは無電解銅めっき等で所定厚の銅皮膜からなる薄膜導体層（特に図示せず）を形成し、薄膜導体層をカソードにして電解銅めっきを行い、ビアホール１４及び導体層１５を形成する（図２（ｈ）参照）。
【００１２】
次に、導体層１５上に感光性レジストをスピンナー等により塗布するか、ドライフィルムを加熱転写して感光層２１を形成する（図３（ｉ）参照）。
次に、感光層２１をパターン露光、現像等の一連のパターニング処理を行って、開口部２３を有するレジストパターン２１ａを形成し（図３（ｊ）参照）、レジストパターン２１ａをマスクにして開口部２３より導体層１５及び導体層２をエッチングし、レジストパターン２１ａを剥離処理して、シールド用導体層導体層１５ａ及び２ａ、導通リード３ａとビアホール１４にて電気的に接続された検査電極下地導体層１５ｂ及び２ｂ、及び外部接続端子１５ｃ及び２ｃを形成する（図３（ｋ）及び図４（ｈ）参照）。
【００１３】
次に、接着性を有する所定厚の樹脂フィルムにあらかじめ検査電極と同じ径の台形状開口部をエキシマレーザー等で形成し、台形状開口部の開口径の大きい部分を下にして貼り合わせ、検査電極形成用孔４２を有する絶縁層４１を形成する（図３（ｌ）参照）。
【００１４】
次に、絶縁層４１の検査電極形成用孔４２を導電化処理して、検査電極下地導体層１５ｂ及び２ｂをカソードにして電解めっきを行い、金属導体からなる検査電極５１を形成する（図３（ｍ）参照）。金属導体としては、銅、ニッケル、金等が使用できる。
【００１５】
次に、検査電極先端を必で要に応じて研磨し、絶縁層４１を剥離し、絶縁基材３１上に信号線からなる導通リード３ａが絶縁層１ａ及び絶縁層１１ａを介してグランドからなる導体層１２及びシールド導体層１５ａで囲まれ、ビアホール１４にて信号線からなる導通リード３ａと電気的に接続された検査電極５１を有する半導体回路検査治具１００を得ることができる（図３（ｎ）参照）。
【００１６】
【実施例】
以下実施例により本発明を詳細に説明する。
２５μｍ厚のポリイミドフィルムからなる絶縁層１の両面に９μｍ厚の銅箔を貼り合わせて導体層２及び導体層３を形成した両面銅張りポリイミドフィルムを用い、両面に２５μｍ厚の感光性ドライフィルムレジストをラミネーターを用いて温度１１０℃、線圧２ｋｇ／ｃｍでラミネートし感光層４及び感光層５を形成した（図２（ａ〜ｂ）及び図４（ａ〜ｂ）参照）。
【００１７】
次に、感光層４及び感光層５に所定パターンを露光し、１％炭酸ナトリウム水溶液にて現像し、導体層２上の所定位置にに開口部４ｂを有するレジストパターン４ａ及び導体層３上の所定位置にレジストパターン５ａを形成した（図２（ｃ）及び図４（ｃ）参照）。
次に、レジストパターン４ａ及びレジストパターン５ａをマスクにして、温度４５℃、比重１.４５の塩化第二鉄を用いて液導体層２及び導体層３をエッチング処理し、レジストパターン４ａ及びレジストパターン５ａを１０％、４０℃のＮａＯＨ水溶液にて剥離して、絶縁層１の一方の面に開口部６を有する導体層２ａ及び絶縁層１の他方の面に導通リード３ａを形成した（図２（ｄ）及び図４（ｄ）参照）。
【００１８】
次に、導通リード３ａ上に、厚み４０μｍで半硬化状態の絶縁エポキシフィルムを熱プレスで仮張りし、その上に９μｍ厚の銅箔を熱プレスで張り合わせ、絶縁層１１及び導体層１２を形成した（図２（ｅ）及び図４（ｅ）参照）。
さらに、導体層１２上に５０μｍ厚のポリイミドフィルムをラミネートし、絶縁基材３１を形成した（図２（ｆ）及び図４（ｆ）参照）。
【００１９】
次に、導体層２ａを照射マスクにして、ＵＶ−ＹＡＧレーザービームを照射して絶縁層１及び絶縁層１１を加工して台形状の絶縁パターン層１ａ及び絶縁パターン層１１ａを、開口部６よりＵＶ−ＹＡＧレーザービームを照射してビアホール形成用孔１３をそれぞれ形成した（図２（ｇ）及び図４（ｇ）参照）。
【００２０】
次に、導体層１２及び導体層２ａ上、絶縁層１ａ及び絶縁層１１ａ側面、及び絶縁層１のビアホール形成用孔１３に、銅スパッタにて銅皮膜からなる薄膜導体層を形成し、薄膜導体層をカソードにして電解銅めっきを行い、ビアホール１４及び１０μｍ厚の導体層１５を形成した（図２（ｈ）参照）。
【００２１】
次に、導体層１５上に２５μｍ厚の感光性ドライフィルム１５を温度１１０℃、線圧２ｋｇ／ｃｍの条件でラミネートして感光層２１を形成した（図３（ｉ）参照）。
次に、感光層２１をパターン露光し、１％炭酸ナトリウム水溶液にて現像して、開口部２３を有するレジストパターン２１ａを形成した（図３（ｊ）参照）。
さらに、レジストパターン２１ａをマスクにして塩化第二鉄液にて開口部２３より導体層１５及び導体層２をエッチングし、レジストパターン２１ａを１０％、４０℃のＮａＯＨ水溶液にて剥離して、シールド用導体層２ａ及び導体層１５ａ、導通リード３ａとビアホール１４にて電気的に接続された検査電極下地導体層２ｂ及び１５ｂ、及び外部接続端子２ｃ及び１５ｃを形成した（図３（ｋ）及び図４（ｈ）参照）。
【００２２】
次に、接着性を有する４０μｍ厚のエポキシフィルム４１にあらかじめ４０μｍ径の台形状開口部を形成し、台形状開口部の開口径の大きい部分を下にして検査電極下地導体層１５ｂ、シールド用導体層導体層１５ａ及び外部接続端子１５ｃ上に貼り合わせ、検査電極形成用孔４２を有する絶縁層４１を形成した（図３（ｌ）参照）。
【００２３】
次に、絶縁層４１の検査電極形成用孔４２を導電化処理して、検査電極下地導体層２ｂ及び１５ｂをカソードにして電解銅めっきを行い、銅の金属導体からなる検査電極５１を形成した（図３（ｍ）参照）。
【００２４】
次に、検査電極先端を＃１０００、＃２４００の順番に研磨紙で研磨し、絶縁層４１を剥離し、絶縁基材３１上に信号線からなる導通リード３ａが絶縁層１ａ及び絶縁層１１ａを介して導体層で囲まれ、ビアホール１４にて信号線からなる導通リード３ａと電気的に接続された検査電極５１を有する半導体回路検査治具１００を得た（図３（ｎ）参照）。
上記半導体回路検査治具１００を用いて高周波回路基板の導通検査を行った結果１０ＧＨｚで１０ｄｂ程度クロストークを減少することができた。
【００２５】
【発明の効果】
本発明の半導体回路検査治具は信号線からなる導通リードがグランドを含む導体層で囲まれた同軸構造になっているため、検査電極からの高周波信号を測定機器に伝達する際にノイズやクロストークを低減できる。
従って、高周波に対応した精度の良い半導体回路検査治具を提供できる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の半導体回路検査治具の一実施例を示す斜視図である。
（ｂ）は、（ａ）の斜視図をＡ−Ａ’線で切断した模式構成断面図である。
（ｃ）は、（ａ）の斜視図をＢ−Ｂ’線で切断した模式構成断面図である。
【図２】（ａ）〜（ｈ）は、本発明の半導体回路検査治具の製造方法の一実施例の一部を工程順に示すＡ−Ａ’線で切断した模式構成断面図である。
【図３】（ｉ）〜（ｎ）は、本発明の半導体回路検査治具の製造方法の一実施例の一部を工程順に示すＡ−Ａ’線で切断した模式構成断面図である。
【図４】（ａ）〜（ｈ）は、本発明の半導体回路検査治具の製造方法の一実施例を工程順に示すＢ−Ｂ’線で切断した模式構成断面図である。
【図５】（ａ）は、従来の半導体回路検査治具の一例を示す斜視図である。
（ｂ）は、（ａ）の斜視図をＡ−Ａ’線で切断した模式構成断面図である。
（ｃ）は、（ａ）の斜視図をＢ−Ｂ’線で切断した模式構成断面図である。
【符号の説明】
１、１１、４１……絶縁層
１ａ、１１ａ……絶縁パターン層
２、３、１５……導体層
２ａ、１５ａ……シールド用導体層
２ｂ、１５ｂ……検査電極下地導体層
２ｃ、１５ｃ……接続端子
３ａ……導通リード
４、５、２１……感光層
４ａ、５ａ、２１ａ……レジストパターン
４ｂ、６、２３……開口部
１２……導体層
１３……ビアホール形成用孔
１４……ビアホール
３１……絶縁基材
４２……検査電極形成用孔
５１……検査電極
１００……半導体回路検査治具

Claims

絶縁基材（３１）上に少なくともグランドからなる導体層（１２）と、絶縁層（１１ａ）と、信号線からなる導通リード（３ａ）と、絶縁層（１ａ）と、導体層（１５ａ）と、検査電極下地導体層（１５ｂ）と、外部接続端子（１５ｃ）と、検査電極（５１）とが形成されており、前記信号線からなる導通リード（３ａ）は前記絶縁層（１ａ及び１１ａ）を介してグランドからなる導体層（１２）とシールド用導体層（１５ａ）とで囲まれた同軸構造をしており、前記検査電極下地導体層（１５ｂ）及び外部接続端子（１５ｃ）はビアホール（１４）にて前記信号線からなる導通リード（３ａ）に電気的に接続され、前記検査電極下地導体層（１５ｂ）上に検査電極（５１）が形成されていることを特徴とする半導体回路検査治具。