JP4505700B2 - 配線基板用基材および配線基板の製造方法。 - Google Patents

配線基板用基材および配線基板の製造方法。 Download PDF

Info

Publication number
JP4505700B2
JP4505700B2 JP2000263625A JP2000263625A JP4505700B2 JP 4505700 B2 JP4505700 B2 JP 4505700B2 JP 2000263625 A JP2000263625 A JP 2000263625A JP 2000263625 A JP2000263625 A JP 2000263625A JP 4505700 B2 JP4505700 B2 JP 4505700B2
Authority
JP
Japan
Prior art keywords
conductive resin
insulating layer
layer
metal foil
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000263625A
Other languages
English (en)
Other versions
JP2002076535A (ja
Inventor
勝彦 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2000263625A priority Critical patent/JP4505700B2/ja
Publication of JP2002076535A publication Critical patent/JP2002076535A/ja
Application granted granted Critical
Publication of JP4505700B2 publication Critical patent/JP4505700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置実装用配線部品に関する。
【0002】
【従来の技術】
電子機器の高速動作要求にもとづく高周波数化は、半導体部品の高周波数動作特性向上ばかりでなく、半導体装置搭載用配線基板(以下、単に「配線基板」と記載する。)に対してすら高周波数信号の伝送特性向上をも要求してきている。この結果、微細かつ多数の配線を有する配線基板に対しても制御された特性インピーダンスを有すること、また、外部からのノイズに対しても耐性を有することが求められるようになっている。
【0003】
その結果、配線基板の金属部品の一部を積極的に電位制御に用いること、特にグランド層として用いることが図られている。こうすることで、信号線等の配線線路の特性インピーダンス制御が容易になるからである。また、こうすることにより、グランド層によるシールド効果が期待でき、外部からの雑音の影響を避けることも可能と思われるからである。
【0004】
限られた領域内で多数の配線が密に存在する小型高密度の配線基板にグランド層を設ける場合、例えば、片面に金属層が設けられた絶縁性フィルムを用い、金属層をホトエッチング法により処理して配線回路を形成し、絶縁層の所定の位置に、配線回路が設けられた反対面よりレーザ光を当て、あるいはホトエッチング法により微細なビアホールを開孔し、その後無電解めっき法、要すれば引き続き電解めっきを施してビアホール内と絶縁性フィルム表面とに金属層を設け、この新たな金属層をグランド層とする。
【0005】
しかしながら、レーザを用いてビアホールを開口する場合、用いるレーザ装置が高価であること、開孔部に残存する被膜等を除去するためのデスミア処理が必要なことなど、手間やコスト面での問題が残っている。またホトエッチング法では、絶縁層に開孔部を設けるために特殊なアルカリ溶液を使用する必要があり、使用後の廃液処理やコスト面で問題がある。この結果、得られる配線基板は高価なものとなっていた。
【0006】
【発明が解決しようとする課題】
本発明は上記状況に鑑みてなされたものであり、絶縁層の片面に金属層を有し、他面にグランド層が設けられた配線基板用基材と、これを用いた安価な配線基板とその製造方法の提供を課題とする。
【0007】
【課題を解決するための手段】
上記課題を解決する本発明の配線基板用基材は、その主要部が、絶縁層の片面に金属層を有し、他面にグランド層が設けられた配線基板用基材において、絶縁層が感光性絶縁材料で構成され、グランド層が導伝性樹脂で構成され、金属層とグランド層とが導電性樹脂で電気的に接続されているものである。
【0008】
そして、上記配線基板用基材を用いて得た本発明の配線基板は、その主要部が、絶縁層の片面に配線回路部を有し、他面にグランド層が設けられた配線基板において、絶縁層が感光性絶縁材料で構成され、グランド層が導電性樹脂で構成され、配線回路部とグランド層とが導電性樹脂で電気的に接続されているものである。
【0009】
そして本発明の方法は、少なくとも
(5)必要とされる配線部より大きな開口部が設けられたベースフィルムの片面に金属箔を ラミネートする工程。
(6)ベースフィルム側より該金属箔表面に感光性絶縁材料を印刷またはラミネートして絶 縁層を設ける工程。
(7)該絶縁層の表面に所望のマスクを用いて露光し、現像してビアホールとデバイスホー ルとを形成する工程。
(8)絶縁層表面に、ビアホール内部に導電性樹脂が充填され、デバイスホール内に導電性 樹脂が充填されないように導電性樹脂を印刷、塗布、あるいはラミネートし、絶縁層 表面に導電性樹脂製のグランド層を形成する工程。
を含む配線基板用基材の製造方法であり、また
(8)必要とされる配線部より大きな開口部が設けられたベースフィルムの片面に金属箔を ラミネートする工程。
(9)ベースフィルム側より該金属箔表面に感光性絶縁材料を印刷またはラミネートして絶 縁層を設ける工程。
(10)該絶縁層の表面に所望のマスクを用いて露光し、現像してビアホールとデバイスホー ルとを形成する工程。
(11)絶縁層表面に、ビアホール内部に導電性樹脂が充填され、デバイスホール内に導電性 樹脂が充填されないように導電性樹脂を印刷、塗布、あるいはラミネートし、絶縁層表 面に導電性樹脂製のグランド層を形成する工程。
(12)ラミネートした金属箔表面とグランド層側表面にレジスト層を設け、金属箔表面側レ ジスト層を、所望のマスクを用いて露光し、現像してエッチングマスクを設ける工程。
(13)金属箔の露出部をエッチング除去する工程。
(14)表面のレジスト層を除去する。
工程を含む配線基板の製造方法である。
【0010】
本発明において用いうる、絶縁層用の感光性絶縁材料としては、エポキシ系またはポリイミド系樹脂から構成されかつ光り反応開始剤を含むスクリーン印刷用ソルダーレジストまたはドライフィルム用レジストがあり、配線回路部とグランド層とを構成するための導電性樹脂としては銀または銅を金属粉材料としたインクペーストある。
【0011】
【発明の実施の形態】
本発明では、まず、配線部の外形、すなわち所望の半導体パッケージ材料の外形より大きなサイズで開口部が設けられた搬送用のベースフィルムを使用する。通常、ベースフィルムの両端部には搬送用のスプロケットホールが加工されている。ベースフィルムの材料としては、低価格のものを選択するのが良く、ポリエステルフィルムや従来使用されているポリイミドフィルムに熱硬化タイプの接着剤が貼られたものを使用することが好ましい。また、その厚さは特に問われるものではなく、搬送上の利便性より厚くしても良い。
【0012】
次に、ベースフィルムと金属箔とをラミネートする。用いる金属箔は配線部を形成するために使用するものであるため、従来TAB用に使用されている銅箔が好ましい。その厚さも目的に応じ適宜選択する。ベースフィルム開口部に露出している金属箔部表面に感光性絶縁材料を用いて絶縁層を設ける。感光性絶縁材料としては、エポキシ系またはポリイミド系樹脂から構成されかつ光り反応開始剤を含むスクリーン印刷用ソルダーレジストまたはドライフィルム用レジストを用いることができ、フィルム状、インク状のどちらのタイプを使用しても良い。
【0013】
次に、グランド層との接続用のビアホールおよびデバイスホールが設けられた所望パターンのマスクを用いて、露光し、現像して絶縁層に所望のビアホール及びディバイスホールパターンを形成する。
【0014】
次に、この絶縁層の表面にスクリーン印刷等により導電性樹脂を塗布するが、この際に使用できる導電性樹脂としては、銀または銅を金属粉材料としたインクペーストがある。なお、導電性樹脂は最低限ビアホール内部に充填され、デバイスホール内には充填されないようにする。設ける導電性樹脂層の厚さは、求める電気特性にもよるが、少なくとも絶縁層上に10μm以上とすることが好ましい。また、形成するグランド層は一面で形成する必要はなく、島状の分割パターンとしても良い。この場合には、グランド層だけではなく、電源層などへの展開も可能となる。
この様にして得た配線基板用基材より配線基板を製造するに際しては、該基材表面にレジスト層を設け、金属層側のレジスト層表面に所望のマスクを用いて露光し、現像してエッチングマスクを作成する。その後、露出している金属層をエッチングして配線回路を形成し、残存するレジスト層を除去して本発明の配線基板を得る。むろん、配線リードに半導体の電極構成に応じて、無電解錫めっき、電解金めっきまたは電解ニッケルめっき/電解金めっき処理する。
【0015】
本発明では、ビアホール用の孔を設けるに際し、感光性材料を使用するため微細な孔を形成することができ、導電性樹脂によりビアホールの孔埋めとグランド層とを同時に形成することができる。このため、従来のレーザまたはケミカルエッチング法によるビアホールの形成、銅めっきによる孔埋めに比べ、製造方法が容易となり製造コストが低減できる。
【0016】
【実施例】
次に実施例を用いて本発明をさらに説明する。
(実施例1)
搬送用の材料として幅70mm、厚さ75μmのポリイミドフィルム(宇部興産社製 商品名 ユーピレックス)を使用し、巴川製紙製の接着剤(商品名 エレファンFC 接着剤X)をラミネートした。このポリイミドフィルムに搬送用のスプロケットホールおよび50mm角の孔を金型にて開孔した。
【0017】
次に厚さ18μmの電解銅箔(三井金属製 商品名 FQ−VLP)を上記ポリイミドフィルムの接着剤面にラミネートして接着した。
【0018】
次に、感光性の絶縁材料(太陽インキ製 PSR4000)をポリイミドフィルムの開口面に露出している銅箔面に印刷して厚さ20μmの絶縁層を形成した。その後、この絶縁層の上にスルーホールおよびデバイスホールのパターンを有するマスクを密接し、露光し、現像して、絶縁層にスルーホールとデバイスホールとを形成した。なお、ビアホールは直径50μmの円形、デバイスボールは10mm角パターンとした。
【0019】
次に、デバイスホールを除き、絶縁層表面に銅ペーストを印刷した。銅ペーストとしては、アサヒ化研製の商品名ACP−101Sを使用し、印刷の膜厚は、20μmとした。
【0020】
次に全面にフォトレジスト層を設け、銅箔側フォトレジスト層表面に所定の配線パターンを有するマスクを密接し、露光し、現像してエッチングパターンを形成した。その後、露出している銅箔部をエッチングし、レジスト層を剥離して配線回路を形成して、本発明の配線基板を得た。
【0021】
次に、本発明の配線基板を用いて半導体装置を実装するために、配線回路上に太陽インキ製のPSR4000を印刷し、半田ボール搭載用ランド孔を有するマスクパターンを密接し、露光し、現像して半田ボール搭載用のランド孔を形成した。
【0022】
このようにして100個の配線基板を作成し、それぞれに半導体素子を搭載し、半田ボールを搭載し、40mm角に打ち抜き、接着剤で補強板に貼りつけて100個の半導体パッケージを得た。この半導体パッケージについて信頼性試験を行ったところ全品合格した。
【0023】
(実施例2)
上記、絶縁層形成後、導電性インクを印刷せず、銅回路パターン形成後に導電性インクを塗布した以外は実施例1と同様にして配線基板を作成し、半導体パッケージを作製し、信頼性試験を行った。実施例1と同様に全品合格した。
【0024】
【発明の効果】
本発明では、金属上に絶縁皮膜を感光性材料にて形成することにより、微細パターンを低コストで形成できる。
また絶縁層側から導電性の樹脂を印刷することにより、グランド層が形成できかつ絶縁層に加工されたパターンを導電性樹脂で埋めることにより容易にグランド層と絶縁層と反対側に形成された回路パターンが電気的に接続され、低コストのグランド層付き配線材料が供給できる。
更に、搬送用のフィルムに配線材料を形成するため、搬送による不具合は皆無で従来の製造ラインを使用することができ、取り扱いが容易である。このように搬送用のフィルム上に加工することで、パッケージサイズの領域は、機械強度を考慮することなく従来のロールトウロール方式のTAB製造工程を使用することができる。

Claims (4)

  1. 少なくとも、
    (1)半導体パッケージ材料の外形より大きな方形の開口部が設けられたベースフィルムの片面に金属箔をラミネートする工程。
    (2)ベースフィルム側より該金属箔表面に感光性絶縁材料を印刷またはラミネートして絶縁層を設ける工程。
    (3)該絶縁層の表面に所望のマスクを用いて露光し、現像してビアホールとデバイスホールとを形成する工程。
    (4)絶縁層表面に、ビアホール内部に導電性樹脂が充填され、デバイスホール内に導電性樹脂が充填されないように導電性樹脂を印刷、塗布、あるいはラミネートし、絶縁層表面に導電性樹脂製のグランド層を形成する工程。
    を含むことを特徴とする配線基板用基材の製造方法。
  2. 絶縁層用の感光性絶縁材料として、エポキシ系またはポリイミド系樹脂から構成されかつ光反応開始剤を含むスクリーン印刷用ソルダーレジストまたはドライフィルム用レジストの内の少なくともいずれかを用い、配線基板に用いる場合に配線回路部となる金属箔とグランド層との接続を構成するための導電性樹脂として、銀または銅を金属粉材料としたインクペーストの内の少なくともいずれかを用いることを特徴とする請求項1記載の製造方法。
  3. 少なくとも、
    (1)半導体パッケージ材料の外形より大きな方形の開口部が設けられたベースフィルムの片面に金属箔をラミネートする工程。
    (2)ベースフィルム側より該金属箔表面に感光性絶縁材料を印刷またはラミネートして絶縁層を設ける工程。
    (3)該絶縁層の表面に所望のマスクを用いて露光し、現像してビアホールとデバイスホールとを形成する工程。
    (4)絶縁層表面に、ビアホール内部に導電性樹脂が充填され、デバイスホール内に導電性樹脂が充填されないように導電性樹脂を印刷、塗布、あるいはラミネートし、絶縁層表面に導電性樹脂製のグランド層を形成する工程。
    (5)ラミネートした金属箔表面とグランド層側表面にレジスト層を設け、金属箔表面側レジスト層を、所望のマスクを用いて露光し、現像してエッチングマスクを設ける工程。
    (6)金属箔の露出部をエッチング除去して配線回路部を形成する工程。
    (7)表面のレジスト層を除去する。
    工程を含むことを特徴とする配線基板の製造方法。
  4. 絶縁層用の感光性絶縁材料として、エポキシ系またはポリイミド系樹脂から構成されかつ光反応開始剤を含むスクリーン印刷用ソルダーレジストまたはドライフィルム用レジストの内の少なくともいずれかを用い、配線基板に用いる場合に配線回路部となる金属箔とグランド層との接続を構成するための導電性樹脂として、銀または銅を金属粉材料としたインクペーストの内の少なくともいずれかを用いることを特徴とする請求項3記載の製造方法。
JP2000263625A 2000-08-31 2000-08-31 配線基板用基材および配線基板の製造方法。 Expired - Fee Related JP4505700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000263625A JP4505700B2 (ja) 2000-08-31 2000-08-31 配線基板用基材および配線基板の製造方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000263625A JP4505700B2 (ja) 2000-08-31 2000-08-31 配線基板用基材および配線基板の製造方法。

Publications (2)

Publication Number Publication Date
JP2002076535A JP2002076535A (ja) 2002-03-15
JP4505700B2 true JP4505700B2 (ja) 2010-07-21

Family

ID=18751147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263625A Expired - Fee Related JP4505700B2 (ja) 2000-08-31 2000-08-31 配線基板用基材および配線基板の製造方法。

Country Status (1)

Country Link
JP (1) JP4505700B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094843A (ja) * 2010-09-30 2012-05-17 Incorporated Educational Institution Meisei 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529733A (ja) * 1991-07-19 1993-02-05 Tatsuta Electric Wire & Cable Co Ltd フレキシブルプリント回路基板
JPH08316687A (ja) * 1995-05-17 1996-11-29 Fuji Xerox Co Ltd 多層プリント配線板
JPH10135579A (ja) * 1996-10-30 1998-05-22 Fujikura Ltd フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP2000100878A (ja) * 1998-09-21 2000-04-07 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251741A (ja) * 1998-03-06 1999-09-17 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529733A (ja) * 1991-07-19 1993-02-05 Tatsuta Electric Wire & Cable Co Ltd フレキシブルプリント回路基板
JPH08316687A (ja) * 1995-05-17 1996-11-29 Fuji Xerox Co Ltd 多層プリント配線板
JPH10135579A (ja) * 1996-10-30 1998-05-22 Fujikura Ltd フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP2000100878A (ja) * 1998-09-21 2000-04-07 Mitsui Mining & Smelting Co Ltd 両面配線フィルムキャリアの製造方法

Also Published As

Publication number Publication date
JP2002076535A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
JP4538486B2 (ja) 多層基板およびその製造方法
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR101281410B1 (ko) 다층 배선기판
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2006032947A (ja) 高密度基板の製造方法
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
CN110366310B (zh) 软硬复合板及其制法
JP4505700B2 (ja) 配線基板用基材および配線基板の製造方法。
JP4319917B2 (ja) 部品内蔵配線板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100498977B1 (ko) E-bga 인쇄회로기판의 공동 내벽을 도금하는 방법
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 fcip
JP2001024090A (ja) パッケージ基板
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
CN114080088A (zh) 电路板及其制备方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP2004022713A (ja) 多層配線基板
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP3858765B2 (ja) フィルムキャリアおよびその製造方法
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20110131048A (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2002016169A (ja) プリント基板の製造方法
JPH11233920A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees