JP2002016169A - プリント基板の製造方法 - Google Patents
プリント基板の製造方法Info
- Publication number
- JP2002016169A JP2002016169A JP2000196406A JP2000196406A JP2002016169A JP 2002016169 A JP2002016169 A JP 2002016169A JP 2000196406 A JP2000196406 A JP 2000196406A JP 2000196406 A JP2000196406 A JP 2000196406A JP 2002016169 A JP2002016169 A JP 2002016169A
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- conductive metal
- tin
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 高密度・薄型化のＩＣパッケージを製造する
ために使用可能なプリント基板を安価に製造する方法を
提供すること。 【解決手段】 片面銅張積層板２のうち銅箔１が設けら
れている面側に、錫メッキ７により配線パターンを形成
しておく（Ｇ）。さらに、この錫メッキ７の上面に、錫
メッキを施して導電性バンプ９，１０を形成する
（Ｊ）。その後に、第二ドライフィルム８を剥離し、塩
化第二銅をエッチング溶液として使用することにより、
錫メッキ７によって保護されていない銅箔１部分を溶解
させる。
ために使用可能なプリント基板を安価に製造する方法を
提供すること。 【解決手段】 片面銅張積層板２のうち銅箔１が設けら
れている面側に、錫メッキ７により配線パターンを形成
しておく（Ｇ）。さらに、この錫メッキ７の上面に、錫
メッキを施して導電性バンプ９，１０を形成する
（Ｊ）。その後に、第二ドライフィルム８を剥離し、塩
化第二銅をエッチング溶液として使用することにより、
錫メッキ７によって保護されていない銅箔１部分を溶解
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性バンプを備
えたプリント基板の製造方法に関するものである。
えたプリント基板の製造方法に関するものである。
【０００２】
【従来の技術】近年には、ＩＣチップの高密度実装化に
対応するために、ＩＣチップを積層する技術が開発され
てきている。例えば、特開平９−２１９４９０号公報、
特開平１０−１３５２６７号公報、及び特開平１０−１
６３４１４号公報には、そのような積層パッケージが開
示されている。このような従来の技術では、ＴＳＯＰ
（Thin Small Outline Pachage）、ＴＣＰ（Tape Carri
er Package）、ＢＧＡ（Ball Grid Array）等のＩＣパ
ッケージを一層毎に組み立てた後に、複数のＩＣパッケ
ージを積層する。このとき、各層間は、予め各パッケー
ジに設けられた外部接続用の端子を介して接続される。
このように従来の工法では、多くの製造工程を経なけれ
ばならないことから、加工コストが増加していた。
対応するために、ＩＣチップを積層する技術が開発され
てきている。例えば、特開平９−２１９４９０号公報、
特開平１０−１３５２６７号公報、及び特開平１０−１
６３４１４号公報には、そのような積層パッケージが開
示されている。このような従来の技術では、ＴＳＯＰ
（Thin Small Outline Pachage）、ＴＣＰ（Tape Carri
er Package）、ＢＧＡ（Ball Grid Array）等のＩＣパ
ッケージを一層毎に組み立てた後に、複数のＩＣパッケ
ージを積層する。このとき、各層間は、予め各パッケー
ジに設けられた外部接続用の端子を介して接続される。
このように従来の工法では、多くの製造工程を経なけれ
ばならないことから、加工コストが増加していた。
【０００３】ところで、図４および図５には、上記のよ
うな従来の工法により製造された積層パッケージを示し
た。図４に示すものは、樹脂でモールドされたパッケー
ジを積層したものである。また、図５は、図４のモジュ
ール基板の平面図である。このＩＣパッケージ１００
Ａ，１００Ｂには、ＩＣ実装部１０６と、その上面に実
装されたＩＣチップ１０２と、ＩＣチップ１０２と外部
部品とを接続するリード１０１と、ＩＣチップ１０２と
リード１０１とを樹脂内部で接続するボンディングワイ
ヤ１０３とが設けられている。また、ＩＣチップ１０２
を含む所定の領域は、樹脂体１０４により被覆されてい
る。このような構造のＩＣパッケージ１００Ａの上側に
は、他のＩＣパッケージ１００Ｂが積層された状態とさ
れて、基板１０５に実装されている。
うな従来の工法により製造された積層パッケージを示し
た。図４に示すものは、樹脂でモールドされたパッケー
ジを積層したものである。また、図５は、図４のモジュ
ール基板の平面図である。このＩＣパッケージ１００
Ａ，１００Ｂには、ＩＣ実装部１０６と、その上面に実
装されたＩＣチップ１０２と、ＩＣチップ１０２と外部
部品とを接続するリード１０１と、ＩＣチップ１０２と
リード１０１とを樹脂内部で接続するボンディングワイ
ヤ１０３とが設けられている。また、ＩＣチップ１０２
を含む所定の領域は、樹脂体１０４により被覆されてい
る。このような構造のＩＣパッケージ１００Ａの上側に
は、他のＩＣパッケージ１００Ｂが積層された状態とさ
れて、基板１０５に実装されている。
【０００４】
【発明が解決しようとする課題】上記のＩＣパッケージ
１００Ａ，１００Ｂを厚さ方向に積み重ねて、基板１０
５に実装しようとすると、樹脂体１０４の厚みのために
総モジュール厚が厚くなってしまうという問題がある。
また、ＩＣパッケージ１００Ａ，１００Ｂを横方向に基
板１０５に実装する場合には、総モジュールが大きくな
るという問題がある。さらに、上下のパッケージ１００
Ａ，１００Ｂは、それぞれのリード１０１によって基板
１０５に接続されているので、パッケージ１００Ａ，１
００Ｂの積層時に位置ずれが生じると、リード１０１間
が短絡してしまう可能性があった。今後は、例えばＩＣ
カードや携帯電話等の電子機器の小型化に伴い、ＩＣパ
ッケージに対しても、更なる高密度化と薄型化が図られ
ると考えられているが、従来の工法によっては、そのよ
うな高密度・薄型化を図ることは困難である。この問題
を解決するためには、ＩＣチップ１０２を樹脂体１０４
でモールドする構成を変更し、例えばプリント基板を積
層しながらその層間にＩＣチップを実装するという構成
が考えられる。しかしながら、そのような構成を採用し
た場合には、プリント基板の表裏両面に導電性バンプ
（プリント基板間の接続用および、ＩＣチップ実装用）
を形成することが必要となる。現在のところ、そのよう
なプリント基板を製造するには、高価な電着法を利用す
ることが考えられるが、それではＩＣパッケージの価格
が上昇してしまう。本発明は、上記した事情に鑑みてな
されたものであり、その目的は、ＩＣパッケージの高密
度・薄型化を図るために、ＩＣチップを実装可能なプリ
ント基板を安価に製造できる方法を提供することにあ
る。
１００Ａ，１００Ｂを厚さ方向に積み重ねて、基板１０
５に実装しようとすると、樹脂体１０４の厚みのために
総モジュール厚が厚くなってしまうという問題がある。
また、ＩＣパッケージ１００Ａ，１００Ｂを横方向に基
板１０５に実装する場合には、総モジュールが大きくな
るという問題がある。さらに、上下のパッケージ１００
Ａ，１００Ｂは、それぞれのリード１０１によって基板
１０５に接続されているので、パッケージ１００Ａ，１
００Ｂの積層時に位置ずれが生じると、リード１０１間
が短絡してしまう可能性があった。今後は、例えばＩＣ
カードや携帯電話等の電子機器の小型化に伴い、ＩＣパ
ッケージに対しても、更なる高密度化と薄型化が図られ
ると考えられているが、従来の工法によっては、そのよ
うな高密度・薄型化を図ることは困難である。この問題
を解決するためには、ＩＣチップ１０２を樹脂体１０４
でモールドする構成を変更し、例えばプリント基板を積
層しながらその層間にＩＣチップを実装するという構成
が考えられる。しかしながら、そのような構成を採用し
た場合には、プリント基板の表裏両面に導電性バンプ
（プリント基板間の接続用および、ＩＣチップ実装用）
を形成することが必要となる。現在のところ、そのよう
なプリント基板を製造するには、高価な電着法を利用す
ることが考えられるが、それではＩＣパッケージの価格
が上昇してしまう。本発明は、上記した事情に鑑みてな
されたものであり、その目的は、ＩＣパッケージの高密
度・薄型化を図るために、ＩＣチップを実装可能なプリ
ント基板を安価に製造できる方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに請求項１の発明に係るプリント基板の製造方法は、
絶縁性基板において配線パターンが設けられている面側
から導電性バンプが突出されたプリント基板の製造方法
であって、前記絶縁性基板において第一の導電性金属
材によって形成された箔層の表面に、第二の導電性金属
材からなり前記配線パターンに合わせた保護層を形成す
る工程、前記保護層が形成されている面側に、前記第
二の導電性金属材または第三の導電性金属材からなる導
電性バンプを突出させる工程、前記第一の導電性金属
材を溶解するが前記第二の導電性金属材または前記第三
の導電性金属材を溶解しないエッチング溶液で、前記絶
縁性基板をエッチング処理する工程を経ることを特徴と
する。
めに請求項１の発明に係るプリント基板の製造方法は、
絶縁性基板において配線パターンが設けられている面側
から導電性バンプが突出されたプリント基板の製造方法
であって、前記絶縁性基板において第一の導電性金属
材によって形成された箔層の表面に、第二の導電性金属
材からなり前記配線パターンに合わせた保護層を形成す
る工程、前記保護層が形成されている面側に、前記第
二の導電性金属材または第三の導電性金属材からなる導
電性バンプを突出させる工程、前記第一の導電性金属
材を溶解するが前記第二の導電性金属材または前記第三
の導電性金属材を溶解しないエッチング溶液で、前記絶
縁性基板をエッチング処理する工程を経ることを特徴と
する。
【０００６】請求項２の発明は、請求項１に記載の製造
方法において、前記第一の導電性金属材は銅であり、前
記第二の導電性金属材または前記第三の導電性金属材
は、錫または錫／銀のうちのいずれか一種または二種か
らなることを特徴とする。絶縁性基板としては、例え
ば、ガラス布エポキシ樹脂やガラス不織布エポキシ樹
脂、ガラス布ビスマレイミドトリアジン樹脂、アラミド
不織布エポキシ樹脂等を板状に硬化させたものを使用す
ることができる。また、第一の導電性金属材は、例えば
銅等を使用することができる。
方法において、前記第一の導電性金属材は銅であり、前
記第二の導電性金属材または前記第三の導電性金属材
は、錫または錫／銀のうちのいずれか一種または二種か
らなることを特徴とする。絶縁性基板としては、例え
ば、ガラス布エポキシ樹脂やガラス不織布エポキシ樹
脂、ガラス布ビスマレイミドトリアジン樹脂、アラミド
不織布エポキシ樹脂等を板状に硬化させたものを使用す
ることができる。また、第一の導電性金属材は、例えば
銅等を使用することができる。
【０００７】第二の導電性金属材または第三の導電性金
属材としては、例えば、鉛を含有した半田、鉛を含有し
ない錫、錫／銀または錫／銅を使用することができる。
なお、近年では環境に配慮して、鉛を使用しないプリン
ト基板が好まれるので、錫、錫／銀または錫／銅を使用
するとよい。なお、第二の導電性金属材は、第一の導電
性金属材がエッチング溶液によって溶解されるのを防止
するものである。このため、保護層は、必要以上に厚く
設けることはなく、箔層が溶解されるのを防止できる程
度の厚さであればよい。また、保護層は、箔層のエッチ
ングのときにレジストとして働くので、薄く形成してお
くことにより、箔層をファインパターンとして形成しや
すくなる。保護層の厚さは、好ましくは０．２μｍ〜５
μｍ、より好ましくは１μｍ〜２μｍがよい。また、第
二の導電性金属材と第三の導電性金属材とは、同一の金
属材を用いても良いし、別々の金属材を用いても良い。
但し、同一の金属材を用いる方が作業性が良好となる。
属材としては、例えば、鉛を含有した半田、鉛を含有し
ない錫、錫／銀または錫／銅を使用することができる。
なお、近年では環境に配慮して、鉛を使用しないプリン
ト基板が好まれるので、錫、錫／銀または錫／銅を使用
するとよい。なお、第二の導電性金属材は、第一の導電
性金属材がエッチング溶液によって溶解されるのを防止
するものである。このため、保護層は、必要以上に厚く
設けることはなく、箔層が溶解されるのを防止できる程
度の厚さであればよい。また、保護層は、箔層のエッチ
ングのときにレジストとして働くので、薄く形成してお
くことにより、箔層をファインパターンとして形成しや
すくなる。保護層の厚さは、好ましくは０．２μｍ〜５
μｍ、より好ましくは１μｍ〜２μｍがよい。また、第
二の導電性金属材と第三の導電性金属材とは、同一の金
属材を用いても良いし、別々の金属材を用いても良い。
但し、同一の金属材を用いる方が作業性が良好となる。
【０００８】また、請求項２において、第一の導電性金
属材として銅を用いた場合には、の工程に使用するエ
ッチング溶液として、塩化第二鉄、塩化第二銅、過硫酸
アンモニウム、硫酸＋過酸化水素、アルカリエッチャン
ト等の溶液を用いることができる。なお、第二または第
三の導電性金属材として、錫または錫／銀を用いた場合
には、アルカリエッチャントを使用することが望まし
い。なお、本発明のプリント基板は、特に多層プリント
配線板を形成する場合に、プリント基板層間に電子部品
を装着するものに使用すれば有利である。その場合に
は、導電性バンプを電子部品との接続用に用いることが
できる。
属材として銅を用いた場合には、の工程に使用するエ
ッチング溶液として、塩化第二鉄、塩化第二銅、過硫酸
アンモニウム、硫酸＋過酸化水素、アルカリエッチャン
ト等の溶液を用いることができる。なお、第二または第
三の導電性金属材として、錫または錫／銀を用いた場合
には、アルカリエッチャントを使用することが望まし
い。なお、本発明のプリント基板は、特に多層プリント
配線板を形成する場合に、プリント基板層間に電子部品
を装着するものに使用すれば有利である。その場合に
は、導電性バンプを電子部品との接続用に用いることが
できる。
【０００９】
【発明の作用、および発明の効果】請求項１の発明によ
れば、導電性バンプを備えたプリント基板を製造でき
る。このプリント基板は、一面側にはＩＣチップを実装
可能な導電性バンプを備え、他面側には、例えば他のプ
リント基板等と接続可能な導電性バンプを備えているの
で、積層型のＩＣパッケージを製造するために使用する
ことができる。さらに、このプリント基板では、高価な
電着法を使用する必要がないので、安価に製造すること
が可能となる。また、請求項２の発明によれば、第二ま
たは第三の導電性金属材として、鉛を含有しない錫、錫
／銀または錫／銅を使用しているので、多層プリント配
線板を形成したときに、高い導通信頼性を確保すること
ができる。
れば、導電性バンプを備えたプリント基板を製造でき
る。このプリント基板は、一面側にはＩＣチップを実装
可能な導電性バンプを備え、他面側には、例えば他のプ
リント基板等と接続可能な導電性バンプを備えているの
で、積層型のＩＣパッケージを製造するために使用する
ことができる。さらに、このプリント基板では、高価な
電着法を使用する必要がないので、安価に製造すること
が可能となる。また、請求項２の発明によれば、第二ま
たは第三の導電性金属材として、鉛を含有しない錫、錫
／銀または錫／銅を使用しているので、多層プリント配
線板を形成したときに、高い導通信頼性を確保すること
ができる。
【００１０】
【発明の実施の形態】次に、本発明の一実施形態につい
て、図１〜図３を参照しつつ詳細に説明する。図１
（Ａ）には、片面に銅（本発明において、「第一の導電
性金属材」に該当する。）からなる箔層１を備えた絶縁
性基板２の断面図を示した。この絶縁性基板２におい
て、箔層１が備えられていない面側から、例えばレーザ
によって、箔層１に接触するビアホール３を形成する
（図１（Ｂ））。このレーザー加工は、例えば炭酸ガス
レーザパルス発振型加工装置を用いることができる。そ
の場合の加工条件は、パルスエネルギーが２．０〜１
０．０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が
０．５ｍｓ以上、ショット数が３〜５０の範囲内である
ことが好ましく、ビアホール３の開口径は５０〜２５０
μｍであることが推奨される。なお、生成されたビアホ
ール３の内部に残留する樹脂を取り除くため、酸素プラ
ズマ放電、コロナ放電処理、過マンガン酸カリウム処理
等によるデスミア処理を行うことが、接続信頼性確保の
点で望ましい。なお、レーザ加工する場合には、絶縁性
基板２の下面側に、予め、例えばポリエチレンテレフタ
レート製のフィルムを貼り付けた状態としておいてもよ
い。
て、図１〜図３を参照しつつ詳細に説明する。図１
（Ａ）には、片面に銅（本発明において、「第一の導電
性金属材」に該当する。）からなる箔層１を備えた絶縁
性基板２の断面図を示した。この絶縁性基板２におい
て、箔層１が備えられていない面側から、例えばレーザ
によって、箔層１に接触するビアホール３を形成する
（図１（Ｂ））。このレーザー加工は、例えば炭酸ガス
レーザパルス発振型加工装置を用いることができる。そ
の場合の加工条件は、パルスエネルギーが２．０〜１
０．０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が
０．５ｍｓ以上、ショット数が３〜５０の範囲内である
ことが好ましく、ビアホール３の開口径は５０〜２５０
μｍであることが推奨される。なお、生成されたビアホ
ール３の内部に残留する樹脂を取り除くため、酸素プラ
ズマ放電、コロナ放電処理、過マンガン酸カリウム処理
等によるデスミア処理を行うことが、接続信頼性確保の
点で望ましい。なお、レーザ加工する場合には、絶縁性
基板２の下面側に、予め、例えばポリエチレンテレフタ
レート製のフィルムを貼り付けた状態としておいてもよ
い。
【００１１】次に、このビアホール３を、電解メッキ法
により充填し、金属層５を形成する（図１（Ｃ））。こ
の金属層５を形成する金属としては、銅が最も好ましい
が、その他、スズ、銀、半田、銅／スズ、銅／銀等であ
ってもよく、要するに、メッキ可能な金属であればよ
い。なお、金属層５の充填深さは、その上面が絶縁性基
板２の表面と面一になる程度が好ましい。次に、箔層１
が設けられている面上に感光性の第一ドライフィルム６
を貼り付ける（図１（Ｄ））。この第一ドライフィルム
６は、箔層１をレジストする保護層７を形成するための
ものであるから、厚さは薄いものを使用する。例えば、
箔層１の厚さは、約１０〜２０μｍであり、保護層７の
厚さは、約０．５〜３μｍである。
により充填し、金属層５を形成する（図１（Ｃ））。こ
の金属層５を形成する金属としては、銅が最も好ましい
が、その他、スズ、銀、半田、銅／スズ、銅／銀等であ
ってもよく、要するに、メッキ可能な金属であればよ
い。なお、金属層５の充填深さは、その上面が絶縁性基
板２の表面と面一になる程度が好ましい。次に、箔層１
が設けられている面上に感光性の第一ドライフィルム６
を貼り付ける（図１（Ｄ））。この第一ドライフィルム
６は、箔層１をレジストする保護層７を形成するための
ものであるから、厚さは薄いものを使用する。例えば、
箔層１の厚さは、約１０〜２０μｍであり、保護層７の
厚さは、約０．５〜３μｍである。
【００１２】この第一ドライフィルム６を所定の配線パ
ターンに合わせて露光・現像し、パターン形成用の開口
部６Ａを形成する（図１（Ｅ））。次いで、この開口部
６Ａに、例えば電解メッキ法により錫（本発明において
「第二の導電性金属材」に該当する。）を約２μｍとな
るようにメッキして、保護層７を形成する（図２
（Ｆ））。なお、錫の保護層７は、絶縁性基板２の下面
側において、金属層５の表面にも形成される。ここで、
第一ドライフィルム６を剥離すると、箔層１の表面に配
線パターンに沿った保護層７が設けられることになる
（図２（Ｇ））。なお、保護層７は、箔層１がエッチン
グ溶液によって溶解されるのを防止し、かつ後述の第二
ドライフィルム８を絶縁性基板２の上面側に貼り付ける
ときに、保護層７と箔層１との段差部分に密着できる程
度の厚さとされている。
ターンに合わせて露光・現像し、パターン形成用の開口
部６Ａを形成する（図１（Ｅ））。次いで、この開口部
６Ａに、例えば電解メッキ法により錫（本発明において
「第二の導電性金属材」に該当する。）を約２μｍとな
るようにメッキして、保護層７を形成する（図２
（Ｆ））。なお、錫の保護層７は、絶縁性基板２の下面
側において、金属層５の表面にも形成される。ここで、
第一ドライフィルム６を剥離すると、箔層１の表面に配
線パターンに沿った保護層７が設けられることになる
（図２（Ｇ））。なお、保護層７は、箔層１がエッチン
グ溶液によって溶解されるのを防止し、かつ後述の第二
ドライフィルム８を絶縁性基板２の上面側に貼り付ける
ときに、保護層７と箔層１との段差部分に密着できる程
度の厚さとされている。
【００１３】次いで、絶縁性基板２の表裏両面に第二ド
ライフィルム８を貼り付ける（図２（Ｈ））。この第二
ドライフィルム８は、導電性バンプ９，１０（約１０〜
２０μｍの厚さ）を形成するものであるため、第一ドラ
イフィルム６よりも厚いものを使用する。第二ドライフ
ィルム８を露光・現像することにより、導電性バンプ
９，１０を形成する位置に、保護層７に達する孔部８Ａ
を設ける（図２（Ｉ））。
ライフィルム８を貼り付ける（図２（Ｈ））。この第二
ドライフィルム８は、導電性バンプ９，１０（約１０〜
２０μｍの厚さ）を形成するものであるため、第一ドラ
イフィルム６よりも厚いものを使用する。第二ドライフ
ィルム８を露光・現像することにより、導電性バンプ
９，１０を形成する位置に、保護層７に達する孔部８Ａ
を設ける（図２（Ｉ））。
【００１４】そして、この孔部８Ａに、電解メッキ法に
よって錫（本発明において「第三の導電性金属材」に該
当する。なお、本実施形態では、第二の導電性金属材と
第三の導電性金属材とは、同一の金属を用いているが、
別々の金属材を用いてもよい。）を充填した後に（図２
（Ｊ））、第二ドライフィルム８を剥離する（図３
（Ｋ））。こうして、保護層７の表面に導電性バンプ
９，１０が形成される。この絶縁性基板２を、銅を溶解
するが錫を溶解しないエッチング溶液（例えば、アルカ
リエッチャントを使用することができる。）を使用して
エッチング処理することにより、保護層７によって保護
されていない箔層１部分を溶解する（図３（Ｌ））。
よって錫（本発明において「第三の導電性金属材」に該
当する。なお、本実施形態では、第二の導電性金属材と
第三の導電性金属材とは、同一の金属を用いているが、
別々の金属材を用いてもよい。）を充填した後に（図２
（Ｊ））、第二ドライフィルム８を剥離する（図３
（Ｋ））。こうして、保護層７の表面に導電性バンプ
９，１０が形成される。この絶縁性基板２を、銅を溶解
するが錫を溶解しないエッチング溶液（例えば、アルカ
リエッチャントを使用することができる。）を使用して
エッチング処理することにより、保護層７によって保護
されていない箔層１部分を溶解する（図３（Ｌ））。
【００１５】こうして、プリント基板４の製造が完了す
る。なお、このプリント基板４の上面側には、導電性バ
ンプ９を利用してＩＣチップ（図示せず）が実装され
る。さらに、プリント基板４の上面側には、他のプリン
ト基板が積層される。また、プリント基板４の下側に
も、他のプリント基板が積層されるようになっており、
このとき導電性バンプ１０によって、プリント基板４と
他のプリント基板との電気的な接続が図られる。こうし
て、本実施形態のプリント基板４は、上下両面に導電性
バンプ９，１０を備えているので、特に積層させて多層
プリント配線板として利用することができる。
る。なお、このプリント基板４の上面側には、導電性バ
ンプ９を利用してＩＣチップ（図示せず）が実装され
る。さらに、プリント基板４の上面側には、他のプリン
ト基板が積層される。また、プリント基板４の下側に
も、他のプリント基板が積層されるようになっており、
このとき導電性バンプ１０によって、プリント基板４と
他のプリント基板との電気的な接続が図られる。こうし
て、本実施形態のプリント基板４は、上下両面に導電性
バンプ９，１０を備えているので、特に積層させて多層
プリント配線板として利用することができる。
【００１６】本発明の技術的範囲は、上記した実施形態
によって限定されるものではなく、例えば、以下のよう
に変更して実施することができる。また、本発明の技術
的範囲は、均等の範囲にまで及ぶものである。 （１）本実施形態では、導電性バンプ９を保護層７の表
面に設けるようにしたが、本発明によれば、導電性バン
プは、保護層を介さずに箔層の表面に直接に形成するよ
うにしてもよい。 （２）本実施形態では、保護層７および導電性バンプ
９，１０を形成するための感光性レジストとして、ドラ
イフィルムを使用したが、本発明によれば、これ以外の
方法、例えば印刷法を使用して、感光性インクをレジス
トとして使用してもよい。
によって限定されるものではなく、例えば、以下のよう
に変更して実施することができる。また、本発明の技術
的範囲は、均等の範囲にまで及ぶものである。 （１）本実施形態では、導電性バンプ９を保護層７の表
面に設けるようにしたが、本発明によれば、導電性バン
プは、保護層を介さずに箔層の表面に直接に形成するよ
うにしてもよい。 （２）本実施形態では、保護層７および導電性バンプ
９，１０を形成するための感光性レジストとして、ドラ
イフィルムを使用したが、本発明によれば、これ以外の
方法、例えば印刷法を使用して、感光性インクをレジス
トとして使用してもよい。
【図１】本実施形態におけるプリント基板の製造工程を
示す断面図ー１
示す断面図ー１
【図２】本実施形態におけるプリント基板の製造工程を
示す断面図−２
示す断面図−２
【図３】本実施形態におけるプリント基板の製造工程を
示す断面図−３
示す断面図−３
【図４】従来例におけるＩＣパッケージの側断面図
【図５】従来例におけるＩＣパッケージを実装した基板
の側面図（ａ）および平面図（ｂ）
の側面図（ａ）および平面図（ｂ）
１…箔層 ２…絶縁性基板 ４…プリント基板 ７…保護層 ９…導電性バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０５ (72)発明者 杉山 直 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社内 Ｆターム(参考） 5E319 AA03 AA07 AB03 CD25
Claims (2)
- 【請求項１】 絶縁性基板において配線パターンが設け
られている面側から導電性バンプが突出されたプリント
基板の製造方法であって、 前記絶縁性基板において第一の導電性金属材によって
形成された箔層の表面に、第二の導電性金属材からなり
前記配線パターンに合わせた保護層を形成する工程、 前記保護層が形成されている面側に、前記第二の導電
性金属材または第三の導電性金属材からなる導電性バン
プを突出させる工程、 前記第一の導電性金属材を溶解するが前記第二の導電
性金属材または前記第三の導電性金属材を溶解しないエ
ッチング溶液で、前記絶縁性基板をエッチング処理する
工程を経ることを特徴とするプリント基板の製造方法。 - 【請求項２】 前記第一の導電性金属材は銅であり、前
記第二の導電性金属材または前記第三の導電性金属材
は、錫、錫／銀または錫／銅のうちのいずれか一種また
は二種からなることを特徴とする請求項１に記載のプリ
ント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196406A JP2002016169A (ja) | 2000-06-29 | 2000-06-29 | プリント基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196406A JP2002016169A (ja) | 2000-06-29 | 2000-06-29 | プリント基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016169A true JP2002016169A (ja) | 2002-01-18 |
Family
ID=18694910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196406A Pending JP2002016169A (ja) | 2000-06-29 | 2000-06-29 | プリント基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002016169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
| CN103313518A (zh) * | 2013-06-25 | 2013-09-18 | 惠州中京电子科技股份有限公司 | 一种fpc单面超薄基材线路的制作方法 |
-
2000
- 2000-06-29 JP JP2000196406A patent/JP2002016169A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
| EP1489657A1 (en) * | 2002-02-06 | 2004-12-22 | Ibiden Co., Ltd. | Semiconductor chip mounting board, its manufacturing method, and semiconductor module |
| US7656032B2 (en) | 2002-02-06 | 2010-02-02 | Ibiden Co., Ltd. | Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module |
| EP1489657A4 (en) * | 2002-02-06 | 2011-06-29 | Ibiden Co Ltd | SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE |
| CN103313518A (zh) * | 2013-06-25 | 2013-09-18 | 惠州中京电子科技股份有限公司 | 一种fpc单面超薄基材线路的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
| JP4794458B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| US8686300B2 (en) | Printed wiring board and method for manufacturing the same | |
| US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
| WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| JP2001036253A (ja) | 多層配線回路基板及びその製造方法 | |
| JP2001217550A (ja) | 多層回路基板および半導体装置 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP2010027948A (ja) | キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法 | |
| JP4376891B2 (ja) | 半導体モジュール | |
| JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
| JP4230680B2 (ja) | 多層化回路基板 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP4353873B2 (ja) | プリント配線板 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP2002016169A (ja) | プリント基板の製造方法 | |
| JP4410370B2 (ja) | 多層回路基板 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP4550239B2 (ja) | 半導体モジュールの製造方法 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JP4505700B2 (ja) | 配線基板用基材および配線基板の製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061201 |
|
| A621 | Written request for application examination |
Effective date: 20070525 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090702 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091105 |