JPH077272A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH077272A
JPH077272A JP16859693A JP16859693A JPH077272A JP H077272 A JPH077272 A JP H077272A JP 16859693 A JP16859693 A JP 16859693A JP 16859693 A JP16859693 A JP 16859693A JP H077272 A JPH077272 A JP H077272A
Authority
JP
Japan
Prior art keywords
circuits
multilayer printed
layers
layer
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16859693A
Other languages
English (en)
Inventor
Hideo Machida
英夫 町田
Masuo Matsumoto
満寿雄 松本
Kozo Takahashi
高蔵 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP16859693A priority Critical patent/JPH077272A/ja
Publication of JPH077272A publication Critical patent/JPH077272A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 ミニスルーホールや検査用ランドを設けない
で各層の導体パターンの電気的接続性を試験することが
できる多層プリント配線板を提供する。 【構成】 電子部品搭載前における各層の回路間の導通
チェックまたは、電子部品搭載後における各層の回路間
の入出力機能試験をするために、片面または両面の所要
の部分の銅箔4をエッチング除去するとともにその部分
に露出した絶縁層部分2をアルカリ性水溶液にて溶解除
去して内層回路のランド6,8,9を露出させ、前記ラ
ンド6,8,9を各層の回路間の導通チェック用または
機能試験用のチェックランド16,17,18を形成し
たことを特徴とする。なお、前記多層プリント配線板
は、銅箔面4にアルカリ性水溶液に可溶性の絶縁樹脂か
らなる絶縁層2を形成した銅張絶縁シートを用いて積層
したものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層プリント配線板に関
し、特に各回路間の機能試験をするためのチェックラン
ドに関する。
【0002】
【従来の技術】多層プリント配線板は部品を実装する前
に導体パターンやスルーホールのショートまたはオープ
ン等を電気的に確認したり、また、部品を実装した後に
入力から出力までの途中における内層回路の試験をした
りする必要がある。そして、このような内層回路の試験
には従来、チェッカーピンを用いて、そのピンを試験を
する部分に接触させることによりピン間にて試験が行わ
れていた。
【0003】この従来の試験方法は、例えば図2に示す
ように、内層回路31,32、外層回路33,34およ
びスルーホール35,36、ミニスルーホール37を設
け電気的接続部を除いてソルダレジスト38が施された
4層板において、スルーホール35,36自体の導通試
験をする場合は、支持板にバネを介して支持されたチェ
ッカーピン39,40および41,42を4層板の上下
面に接近させ、スルーホール35,36のそれぞれに接
触させることにより行われる。
【0004】また外層回路を試験をする場合は、例えば
外層回路33においてチェッカーピン43,44をラン
ド33a,33bに接触させ、内層回路31を試験する
場合はチェッカーピン39,41をスルーホール35,
36のそれぞれに接触させ、内層回路32を試験する場
合はピン42,45をそれぞれスルーホール42とミニ
スルーホール37に接続して設けられたランド37aに
接触させることにより行われる。
【0005】
【発明が解決しようとする課題】しかしながら、内層回
路31,32やスルーホール35,36との電気的接続
性は、貫通スルーホール35,36またはミニスルーホ
ール37および、チェック用として設けられた外部回路
のランド37aを経由しなければ検査ができない。従っ
て、ミニスルーホール37および外部回路の検査用ラン
ド37aをわざわざ設けなければならないとともに、ミ
ニスルーホール37自体の導通性も検査しなければなら
ないという問題があった。
【0006】よって本発明は前記問題点に鑑みてなされ
たものであり、ミニスルーホール37や検査用ランド3
7aを設けなくても各層の導体パターンの電気的接続性
を試験することができる多層プリント配線板の提供を目
的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明は電子部品搭載前における各層の回路間の導
通チェックまたは、電子部品搭載後における各層の回路
間の入出力機能試験をするために、片面または両面の所
要の部分の銅箔をエッチング除去するとともにその部分
に露出した絶縁層部分をアルカリ性水溶液にて溶解除去
して内層回路のランドを露出させ、露出した前記ランド
部を各層の回路間の導通チェック用または機能試験用の
端子としたことを特徴とする。
【0008】なお、本発明の多層プリント配線板は、銅
箔面にアルカリ性水溶液に可溶性の絶縁樹脂からなる絶
縁層を形成した銅張絶縁シートを用いて積層したもので
ある。
【0009】
【作用】本発明の多層プリント配線板によれば、積層後
に内層部のランドを露出させてチェックランドを形成す
ることが容易である。
【0010】
【実施例】以下、本発明の実施例を図面とともに具体的
に説明する。図1は本発明の実施例を示す多層板であ
り、この多層板は、基板1の両面に回路5,6およびラ
ンド8,9およびスルーホール7bを形成した内層板A
の両面に対し、銅箔4の面にアルカリ性水溶液に溶解性
を有する絶縁樹脂から成る絶縁層2を有する銅張絶縁シ
ートを積層することにより外層Bを形成した後に、外層
Bの銅箔を選択的にエッチングして、内層板のスルーホ
ール径7bに比べて大きい径の穴7aを形成し、その部
分に露出した絶縁層の部分をアルカリ性水溶液にて溶解
除去してアクセス状スルーバイアホール13を形成した
ものである。
【0011】さらに、本発明では各層の導体パターンの
電気的接続性を試験するために、前記のスルーホール1
3の形成と同時に所要の部分の銅箔をエッチング除去し
その部分の絶縁層をアルカリ性水溶液にて化学的に溶解
除去することにより内層のランド6,8,9を露出させ
てチェックランド16,17,18を形成させている。
【0012】その後に、絶縁層2を形成する絶縁樹脂に
電子線照射をして仮硬化させ、さらに160°Cにて2
5分間の加熱処理をして本硬化させる。さらに、外層銅
箔をエッチングして回路を形成し、電気的接続部を除い
てソルダレジスト3を施し、アクセス状スルーバイアホ
ール13には導電ペースト14およびオーバーコート1
5を施して、各層の所要の回路を電気的に接続してい
る。
【0013】この構成の多層板における導通試験に際し
ては、L2 ,L3 のチェックランド8,9と、L1,4
のランド7,10それぞれの間の導通をチェックするこ
とによりスルーホール13の導通状態が判る。
【0014】また、内層回路6と外層ランド10の間の
絶縁性は、外層ランド10とチェックランド18との間
の絶縁抵抗を測定することにより判る。さらに、電子部
品搭載後における入力から出力までの途中の内層回路の
試験用端子としても前記と同様に行うことができる。
【0015】このように、本発明のチェックランドを用
いればチェックしたいところを直接に測定することがで
きるので、プリント配線板の種々な機能テストや、故障
の診断をする場合に効果的である。
【0016】以上、本実施例ではスルーホール13に導
電ペースト14を施した場合について説明したが、メッ
キスルーホールの場合においても、このチェックランド
を用いれば同様の作用効果を奏することができる。
【0017】
【発明の効果】以上説明したように本発明の多層プリン
ト配線板によれば、従来のミニスルーホールバイアホー
ルは設ける必要がないとともに、ミニスルーホールバイ
アホール自身の導通性の問題がなくなった。
【図面の簡単な説明】
【図1】本発明の多層プリント配線板の断面図。
【図2】従来の多層プリント配線板の断面図。
【符号の説明】
1 基板 2 絶縁層 3 ソルダレジスト 4 銅箔 5,6,11,12 回路 7,8,9,10 ランド 13 スルーホール 14 導電ペースト 15 オーバーコート 16,17,18 チェックランド

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電子部品搭載前における各層の回路間の
    導通チェックまたは、電子部品搭載後における各層の回
    路間の入出力機能試験をするために、片面または両面の
    所要の部分の銅箔をエッチング除去するとともにその部
    分に露出した絶縁層部分をアルカリ性水溶液にて溶解除
    去して内層回路のランドを露出させ、露出した前記ラン
    ド部を各層の回路間の導通チェック用または機能試験用
    の端子としたことを特徴とする多層プリント配線板。
  2. 【請求項2】 前記多層プリント配線板は、銅箔面にア
    ルカリ性水溶液に可溶性の絶縁樹脂からなる絶縁層を形
    成した銅張絶縁シートを用いて積層したものであること
    を特徴とする請求項1記載の多層プリント配線板。
JP16859693A 1993-06-15 1993-06-15 多層プリント配線板 Pending JPH077272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16859693A JPH077272A (ja) 1993-06-15 1993-06-15 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16859693A JPH077272A (ja) 1993-06-15 1993-06-15 多層プリント配線板

Publications (1)

Publication Number Publication Date
JPH077272A true JPH077272A (ja) 1995-01-10

Family

ID=15870990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16859693A Pending JPH077272A (ja) 1993-06-15 1993-06-15 多層プリント配線板

Country Status (1)

Country Link
JP (1) JPH077272A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172003A (ja) * 2007-01-11 2008-07-24 Fujitsu Ltd プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法
US8138423B2 (en) 2004-11-19 2012-03-20 Toyo Kohan Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2017149966A1 (ja) 2016-03-04 2017-09-08 アルプス電気株式会社 電子回路モジュール及び電子回路モジュールの試験方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138423B2 (en) 2004-11-19 2012-03-20 Toyo Kohan Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2008172003A (ja) * 2007-01-11 2008-07-24 Fujitsu Ltd プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法
WO2017149966A1 (ja) 2016-03-04 2017-09-08 アルプス電気株式会社 電子回路モジュール及び電子回路モジュールの試験方法

Similar Documents

Publication Publication Date Title
KR100769537B1 (ko) 회로기판에 장착된 성분을 테스트하는 장치 및 방법
US5806178A (en) Circuit board with enhanced rework configuration
JP3842050B2 (ja) プレスフィットピン接続検査方法及びシステム
JPH077272A (ja) 多層プリント配線板
JP2008172003A (ja) プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法
JP3116975B2 (ja) プリント配線板のパターン検査方法
JP3206635B2 (ja) 多層印刷配線板
JP2008028213A (ja) 回路基板及びその検査方法
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP3395216B2 (ja) プリント配線板検査治具
JP3202836B2 (ja) 多層プリント配線板の製造方法
JP2712997B2 (ja) プリント配線板の製造におけるソルダーレジスト処理方法
JP2001251062A (ja) 多層型プリント配線基板及び多層型プリント配線基板の検査方法
JP4147436B2 (ja) ヒートシンクを挟んだ基板の接続方法と装置
JPH06260799A (ja) 回路基板検査方法および回路基板
JP3040038U (ja) プリント配線板
JPH05302955A (ja) プリント配線板のパターン検査方法
JPH0629637A (ja) 電子装置
JP2003318510A (ja) インピーダンス検査用積層板及びその製造方法並びにインピーダンス検査用積層板のインピーダンス測定方法
CN116669300A (zh) 布线基板的制造方法
CN118524619A (zh) 印刷电路板、印刷电路板的制备方法和服务器
JP2602654Y2 (ja) Icチップの検査装置、検査接続構造、及びこれに用いられる異方導電性フィルムないしシート
JPS59219982A (ja) プリント板耐圧検査治具
JPH10341079A (ja) 多層配線板及びその検査方法
JP2000133950A (ja) プリント基板