KR100930989B1 - 전기 검사 장치 및 이의 제조 방법 - Google Patents

전기 검사 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR100930989B1
KR100930989B1 KR1020080057372A KR20080057372A KR100930989B1 KR 100930989 B1 KR100930989 B1 KR 100930989B1 KR 1020080057372 A KR1020080057372 A KR 1020080057372A KR 20080057372 A KR20080057372 A KR 20080057372A KR 100930989 B1 KR100930989 B1 KR 100930989B1
Authority
KR
South Korea
Prior art keywords
signal
line
impedance
electrical
branching
Prior art date
Application number
KR1020080057372A
Other languages
English (en)
Inventor
박정근
송주한
Original Assignee
티에스씨멤시스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티에스씨멤시스(주) filed Critical 티에스씨멤시스(주)
Priority to KR1020080057372A priority Critical patent/KR100930989B1/ko
Application granted granted Critical
Publication of KR100930989B1 publication Critical patent/KR100930989B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전기 검사 장치는 전기적 상태를 검사하기 위한 복수의 피검사체들과 피검사체들의 전기적 상태를 판단하는 테스트 사이를 연결하는 기판 구조물, 기판 구조물의 일면에 위치하고, 피검사체들과 전기적으로 접촉하는 복수의 프로브들, 기판 구조물의 타면에 위치하고, 테스트와 전기적으로 접촉하는 채널 단자를 포함하고 기판 구조물은 프로브들과 채널 단자 사이에서 전기 신호가 경유되는 시그널-라인을 통하여 전기 신호의 경로를 제공하고, 시그널-라인이 분기되기 전과 분기된 후의 임피던스를 매칭하는 적어도 하나의 임피던스 변환 레이어를 포함한다.

Description

전기 검사 장치 및 이의 제조 방법 {Apparatus of inspecting electric condition, and method of manufacturing the same}
본 발명은 전기 검사 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 피검사체와 전기 접촉에 의해 전기 검사를 수행하는 전기 검사 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 전기 검사 장치는 프로브(probe)를 사용하여 회로 패턴이 형성된 반도체 기판 등과 같은 피검사체에 전기적으로 접촉시키고, 테스터(tester)를 사용하여 상기 피검사체와의 전기적 접촉에 의해 인터페이싱(interfacing)되는 전기 신호로써 상기 피검사체의 전기적 상태를 판단하는 구성을 갖는다. 이에, 상기 전기 검사 장치는 프로브와 테스터 사이에서 전기 신호를 인터페이싱하는 시그널-라인을 갖는다. 특히, 상기 하나의 채널을 통하여 여러개의 피검사체들을 동시에 테스트 하는 경우에 상기 시그널-라인은 상기 프로브와 근접하는 위치에서 적어도 두 개로 분기되는 구조를 포함한다.
도 1은 분기 구조를 가지는 종래의 전기 검사 장치를 나타내는 블록도이다.
도 1을 참조하면, 종래의 전기 검사 장치는 테스터(10)와 더트(DUT : device under test) 단위의 피검사체들(21, 22, 23, 24)에 전기적으로 접촉하는 프로브들(17a, 17b, 17c, 17d) 사이에 복수의 레이어들(12, 14, 16, 18)을 포함한다. 레이어(12)에는 채널 단자(13)가 위치한다. 레이어(18)에는 프로브들(17a, 17b, 17c, 17d)이 위치한다. 상기 채널 단자(12)와 사이 프로브들(7a, 17b, 17c, 17d) 사이의 형성되는 시그널-라인(15)은 레이어들(14, 16)에서 분기되는 구조를 갖는다. 하지만 레이어들(14, 16)의 분기 구조에서 시그널-라인은 모두 동일한 임피던스를 가지고 있기 때문에 분기점들(A, B, C)에서 분기후의 시그널-라인을 바라본 등가 임피던스는 분기전의 시그널 라인의 임피던스의 절반이 되어 임피던스 부정합 현상이 발생한다.
그러므로 하나의 채널 단자와 적어도 두 개의 프로브 사이에서 전기 신호가 인터페이싱되게 언급한 바와 같이 상기 시그널-라인을 적어도 두 개로 분기시킨다. 이와 같이 시그널-라인을 적어도 두 개 이상으로 분기하여 피검사체들에 대한 테스트를 수행하는 경우 분기되는 지점에서 임피던스 부정합 문제가 발생하여 상기 테스터로부터 상기 프로브들을 통하여 상기 피검사체들에 전달되는 전기 신호의 전송 특성이 저하되는 현상이 빈번하게 발생하여 제대로 테스트를 수행할 수 없게 된다.
이에 따라, 본 발명의 제1 목적은 시그널-라인의 선폭을 조절하여 임피던스 매칭을 제공하는 전기 검사 장치의 인터페이싱 어셈블리를 제공하는데 있다.
이에 따라, 본 발명의 제1 목적은 신호 경로들의 임피던스 매칭을 제공하는 전기 검사 장치를 제공하는데 있다.
본 발명의 제2 목적은 상기 전기 검사 장치를 용이하게 제조하는 방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 전기 검사 장치는 전기적 상태를 검사하기 위한 복수의 피검사체들과 상기 피검사체들의 전기적 상태를 판단하는 테스터 사이를 연결하는 기판 구조물, 상기 기판 구조물의 일면에 위치하고, 상기 피검사체들과 전기적으로 접촉하는 복수의 프로브들 및 상기 기판 구조물의 타면에 위치하고, 상기 테스트와 전기적으로 접촉하는 채널 단자를 포함한다. 상기 기판 구조물은 상기 프로브들과 채널 단자 사이에서 전기 신호가 경유되는 시그널-라인을 통하여 상기 전기 신호의 경로를 제공하고, 상기 시그널-라인이 분기되기 전과 분기된 후의 임피던스를 매칭하는 적어도 하나의 임피던스 변환 레이어를 포함한다.
실시예에 있어서, 상기 시그널-라인은 스트립 라인으로 구성될 수 있다.
실시예에 있어서, 상기 시그널-라인은 마이크로 스트립 라인으로 구성될 수 있다.
실시예에 있어서, 상기 시그널-라인의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
실시예에 있어서, 상기 임피던스 변환 레이어는 상기 시그널-라인의 선폭을 조절하여 상기 임피던스 매칭을 제공할 수 있다.
상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족할 수 있다.
실시예에 있어서, 상기 임피던스 변환 레이어는 상기 시그널 라인과 동일 평면상에 위치하는 그라운드와 상기 시그널-라인의 간격을 조절하여 상기 임피던스 매칭을 제공할 수 있다. 상기 그라운드와 상기 시그널 라인의 간격은 상기 시그널 라인이 분기되는 부분에서 최대일 수 있다. 상상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족할 수 있다. 상기 그라운드의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
상기 제2 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 전기 점사 장치의 제조 방법에서는 전기적 상태를 검사하기 위한 피검사체와 상기 피검사체의 전기적 상태를 판단하기 위한 테스터 사이를 연결하기 위한 기판 구조물을 마련한다. 상기 기판 구조물의 일면과 타면 사이에서 전기 신호를 인터페이싱 하도록 상기 기판 구조물의 내부를 경유하는 시그널-라인을 형성하여 적어도 두 개 이상의 신호 경로들을 제공한다. 상기 신호 경로들의 분기되기 전과 분기된 후의 임피던스를 매칭한다. 상기 피검사체와 전기적으로 접촉하는 프로브를 상기 신호 경로와 전기적으로 연결되게 상기 기판 구조물의 일면에 위치시킨다. 상기 테스터와 전기적으로 접속하는 채널 단자를 상기 신호 경로와 전기적으로 연결되게 상기 기판 구조물의 타면에 위치시킨다.
실시예에 있어서, 상기 시그널-라인은 스트립 라인으로 구성될 수 있다.
실시예에 있어서, 상기 시그널-라인은 마이크로 스트립 라인으로 구성될 수 있다.
실시예에 있어서, 상기 시그널-라인의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
상기 신호 경로가 분기되기 전의 임피던스를 Z1이라 하고 상기 신호 경로 N(N은 2이상의 자연수)개로 분기된 후의 각각의 임피던스를 Z2라 하면 Z2 = N*Z1을 만족할 수 있다.
실시예에 있어서, 상기 마이크로 스트립 라인의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
실시예에 있어서, 상기 신호 경로들의 분기되기 전과 분기된 후의 임피던스 매칭은 상기 시그널-라인의 일부의 선폭을 다르게 형성하여 이루어질 수 있다. 상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족할 수 있다.
실시예에 있어서, 상기 신호 경로들은 상기 시그널-라인과 그라운드가 동일평면상에 위치하는 CPW(coplanar waveguide)로 구성될 수 있다. 기 신호 경로들의 분기되기 전과 분기된 후의 임피던스 매칭은 상기 시그널-라인과 상기 그라운드 사이의 간격을 조절하여 제공될 수 있다. 상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하 고 Z3 = Z1을 만족할 수 있다.
상기 시그널-라인 및 상기 그라운드의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
본 발명에 따르면, 프로브와 테스터 사이에서 전기 신호에 대한 경로를 제공하는 시그널 라인들의 임피던스를 시그널-라인의 선폭을 조절하거나 시그널-라인과 그라운드 사이의 간격을 조절하여 매칭한다. 따라서 임피던스 매칭을 위한 별도의 저항을 필요로 하지 않고 별다른 추가 공정이 필요하지 않고 다층 구조물일 경우 층수를 줄일 수 있으며 간단한 공정을 수행하여도 용이하게 수득할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어 야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 2 내지 도 4는 본 발명의 배경을 설명하기 위한 도면들이다.
도 2는 FR4 피씨비(PCB : Printed Circuit Board)를 사용하는 경우 스트립 라인 구조에서 시그널-라인의 선폭과 이에 따른 시그널-라인의 임피던스를 나타낸다.
도 2에서 W는 스트립 라인으로 구현되는 시그널-라인(52)의 선폭을 나타내고 G는 그라운드를 나타내고 t는 스트립 라인의 두께를 나타내고 H는 PCB(51)내의 유 전체(52)의 두께를 나타낸다. 도 2에서 t는 34㎛이고 H는 634㎛이고 상기 PCB(51)의 내부는 유전율이 4.8인 유전체가 채워져 있다.
Figure 112008043612345-pat00001
상기한 [표1]은 도 2에서 선폭에 따른 임피던스 값을 나타낸다.
도 3은 FR4 PCB를 사용하는 경우 CPW(coplanar waveguide) 구조에서 시그널-라인과 그라운드 사이의 간격에 따른 임피던스 변화를 설명하기 위한 도면이다.
도 3에서도 W는 CPW(coplanar waveguide) 구조로 구현되는 경우 시그널-라인(S)의 선폭을 나타내고 G는 그라운드를 나타내고 t는 시그널-라인(S) 두께를 나타내고 H는 PCB(51)내의 유전체(53)의 두께를 나타내고 g는 시그널-라인(S)과 그라운드(G) 사이의 간격을 나타낸다. 도 3에서 t는 34㎛이고 H는 200㎛이고 W는 200㎛이다. 도 3의 PCB의 내부도 유전율이 4.8인 유전체가 채워져 있다.
Figure 112008043612345-pat00002
상기한 [표2]는 도 3에서 간격에 따른 임피던스 값을 나타낸다. 그리고 여기서 유전체(53)의 두께(H)는 예를 들어 설명하기 위한 것으로서 유전체(53)의 두께(H)가 변하여도 시그널-라인(S)의 임피던스에는 거의 변화가 없다.
도 4는 FR4 PCB를 사용하여 마이크로 스트립 라인으로 시그널-라인을 구현하는 경우 시그널-라인의 선폭에 따른 임피던스를 설명하는 도면이다.
도 4에서 W는 마이크로 스트립 라인으로 구현되는 시그널-라인(S)의 선폭을 나타내고 G는 그라운드를 나타내고 t는 마이크로 스트립 라인의 두께를 나타내고 H는 PCB(51) 내부의 유전체(53)의 두께를 나타내고 g는 시그널-라인(S)과 그라운드(G) 사이의 간격을 나타낸다. 도 4에서 t는 34㎛이고 H는 200㎛이다. 도 4의 PCB의 내부도 유전율이 4.8인 유전체가 채워져 있다.
Figure 112008043612345-pat00003
상기한 [표3]은 도 4에서 선폭에 따른 임피던스 값을 나타낸다. [표4]에 의하면 임피던스는 시그널-라인의 선폭에 반비례함을 알 수 있다.
이상과 같이 도 2 내지 도 4와 [표 1] 내지 [표3]을 참고할 때 CPW 구조에서는 시그널-라인과 그라운드 사이의 간격을 조절하면 임피던스를 조절할 수 있음을 알 수 있다.
도 5는 본 발명의 일 실시예에 따른 전기 검사 장치를 나타낸다.
도 5를 참조하면 본 발명의 일 실시예에 따른 전기 검사 장치(100)는 기판 구조물(110) 프로브(141, 142, 143, 144) 및 채널 단자(101)를 포함한다.
구체적으로 기판 구조물(110)은 상기 프로브(141, 142, 143, 144)에 각각 전기적으로 연결되는 DUT 단위의 피검사체들(151, 152, 153, 154)과 상기 피검사체들(151, 152, 153, 154)의 전기적 상태를 판단하는 테스트(10) 사이를 연결하는 부재이다. 이에 기판 구조물(110)은 프로브 카드 등으로 표현할 수 있다. 그리고 기판 구조물(110)의 예로서는 단일 구조물, 복합 구조물 등을 들 수 있다. 단일 구조물의 기판 구조물(110)은 단일 기판으로 이루어질 수 있다. 이와 같이, 기판 구조물(110)이 단일 기판과 같은 단일 구조물로 이루어질 경우에는 기판 구조물(110)의 일면(130a)에는 언급한 프로브(141, 142, 143, 144)가 위치할 수 있고, 기판 구조물(110)의 타면(120a)에는 언급한 채널 단자(101)가 위치할 수 있다. 아울러 기판 구조물(110)이 단일 기판일 경우에도 여러 장의 기판이 겹쳐진 다층 구조물일 수 있다.
그리고 복합 구조물의 기판 구조물(110)은 도 5에서와 같이 제1 기판(120) 및 제2 기판(130)을 포함할 수 있고 도시되지는 않았지만 제1 기판(120)과 제2 기판(130) 사이에 연결부를 포함할 수도 있다. 상기 제1 기판(120)은 인쇄회로기판(PCB) 등으로 표현할 수 있고, 상기 제2 기판(130)은 마이크로 프로브 헤드(micro probe head : MPH), 스페이스 트랜스포머(space transformer : 공간 변형기) 등으로 표현할 수 있고, 도시되지 않은 연결부는 인터포저(interposer), 포고-핀(pogo-pin) 등으로 표현할 수 있다. 이와 같이 기판 구조물(110)이 제1 기판(120) 및 제2 기판(130)을 포함하는 복합 구조물로 이루어지는 경우에 기판 구조물(110)의 일면(130a)에 프로브(141, 142, 143, 144)가 위치할 수 있고, 기판 구조물(110)의 타면(120a)에는 언급한 채널 단자(101)가 위치할 수 있다. 상기 기판 구조물(110)이 복합 구조물인 경우에도 제1 기판(120)과 제2 기판(130)은 각각 여러 장의 기판이 겹쳐진 다층 구조물일 수 있다.
또한 기판 구조물(110)의 일면(130a)에 위치하는 프로브(141, 142, 143, 144)는 전기 검사를 수행할 때 피검사체들(151, 152, 153, 154)과 전기적으로 접촉하는 부재이다.
또한 기판 구조물(110)의 타면(120a)에 위치하는 채널 단자(101)는 전기 검사를 수행할 때 테스터(10)와 전기적으로 접촉하는 부재이다.
상기 전기 검사 장치(100)를 이용한 전기 검사에서는 프로브(141, 142, 143, 144)와 테스터(10) 사이에서 전달되는 전기 신호로써 피검사체들(151, 152, 153, 154)의 전기적 상태를 판단한다.
상기 전기 검사 장치(100)는 하나의 채널(101)을 통하여 다수의 피검사체들(151, 152, 153, 154)에 대한 전기적 상태를 판단하기 때문에 기판 구조물(110)을 경유하여 전기 신호에 대한 경로를 제공하는 시그널-라인(125)이 분기되는 구조를 갖는다. 이렇게 분기되는 시그널-라인(125)의 임피던스를 매칭하기 위하여 기판 구조물(110)은 적어도 하나의 임피던스 변환 레이어를 포함할 수 있다. 본 발명의 실시예에서는 임피던스 변환 레이어는 제1 기판(120) 또는 제2 기판(130) 또는 제1 기판(120)과 제2 기판(130) 모두가 해당할 수 있다.
도 5의 기판 구조물(110)에서는 제1 기판(120)과 제2 기판(130)이 모두 임피던스 변환 레이어에 해당한다.
도 5에서 시그널-라인(125)은 제1 지점(N1), 제2 지점(N2) 및 제3 지점(N3)에서 각각 두 개로 분기된다. 제1 지점(N1)을 기준으로 하면 시그널-라인(125)은 분기전의 시그널-라인(121)과 분기후의 시그널-라인(122)를 포함한다. 분기후의 시그널-라인(122)은 제1 부분(1221, 1223)과 제2 부분(1222, 1224)를 포함한다. 분기전의 시그널-라인(121)의 특성 임피던스를 Z1이라고 하고 제1 지점(N1)에서 분기후의 시그널 라인(122)의 제1 부분(1221, 1223)의 특성 임피던스를 Z2라 하고 제2 부분의 특성 임피던스를 Z3라 하면 Z2 = 2*Z1관계가 만족되고 Z3 = Z1 만족하도록 한다. 그러면 제1 지점(N1)에서 분기 후의 시그널 라인(122)을 바라본 등가 임피던스는 Z2/2가 되어 Z1과 동일하게 되므로 전기 신호의 반사가 발생하지 않는다. 분기 후에 전기 신호가 전달되는 시그널 라인(123, 124)의 특성 임피던스는 다시 Z1이 된다. 이는 제2 지점(N2)에서의 분기 전의 시그널-라인(123)과 분기 후의 시그널-라인(132)의 제1 부분(1331, 1333)과 제2 부분(1332, 1334) 및 전기 신호가 진행할 때의 시그널-라인(133, 135)에서도 동일하고, 제3 지점(N3)에서의 분기 전의 시그널-라인(124)과 분기 후의 시그널-라인(134)의 제1 부분(1341, 1343)과 제2 부분(1342, 1344) 및 전기 신호가 진행할 때의 시그널-라인(137, 139)에서도 동일하다. 따라서 최종적으로 Z1의 임피던스로 매칭된다.
분기 전과 분기 후의 시그널 라인의 특성 임피던스를 매칭시키는 방법은 시그널-라인이 선폭을 조절하여 분기후의 시그널-라인의 특성 임피던스를 조절하는 방법과 시그널-라인과 동일 평면상에 위치하는 그라운드와 시그널-라인과의 간격을 조절하여 분기후의 시그널-라인의 특성 임피던스를 조절하는 방법이 있다.
도 6은 시그널-라인의 선폭을 조절하여 임피던스 변환 레이어에서 임피던스를 매칭시키는 것을 나타낸다.
도 2, 도 4, 도 5 및 도 6을 참조하면, 비아(VIA)를 통하여 분기된 시그널 라인의 선폭이 제1 부분(210)과 제2 부분(220)에서 서로 다른 것을 알 수 있다.즉 도 6의 시그널-라인은 테이퍼드(tapered) 구조를 가지고 있다. 시그널 라인의 제1 부분(210)의 선폭을 원하는 바대로 조절하여 분기 후의 임피던스 매칭을 이룰 수 있다. 도 6의 분기 구조는 도 5에서 제1 지점(N1)의 분기 구조, 제2 지점(N2)의 분기 구조 및 제3 지점(N3)의 분기 구조에 해당할 수 있다. 예를 들어 도 5 및 도 6과 같이 두 개로 분기되는 경우에는 분기 전의 시그널-라인(121)의 특성 임피던스가 50Ω이면 분기 후의 시그널 라인(122)의 제1 부분(1211, 1213)의 특성 임피던스는 100Ω이 되면 임피던스 매칭이 이루어지므로 [표 3]에 따라서 시그널-라인의 선폭을 조절하면 임피던스 매칭을 이룰 수 있다.
도 7a 및 도 7b는 CPW 구조에서 시그널-라인과 그라운드 사이의 간격을 조절하여 임피던스 매칭을 이루는 것을 나타낸다.
도 7a는 시그널-라인과 그라운드를 나타내는 사시도이고 도 7b는 시그널-라인과 그라운드를 나타내는 상부 평면도이다.
도 3 및 도 7a 및 도 7b를 참조하면 분기 후의 시그널-라인(S)과 그라운드(G) 사이의 간격이 분기 후 제1 부분(310)에는 제1 간격(d1)이고 제2 부분(320)에서는 제2 간격(d2)이 됨을 알 수 있다. 제1 간격(d1)은 제2 간격(d2)보다 크다. 도 3을 참조하여 설명한 것처럼, 제1 간격(d1) 및 제2 간격(d2)을 조절하여 분기 후의 임피던스 매칭을 이룰 수 있다.
도 7a 및 도 7b의 분기 구조는 도 5에서 제1 지점(N1)의 분기 구조, 제2 지점(N2)의 분기 구조 및 제3 지점(N3)의 분기 구조에 해당할 수 있다. 예를 들어 도 5 및 도 7과 같이 두 개로 분기되는 경우에는 분기 전의 시그널-라인(121)의 특성 임피던스가 50Ω이면 분기 후의 시그널 라인(122)의 제1 부분(1221, 1223)의 특성 임피던스는 100Ω이 되면 임피던스 매칭이 이루어지므로 [표 2]에 따라서 시그널 라인(S)과 그라운드(G) 사이의 간격들(d1, d2)을 조절하면 임피던스 매칭을 이룰 수 있다. 따라서 최종적으로 Z1의 임피던스로 매칭된다. 또한 도 7a 및 도 7b는 설명된 것처럼 도 3과 같은 CPW 구조를 통하여 구현가능하고 또한 그라운드가 도 4처럼 하부에 추가된 GCPW(ground coplanar waveguide) 구조를 통하여 구현가능하다.
도 5내지 도 7b에서는 시그널-라인이 두 개로 분기되는 경우를 예로 들어 설명하였지만 2 이상의 임의의 개수로 경우에도 본 발명은 적용가능하다. 예를 들어, 시그널-라인이 N(N은 2이상의 자연수)개로 분기되는 경우 분기 전의 시그널-라인의 특성 임피던스를 Z1이라 하고 분기 후의 제1 부분의 시그널-라인의 특성 임피던스를 Z2라 하면 Z2 = N*Z1의 관계를 만족하면 되므로 이에 따라서 시그널 라인의 분기 후의 선폭을 조절하거나 시그널 라인의 분기 후의 그라운드와의 간격을 조절하면 임피던스 매칭을 이룰 수 있다.
도 8은 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법을 나타내는 흐름도이다.
이하 도 5 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법을 설명한다.
도 5 내지 도 8을 참조하면, 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법에서는 먼저 전기적 상태를 검사하기 위한 피검사체(151, 152, 153, 154)와 피검사체(151, 152, 153, 154)의 전기적 상태를 판단하기 위한 테스터 사이를 연결하기 위한 기판 구조물(100)이 마련된다(S610). 그 다음으로 시그널-라인을 이용하여 기판 구조물(100)의 일면(130a)과 타면(120a) 사이에서 전기 신호를 인터페이싱 할 수 있도록 기판 구조물(110)의 내부를 경유하는 신호 경로들(125)이 제공된다(S620). 상기 신호 경로(125)들의 분기되기 전과 분기된 후의 임피던스를 매칭한다(S630). 피검사체(151, 152, 153, 154)와 전기적으로 접촉하는 프로브들(141, 142, 143, 144)이 신호 경로들(125)과 전기적으로 연결되게 기판 구조물의 일면(130a)에 위치된다(S640). 다음으로 테스트(10)와 전기적으로 접속하는 채널 단자(101)가 신호 경로(125)와 전기적으로 연결되게 기판 구조물(110)의 타면(120a)에 위치된다(S650).
여기서 신호 경로들(125)은 스트립 라인으로 구성될 수 있다. 또한 상기 신호 경로들(125)은 마이크로 스트립 라인으로 구성될 수 있다. 단계(S630)에서 신호 경로들(125)이 분기되기 전과 분기된 후의 임피던스 매칭은 도 6과 같이 스트립 라인 또는 마이크로 스트립 라인으로 구성되는 시그널 라인(S)의 선폭을 조절하여 이룰 수 있다. 또한 신호 경로들(125)을 구성하는 스트립 라인 또는 마이크로 스트립 라인의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
또한 신호 경로들(125)은 도 7a와 같이 시그널-라인과 그라운드가 동일평면상에 위치하는 CPW(coplanar waveguide)로 구성될 수 있다. 단계(S630)에서 신호 경로들(125)이 분기되기 전과 분기된 후의 임피던스 매칭은 도 7b과 같이 시그널-라인(S)과 그라운드(G) 사이의 간격을 조절하여 이룰 수 있다. 시그널-라인가 그라운드의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
본 발명에 따르면, 프로브(141, 142, 143, 144)와 테스터(10) 사이에서 전기 신호에 대한 경로를 제공하는 시그널 라인들의 임피던스를 시그널- 라인의 선폭을 조절하거나 시그널-라인과 그라운드 사이의 간격을 조절하여 매칭한다. 따라서 임피던스 매칭을 위한 별도의 저항을 필요로 하지 않고 별다른 추가 공정이 필요하지 않고 다층 구조물일 경우 층수를 줄일 수 있으며 간단한 공정을 수행하여도 용이하게 수득할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 분기 구조를 가지는 종래의 전기 검사 장치를 나타내는 블록도이다.
도 2는 FR4 피씨비(PCB : Printed Circuit Board)를 사용하는 경우 스트립라인 구조에서 시그널-라인의 선폭과 이에 따른 시그널-라인의 임피던스를 설명하기 위한 도면이다.
도 3은 FR4 PCB를 사용하는 경우 CPW(coplanar waveguide) 구조에서 시그널-라인과 그라운드 사이의 간격에 따른 임피던스 변화를 설명하기 위한 도면이다.
도 4는 FR4 PCB를 사용하여 마이크로 스트립 라인으로 시그널-라인을 구현하는 경우 시그널-라인의 선폭에 따른 임피던스를 설명하는 도면이다.
도 5는 본 발명의 일 실시예에 따른 전기 검사 장치를 나타낸다.
도 6은 시그널-라인의 선폭을 조절하여 임피던스 변환 레이어에서 임피던스를 매칭시키는 것을 나타낸다.
도 7a 및 도 7b는 시그널-라인과 그라운드 사이의 간격을 조절하여 임피던스 매칭을 이루는 것을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 전기 검사 장치의 제조 방법을 나타내는 흐름도이다.

Claims (20)

  1. 전기적 상태를 검사하기 위한 복수의 피검사체들과 상기 피검사체들의 전기적 상태를 판단하는 테스터 사이를 연결하는 기판 구조물;
    상기 기판 구조물의 일면에 위치하고, 상기 피검사체들과 전기적으로 접촉하는 복수의 프로브들; 및
    상기 기판 구조물의 타면에 위치하고, 상기 테스트와 전기적으로 접촉하는 채널 단자를 포함하고,
    상기 기판 구조물은 상기 프로브들과 상기 채널 단자 사이에서 전기 신호가 경유되는 시그널-라인을 통하여 상기 전기 신호의 경로를 제공하고, 상기 시그널-라인이 분기되기 전과 분기된 후의 임피던스를 매칭하는 적어도 하나의 임피던스 변환 레이어를 포함하는 것을 특징으로 하는 전기 검사 장치.
  2. 제1항에 있어서, 상기 시그널-라인은 스트립 라인으로 구성되는 것을 특징으로 하는 전기 검사 장치.
  3. 제1항에 있어서, 상기 시그널-라인은 마이크로 스트립 라인으로 구성되는 것을 특징으로 하는 전기 검사 장치.
  4. 제1항에 있어서, 상기 시그널-라인의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함하는 것을 특징으로 하는 전기 검사 장치.
  5. 제1항에 있어서, 상기 임피던스 변환 레이어는 상기 시그널-라인의 선폭을 조절하여 상기 임피던스 매칭을 제공하는 것을 특징으로 하는 전기 검사 장치.
  6. 제5항에 있어서, 상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족하는 것을 특징으로 하는 전기 검사 장치.
  7. 제1항에 있어서, 상기 임피던스 변환 레이어는 상기 시그널 라인과 동일 평면상에 위치하는 그라운드와 상기 시그널-라인의 간격을 조절하여 상기 임피던스 매칭을 제공하는 것을 특징으로 하는 전기 검사 장치.
  8. 제7항에 있어서, 상기 그라운드와 상기 시그널 라인의 간격은 상기 시그널 라인이 분기되는 부분에서 최대인 것을 특징으로 하는 전기 검사 장치.
  9. 제7항에 있어서, 상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족하는 것을 특징으로 하는 전기 검사 장치.
  10. 제7항에 있어서, 상기 그라운드의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함하는 것을 특징으로 하는 전기 검사 장치.
  11. 전기적 상태를 검사하기 위한 피검사체와 상기 피검사체의 전기적 상태를 판단하기 위한 테스터 사이를 연결하기 위한 기판 구조물을 마련하는 단계;
    상기 기판 구조물의 일면과 타면 사이에서 전기 신호를 인터페이싱 하도록 상기 기판 구조물의 내부를 경유하는 시그널-라인을 형성하여 적어도 두 개 이상의 신호 경로들을 제공하는 단계;
    상기 신호 경로들의 분기되기 전과 분기된 후의 임피던스를 매칭하는 단계;
    상기 피검사체와 전기적으로 접촉하는 프로브를 상기 신호 경로와 전기적으로 연결되게 상기 기판 구조물의 일면에 위치시키는 단계; 및
    상기 테스터와 전기적으로 접속하는 채널 단자를 상기 신호 경로와 전기적으 로 연결되게 상기 기판 구조물의 타면에 위치시키는 단계를 포함하는 전기 검사 장치의 제조 방법.
  12. 제11항에 있어서, 상기 시그널-라인은 스트립 라인으로 구성되는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  13. 제11항에 있어서, 상기 시그널-라인은 마이크로 스트립 라인으로 구성되는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  14. 제11항에 있어서, 상기 시그널-라인의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함하는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  15. 제11항에 있어서, 상기 신호 경로들의 분기되기 전과 분기된 후의 임피던스 매칭은 상기 시그널-라인의 일부의 선폭을 다르게 형성하여 이루어지는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  16. 제15항에 있어서, 상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널- 라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족하는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  17. 제11항에 있어서, 상기 신호 경로들은 상기 시그널-라인과 그라운드가 동일평면상에 위치하는 CPW(coplanar waveguide)로 구성되는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  18. 제17항에 있어서, 상기 신호 경로들의 분기되기 전과 분기된 후의 임피던스 매칭은 상기 시그널-라인과 상기 그라운드 사이의 간격을 조절하여 제공되는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  19. 제18항에 있어서, 상기 시그널-라인은 분기된 후에 제1 부분과 제2 부분을 포함하고, 상기 시그널-라인이 분기되기 전의 임피던스를 Z1이라 하고 상기 시그널-라인이 N(N은 2이상의 자연수)개로 분기된 후의 제1 부분의 각각의 임피던스를 Z2라 하고 제2 부분의 각각의 임피던스를 Z3라 하면, Z2 = N*Z1을 만족하고 Z3 = Z1을 만족하는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
  20. 제17항에 있어서, 상기 시그널-라인 및 상기 그라운드의 재질은 실버, 구리, 알루미늄, 황동, 텅스텐, 니켈, 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함하는 것을 특징으로 하는 전기 검사 장치의 제조 방법.
KR1020080057372A 2008-06-18 2008-06-18 전기 검사 장치 및 이의 제조 방법 KR100930989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080057372A KR100930989B1 (ko) 2008-06-18 2008-06-18 전기 검사 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080057372A KR100930989B1 (ko) 2008-06-18 2008-06-18 전기 검사 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR100930989B1 true KR100930989B1 (ko) 2009-12-10

Family

ID=41684078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057372A KR100930989B1 (ko) 2008-06-18 2008-06-18 전기 검사 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100930989B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979502B1 (ko) 2010-01-21 2010-09-02 주식회사 유니멤스 프로브카드용 기판
KR20200098119A (ko) * 2019-02-12 2020-08-20 삼성전자주식회사 테스트 보드 및 이의 제조 방법, 테스트 보드를 이용한 소자 검사 장비, 및 테스트 보드를 이용한 반도체 장치의 제조 방법
CN117538627A (zh) * 2024-01-08 2024-02-09 成都湖山电子科技有限公司 一种端口阻抗一致性测量设备与方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08320344A (ja) * 1995-02-03 1996-12-03 Hewlett Packard Co <Hp> テスト・プローブ
KR19990017233A (ko) * 1997-08-22 1999-03-15 김충환 고주파용 프로브 카드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08320344A (ja) * 1995-02-03 1996-12-03 Hewlett Packard Co <Hp> テスト・プローブ
KR19990017233A (ko) * 1997-08-22 1999-03-15 김충환 고주파용 프로브 카드

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979502B1 (ko) 2010-01-21 2010-09-02 주식회사 유니멤스 프로브카드용 기판
KR20200098119A (ko) * 2019-02-12 2020-08-20 삼성전자주식회사 테스트 보드 및 이의 제조 방법, 테스트 보드를 이용한 소자 검사 장비, 및 테스트 보드를 이용한 반도체 장치의 제조 방법
US10996958B2 (en) 2019-02-12 2021-05-04 Samsung Electronics Co., Ltd. Test board and a device testing apparatus using the test board
KR102577446B1 (ko) 2019-02-12 2023-09-11 삼성전자주식회사 테스트 보드 및 이의 제조 방법, 테스트 보드를 이용한 소자 검사 장비, 및 테스트 보드를 이용한 반도체 장치의 제조 방법
CN117538627A (zh) * 2024-01-08 2024-02-09 成都湖山电子科技有限公司 一种端口阻抗一致性测量设备与方法
CN117538627B (zh) * 2024-01-08 2024-03-12 成都湖山电子科技有限公司 一种端口阻抗一致性测量设备与方法

Similar Documents

Publication Publication Date Title
JP4450844B2 (ja) 電子部品試験装置用の測定用ボード
US8791705B2 (en) Measurement arrangement having a calibration substrate and electronic circuit
CA2695403C (en) Measuring system for contactless decoupling of a signal running on a signal waveguide
JP2008218925A (ja) 配線板、配線板の製造方法及び検査方法
JP2008082734A (ja) 電気的接触装置、高周波測定システムおよび高周波測定方法
US9535094B2 (en) Vertical/horizontal probe system and calibration kit for the probe system
JP2020085695A (ja) プローブ装置、電気検査装置、および電気検査方法
KR100930989B1 (ko) 전기 검사 장치 및 이의 제조 방법
CN105527559B (zh) 测试线路板、其制作方法、测试方法以及测试系统
US10845411B2 (en) Transmission line
KR100950019B1 (ko) 전기 검사 장치, 이의 제조 방법 및 이의 전기 신호인터페이싱 어셈블리
JP2020041963A (ja) 半導体デバイス検査用多芯プローブユニット及びその製造方法
US20060181293A1 (en) Low impedance test fixture for impedance measurements
KR100978233B1 (ko) 전기 검사 장치 그리고 이의 제조 방법, 이의 전기 신호인터페이싱 어셈블리, 및 이의 전기 신호 인터페이싱 방법
JP2015118045A (ja) プリント基板検査装置
KR100519012B1 (ko) 적층 부품의 캘리브레이션용 소자 및 그의 제조 방법
EP1041389A1 (en) System and method for characterising a test fixture
JP2004257830A (ja) 測定用アダプタ
US9075085B2 (en) Test system for analyzing a circuit carrier
JP2011191185A (ja) 検査装置及び電子装置の製造方法
JP2002286786A (ja) インピーダンス測定用回路パターン及びインピーダンス測定用回路板
EP3492928B1 (en) Test and measurement probe coupler
JP6855634B1 (ja) 検査方法および検査システム
US6717423B1 (en) Substrate impedance measurement
JP4418883B2 (ja) 集積回路チップの試験検査装置、集積回路チップの試験検査用コンタクト構造体及びメッシュコンタクト

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee