JP5185342B2 - 受動素子が内蔵された印刷回路基板の検査方法 - Google Patents

Description

本発明は受動素子が内蔵された印刷回路基板の検査方法に関する。

従来、電子製造産業における受動素子を基板上に装着する際にはＳＭＴ（Surface Mount Technology）を用いることが多かった。しかし、電子製品の小型化傾向に伴い、基板内に受動素子を内蔵する新たなパッケージング技術が広く開発されている。

受動素子が内蔵された基板製品は、有機（Organic）基板内に様々な受動素子を集積することにより、費用効率の高い（Cost-effective）製造工程を提供できる新たなパッケージ技術を合わせたモジュール製品であって、携帯電話の小型化に寄与すると予想される。

ところで、受動素子（キャパシタ、インダクタ、抵抗、フィルタなど）を、既存の基板技術とエンベデッドパッケージ技術を用いて基板内部に内蔵した製品の需要はますます増加しているが、受動素子が内蔵された基板製品に対する検査ソリューションは提供されていない。

現在、基板の製造時や管理時に、品質の問題から基板検査段階を要求しており、製品の品質を確保するためにも基板検査段階が必要である。また、基板産業において、高度化、高密度化、高機能、高信頼性、細密化などの技術がますます複雑かつ多様に変化しているため、基板の品質を確保しかつ様々な問題を解決するために、より正確な検査及び測定を行うための基板検査装備の使用が必要である。また、基板の性能試験及び部品の歪み、誤挿入、逆挿入、極性を間違えて挿入するなどの装着不良と、ハンダ不足、ハンダ過剰、ショートなどの様々な検査項目の問題点を解決することで、時間と費用を節約し、品質の確保及び生産性を向上させる目的で基板検査機が多く用いられてきた。

しかし、従来の基板検査機は、受動素子を内蔵した基板を検査する目的ではなく、基板ラインに対する開放／短絡（Open/Short）のみを測定することを主な目的とする。したがって従来の基板検査機では、開放／短絡検査のみが可能であり、受動素子が内蔵された印刷回路基板の製品を検査することは不可能であるという限界があった。

こうした従来技術の問題点に鑑み、本発明は、受動素子が内蔵された印刷回路基板の性能を簡単な方法で容易に検査することができる方法を提供することを目的とする。

本発明の一実施形態によれば、抵抗（Resistor）、インダクタ（inductor）、キャパシタ（Capacitor）のうちの２つ以上を含むフィルタが内蔵された印刷回路基板に交流電源を印加する工程と、上記印加された交流電源に対する上記フィルタの特性を測定する工程と、測定された上記フィルタの特性と設計値を比較して上記印刷回路基板に異常があるか否かを判別する工程と、を含む受動素子が内蔵された印刷回路基板の検査方法が提供される。

ここで、測定されるフィルタの特性は、挿入損失、帯域幅、スカート特性、ノイズレベル、Ｓ−パラメータ（scattering parameter）のうちのいずれか１つであってもよい。

本発明の実施形態によれば、受動素子が内蔵された印刷回路基板の性能を簡単な方法で容易に検査することができる。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一実施例に係る印刷回路基板の検査方法における各検査レベルの分類を示す図面である。 検査レベル１の検査方法を示す図面である。 検査レベル２の検査方法を示す図面である。 検査レベル３の検査方法を示す図面である。 検査レベル４の検査方法を示す図面である。 本発明の一実施例に係る印刷回路基板の検査方法を示す順序図である。

本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。

以下、本発明に係る受動素子が内蔵された印刷回路基板の検査方法の実施例について添付図面を参照して詳細に説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。

本発明は、受動素子が内蔵された印刷回路基板を測定する検査方法に関するものであって、受動素子が内蔵された印刷回路基板に対する電気検査項目は、下記表１のように分類され、各電気検査項目は技術の難易度と種類に応じて検査レベル１から４に分けた。

検査レベル１は、基板内に存在し、電気信号及び電力を伝送する伝送線が受動素子に接続されていないネットに対する検査であって、図１の（ａ）に示すように構成されたネットに対して行われる。図１の（ａ）に示すように、受動素子が接続されていないネットは、単に同じネット上に存在する検査点間の電気的な連続性（Interconnection）に対する検査（Open Test）と、他のネット上に存在する検査点間の孤立（Isolation）検査（Short Test）を行う。

検査レベル２は、図１の（ｂ）に示すように、伝送線に１つの受動素子が接続されている場合に行われる電気検査であって、接続されている受動素子の電気的な特性値を測定する方法である。

検査レベル３は、図１の（ｃ）に示すように、複数の受動素子が直列あるいは並列に接続されている場合に行われる電気検査方法であって、各受動素子の電気的な特性値を測定する方法である。

検査レベル４は、図１の（ｄ）に示すように、複数の受動素子が直列並列混合接続されている場合、全体的な回路の特性を検査する方法である。

実際に受動素子が内蔵された印刷回路基板において、印刷回路基板内に存在する受動素子の配置及び伝送線の接続構造は、図１の（ａ）〜（ｄ）に示した構造に分類可能である。以下では各検査レベルについてより具体的に説明する。

（１．検査レベル１）
図２に示すように、受動素子が接続されておらず、単に伝送線のみで構成されたネットワークの場合、電気検査の主な観点は、導体伝送線のネットワークが設計通りによく構成されているか否かにある。したがって、図２の（ｂ）に示すように、同一ネットに接続している検査点間は、定電流及び定電圧を印加した後に発生する電圧及び電流を測定して抵抗で開放（Open）可否を判断し、異なるネットに接続している検査点間も同じ方法で抵抗を測定して短絡（Short）可否を判断する。

例えば、図２の（ａ）のように、検査点１（ＴＰ_１）と検査点２（ＴＰ_２）は互いに異なるネット１とネット２上に存在し、検査点１（ＴＰ_１）と検査点２（ＴＰ_２）との間の抵抗を測定して測定値が基準抵抗値以下に測定されると、ネット１とネット２が短絡状態、すなわち設計とは異なって電気的に分離されていないことが分かる。また、図２の（ｂ）のように、検査点３（ＴＰ_３）と検査点４（ＴＰ_４）が同一ネット３上に存在し、２つの検査点間の抵抗測定値が基準抵抗値よりも大きく測定されると、開放状態、すなわち、電気的に接続されていないことが分かる。常用の測定装備としては電圧と電流を測定できるマルチテスタ（Multi Tester）と、電源供給装置を備えて抵抗を直接測定できるソースメーター（Source Meter）などがある。

一方、信頼性試験の側面から、印刷回路基板の進行性不良を起こす原因の１つであるマイクロオープンと、ＲＦシステムにおけるノイズ発生の原因となるマイクロショットを検出するための低準位検査及び高電流検査をさらに行ってもよい。

（２．検査レベル２）
図３に示すように、伝送線に１つの受動素子が接続された場合、電気検査の主な観点は、受動素子の電気的な性能検証及び伝送線路の連続性の可否である。しかし、伝送線路の連続性に問題があると、測定される受動素子の特性にも大きな影響を及ぼすため、受動素子の電気的な特性を検査するだけで、伝送線路の連続性検査として代替することができる。

受動素子の特性を検査するために用いられる測定方法は受動素子の種類に応じて異なり、測定される受動素子の有する容量値に応じて用いられる電気信号の範囲も変えなければならない。抵抗の場合、検査レベル１の測定方法と同様に、定電圧／定電流を用いて電流／電圧を検出し、抵抗値（Ｒ）を測定できるが、キャパシタとインダクタの場合は、時間に応じて電圧／電流の大きさ及び方向が変わり、キャパシタンス（Ｃ）及びインダクタンス（Ｌ）を低容量の値まで測定するためには、周波数成分を有する交流電源を用いなければならない。

検査レベル２では、図３に示すように、受動素子が接続されている検査点に適正周波数と大きさの交流信号を印加し、このとき、回路に発生する電圧と電流の大きさ及び位相を測定する方式で検査が行われる。これによって、受動素子が含まれている回路のインピーダンス値を測定でき、測定されたインピーダンス値から回路の等価モデルを用いて抵抗、キャパシタンス、インダクタンスを計算することができる。

このように抵抗、キャパシタ、インダクタ、及び対象回路のインピーダンスを測定するための常用の測定装備としては、ＬＣＲメーター（LCR Meter）、インピーダンスアナライザ（Impedance Analyzer）などがあり、測定可能な電圧及び電流の範囲、使用可能な周波数の範囲に応じて、測定可能な抵抗、キャパシタンス、インダクタンスの範囲が制限されることもある。

通常、測定周波数が高くなるほど、低準位のキャパシタンス及びインダクタンスの検出が可能となるが、測定周波数が高くなることにつれて、低周波では測定結果にあまり影響を及ぼさないため無視しても問題がなかった回路上の寄生成分がますます増加して測定結果に誤差を生じさせる原因となることもある。

（３．検査レベル３）
図４に示すように、複数の受動素子が直列または並列に接続されている構造の場合、電気検査の主な観点は、各受動素子の電気的な性能検証と受動素子に接続している伝送線の電気的無欠性の可否である。レベル２と同様に、伝送線路の連続性に問題があると、測定される受動素子の特性にも大きな影響を及ぼすため、受動素子の電気的な特性を検査するだけで、伝送線路の連続性の検査として代替することができる。

内蔵された受動素子の電気的な性能を測定するために、検査レベル３においても検査レベル２と同様に、時間に応じて電圧／電流の大きさ及び方向が変わり、周波数成分を有する交流電源が用いられる。しかし、検査レベル３では、少なくとも２つ以上の受動素子が接続されているため、回路の両端に設置された検査点から測定されるインピーダンス値は、接続されている全ての受動素子のインピーダンス特性が合わされた結果である。トータルインピーダンス（total impedance）の測定だけでは、個別受動素子に対する性能保障に限界があり、その原因は、内蔵される素子の電気的な特性がトレランス（Tolerance）を有するからである。また、ガード回路（Guarding circuit）を用いてそれぞれに対する素子測定を行ってもよい。

したがって、検査レベル３においては、少なくとも２つ以上の特定周波数から合成インピーダンスと位相を測定して各個別素子に対する特性の良否を判断する方案が提案される。周波数の選択は、各受動素子の特徴をよく表すところをシミュレーションプログラムや計算により予め予測して決定することができる。周波数によるインピーダンス及び位相の連続的な変化を測定すれば、より明確な分析が可能となるだろう。

このように対象回路のインピーダンス及び位相を周波数に応じて測定するための常用の測定装備としては、インピーダンスアナライザ、ネットワークアナライザ（Network Analyzer）などがあり、測定可能な周波数の範囲が広いほど測定の正確度を高めることができる。測定周波数が高くなるにつれて測定に用いられる機構も高周波用に変えることがよい。

印刷回路基板の検査点との電気的な接触のために用いられるプローブチップ及び電気信号を測定装備まで伝達するための伝送線も高周波領域にて使用できるものであればよく、常用の高周波用プローブチップを使用できるように、受動素子の内蔵された基板の検査点を予め設計して印刷回路基板上に配置させることにより、高価の高周波用インターフェースを別途に製作しなくても、インピーダンス及び位相などを測定できるようにすることもできる。

（４．検査レベル４）
図５は、複数の受動素子が直列及び／または並列に構成され、システム内で信号フィルタ（Signal Filter）の役割をする場合の測定方法を示している。このような構造の場合、検査の主な観点は、個別受動素子の電気的な性能よりも、この回路で達成しようとする信号処理の結果である。

レベル２と同様に、伝送線路の連続性に問題がある場合は、測定される回路の特性にも大きな影響を及ぼすため、全体回路の電気的な特性を検査するだけで、伝送線路の連続性検査として代替することができる。検査レベル４は、このように内蔵された受動素子の構成がローパスフィルタ（Low Pass Filter）、ハイパスフィルタ（High Pass Filter）、バンドパスフィルタ（Band Pass Filter）の機能をする場合、印刷回路基板上でフィルタの特性を検査することと定義する。

フィルタの特性を評価する項目として、周波数によるＳ−パラメータを用いることができる。Ｓ−パラメータを測定するための常用の測定装備としては、回路網分析器とも呼ばれるネットワークアナライザがある。図５に示すように、フィルタの各ポート（Port）の役割をする検査パッド５１，５２，５３，５４は、それぞれネットワークアナライザの測定ポートに１対１に接続し、各ポート毎の入力と出力の周波数信号分布結果を共有することでＳ−パラメータを測定することができる。

一方、測定対象となる印刷回路基板は、回路モデリング（Modeling）及びシミュレーションにより設計値を有する。すなわち、モデリング及びシミュレーションにより予め設計値を獲得し、設計値と測定値を比較して印刷回路基板に異常があるか否かを判断する。

ここで、個別受動素子が有する電気的な特性は検査されない。したがって、どの受動素子が問題であるかは分からない。ただし、構成された受動素子のうちの１つが不良である場合、全体的なフィルタの特性がシミュレーション結果とは異なるため、良否判断の根拠となり得る。Ｓ−パラメータ以外にも、挿入損失、帯域幅（Bandwidth）、スカート（Skirt）特性、ノイズレベル（Noise Level）などが良否判断の根拠として用いることができる。

（５．受動素子が内蔵された印刷回路基板に対する検査フロー）
図６は、検査フローを示している。検査フローは、レベル１―＞レベル２―＞レベル３―＞レベル４の順に行われるのが好ましい。ただし、順序を相互変更して行っても構わない。これは、全体回路に対する接続状態に相関関係がないからである。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０ 印刷回路基板
ＴＰ_１、ＴＰ_２、ＴＰ_３、ＴＰ_４ 検査点

Claims (2)

1. 受動素子が接続されていない伝送線に対して開放または短絡可否を検査する工程と、
   １つまたはそれ以上の受動素子が接続されている伝送線に交流電源を印加して合成インピーダンスを測定する工程と、
   前記測定された合成インピーダンスと設計値とを比較する工程と、
   前記受動素子のフィルタの特性を測定する工程と、を含み、
   前記測定されたフィルタの特性が、挿入損失、帯域幅、スカート特性、ノイズレベル、Ｓ−パラメータのうちのいずれか１つであることを特徴とする受動素子が内蔵された印刷回路基板の検査方法。
2. 抵抗、インダクタ、キャパシタのうちの２つ以上を含むフィルタが内蔵された印刷回路基板に交流電源を印加する工程と、
   前記印加された交流電源に対する前記フィルタの特性を測定する工程と、
   測定された前記フィルタの特性と設計値を比較して前記印刷回路基板に異常があるか否かを判別する工程と、
   をさらに含むことを特徴とする請求項１に記載の受動素子が内蔵された印刷回路基板の検査方法。

Images