CN220650802U - 一种用于检测被测装置中的电气缺陷的传感器装置 - Google Patents

一种用于检测被测装置中的电气缺陷的传感器装置 Download PDF

Info

Publication number
CN220650802U
CN220650802U CN202222849843.1U CN202222849843U CN220650802U CN 220650802 U CN220650802 U CN 220650802U CN 202222849843 U CN202222849843 U CN 202222849843U CN 220650802 U CN220650802 U CN 220650802U
Authority
CN
China
Prior art keywords
conductor
signal
conductors
ground
sensor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222849843.1U
Other languages
English (en)
Inventor
M·普拉贾帕蒂
邱铁
D·马克
S·黄
A·泰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keysight Technologies Inc
Original Assignee
Keysight Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keysight Technologies Inc filed Critical Keysight Technologies Inc
Application granted granted Critical
Publication of CN220650802U publication Critical patent/CN220650802U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

提供了一种用于检测被测装置(DUT)中的电气缺陷的传感器装置。所述传感器装置包括：信号线，其被配置为通过所述DUT中的第一导体传导刺激信号；电感器，其与所述信号线串联连接，用于提供电感；和接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述DUT中的第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号。所述信号线的谐振频率是基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来确定的。所述谐振频率的增加指示所述第一导体和/或所述第二导体中的开路缺陷，并且所述谐振频率的减小指示所述第一导体和所述第二导体之间的短路缺陷。

Description

一种用于检测被测装置中的电气缺陷的传感器装置
技术领域
本实用新型涉及一种用于检测被测装置中的电气缺陷的传感器装置。
背景技术
电子制造商依靠电子装置的功能测试和在线测试(ICT)来提供足够的测试覆盖范围。通常，功能测试实现电子产品内的故障检测，但是当识别出有缺陷的产品时，功能测试无法识别电子产品内的特定部件和/或电气连接。在不能识别具体故障原因的程度上，这会导致大量故障电子产品报废，从而造成大量浪费和不利的环境影响。ICT实现故障检测，并且能够识别导致检测到的故障的部件(包括引脚)和/或电气连接。然而，ICT取决于测试接入点的可用性，例如，以印刷电路板组件(PCBA)或被测装置(DUT)的其他电子电路上的测试焊盘的形式。
现代PCBA通常包含用于PCBA的PCB的多个板对板或线对板连接器，这些连接器提供了设计灵活性，易于维修并易于升级系统。常见类型的PCB连接器包括例如扁平柔性电缆(FFC)接头、堆叠连接器、外围组件互连(PCI)Express连接器和夹层连接器。尽管电子装置中存在大量此类PCB连接器，但由于存在独特的挑战，因此没有合适的ICT解决方案来测试它们。例如，PCB连接器的焊接引脚通常被连接器覆盖件隐藏，因此不易于进行测试。此外，PCB连接器可以放置在密集的PCBA环境中，这使得放置用于POGO引脚的接入点是不切实际的。
传统的接触探针解决方案，例如钉子床和虚拟隧道端点(VTEP)，需要测试探针的接入点才能物理接触PCBA。由于PCBA上的部件密度和铜迹线密度不断增加，因此PCBA上的接入点空间非常有限或没有可用的空间。在这种情况下，现有的接触探针解决方案无法起作用。其他常规技术(例如边界扫描)要求在测试缺陷时使DUT通电。这种供电的DUT技术主要适用于特定的集成电路(IC)封装，并且不可扩展以覆盖PCB中的多个连接器。但是，在存在未纠正的缺陷的情况下，使DUT通电以进行测试可能会导致DUT不可逆转的损坏。其他常见的限制包括复杂的数据分析、耗时的扫描和测量、高频电路、低鲁棒性、缺陷灵敏度分辨率不足和高成本。
实用新型内容
本实用新型涉及一种用于检测被测装置中的电气缺陷的传感器装置，所述传感器装置包括：
信号线，其被配置为通过所述被测装置中的第一导体传导刺激信号；
电感器，其与所述信号线串联连接，用于提供电感；和
接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述被测装置中的第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号，其中，所述信号线的谐振频率是基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来确定的，并且
其中，所述谐振频率的增加指示所述第一导体和/或所述第二导体中的开路缺陷，并且所述谐振频率的减小指示所述第一导体和所述第二导体之间的短路缺陷。
本实用新型还涉及一种用于检测被测装置中的电气缺陷的传感器装置，所述传感器装置包括：
多个信号线，其被配置为通过所述被测装置中的对应的多个第一导体来传导刺激信号；
至少一个电感器，其与所述多个信号线串联连接，用于提供至少一个电感；
多个接地线，其被配置为提供通过所述被测装置中对应的多个第二导体的接地路径，用于通过所述多个信号线和所述多个第一导体传导的刺激信号，其中所述多个接地线分别与所述多个信号线相邻地布置；和
开关或多路复用器中的至少一个，其被配置为选择性地分别向所述多个信号线提供所述刺激信号，和/或选择性地将所述多个接地线分别接地，
其中，响应于所述刺激信号，在所述多个信号线与所述多个接地线中的相邻接地线之间、在所述多个信号线与所述对应的多个第一导体之间、在所述多个接地线与所述对应的多个第二导体之间、以及在所述多个第一导体与所述多个第二导体中的相邻第二导体之间产生电容耦合，其中所述电容耦合共同提供分别对应于所述多个信号线的有效电容，其中，所述多个信号线的谐振频率是基于所述至少一个电感和对应的有效电容确定的，并且
其中，对于所述多个信号线中的每个信号线，所述谐振频率的增加指示所述对应的第一导体或与所述对应的第一导体相邻的所述多个第二导体中的一个第二导体中的开路缺陷，并且所述谐振频率的减小指示所述对应的第一导体和与所述对应的第一导体相邻的所述多个第二导体中的一个第二导体之间的短路缺陷。
附图说明
当结合附图阅读时，从下面的详细描述中可以最好地理解示例性实施方案。要强调的是，各种特征不一定按比例绘制。实际上，为了讨论清楚起见，可以任意增大或减小尺寸。在适用和实际的情况下，相同的附图标记指代相同的元件。
图1A是根据代表性实施方案的用于检测DUT中的电气缺陷的传感器装置的简化透视图。
图1B是根据代表性实施方案的插入DUT中的传感器装置的简化透视图。
图2A示出了根据代表性实施方案的当没有开路或短路缺陷时连接到DUT的传感器装置的等效电路。
图2B示出了根据代表性实施方案的传感器装置的涉及部分中的对应电容耦合。
图3A示出了根据代表性实施方案的连接到具有开路缺陷的DUT的传感器装置的等效电路。
图3B示出了根据代表性实施方案的传感器装置的涉及部分中的对应电容耦合。
图4A示出了根据代表性实施方案的连接到具有短路缺陷的DUT的传感器装置的等效电路。
图4B示出了根据代表性实施方案的传感器装置的涉及部分中的对应电容耦合。
图5是示出根据代表性实施方案的针对无缺陷、开路缺陷和短路缺陷作为传感器装置的激励位置的函数的谐振频率的曲线图。
图6是根据代表性实施方案的插入到连接到IC封装的DUT中的传感器装置的简化透视图。
图7是根据代表性实施方案的系统的简化框图，该系统包括用于检测DUT中的电气缺陷的传感器装置和示出反射系数的频率响应的测量结果的曲线图的显示器。
具体实施方式
在下文的详细说明中，出于解释而非限制的目的阐述了公开具体细节的示例性实施方案，以更全面地理解根据本教导的实施方案。然而，对于受益于本公开文本的本领域普通技术人员来说，显而易见的是，根据本教导的偏离本文公开的具体细节的其他实施方案仍在所附权利要求的范围内。另外，已知的装置和方法在此不在赘述，以免影响对示例性实施方案的说明。这种方法和设备显然在本教导的范围内。
本文使用的术语仅用于描述特定实施方案的目的，而不旨在限制。所定义的术语附加于在本教导的技术领域中通常理解和接受的所定义术语的技术和科学含义之上。
如说明书和所附权利要求书中所使用的，术语“一”、“一个”和“该”包括单数和复数指代物，除非上下文另有明确规定。因此，例如，“一装置”包括一个装置和多个装置。如说明书和所附权利要求书中所使用的，除了其普通含义之外，术语“实质”或“实质上”是指在可接受的限度或程度内。如说明书和所附权利要求书中所使用的，除了其普通含义之外，术语“大约”意指在本领域普通技术人员可接受的限度或量内。例如，“大致相同”意味着本领域普通技术人员会认为被比较的项目是相同的。
如附图所示，诸如“上方”、“下方”、“顶部”、“底部”的关系术语可用于描述各种元件彼此之间的关系。除了附图中描述的取向之外，这些相关术语旨在包含其元件的不同取向。例如，如果图中描绘的传感器装置(例如，探针)相对于图中的视图被倒置，则例如被描述为在另一个元件“之上”的元件现在将在所述元件之下。类似地，如果设备相对于附图中的视图旋转90°，则描述为在另一个元件“之上”或在另一个元件“之下”的元件现在将与另一个元件“相邻”；其中“相邻”意味着邻接另一个元件，或者所述元件之间具有一个或多个层、材料、结构等。
通常，根据各种实施方案，传感器装置能够检测电路(在本文中称为被测装置(DUT))中的开路缺陷和/或短路缺陷(故障)。例如，在DUT的焊接接头处可能会出现开路和/或短路缺陷。例如，DUT可以是印刷电路板组件(PCBA)或IC，但是在不脱离本教导的范围的情况下，各种实施方案可以用于测试具有电路的其他类型的DUT。各种实施方案可用于例如测试PCB组装件上的导电金属迹线的完整性和/或PCB组装件上的连接器部件的迹线与引脚之间的焊料连接。特别地，关于焊料连接，当焊接接头未能接触到对应的引脚时，可以检测到开路缺陷，并且当相邻的焊接接头在一起电连接对应的引脚和/或迹线时，可以检测到短路缺陷。
传感器装置无需接入点或POGO引脚即可检测开路和短路故障。此外，所述传感器装置能够实现不通电测试，因为它不需要对DUT通电来执行测量。此外，传感器装置可用于测试PCB连接器，例如FFC接头连接器、堆叠连接器、PCI Express连接器和夹层连接器，其不具有常规的ICT解决方案。另外，由于PCB连接器与PCBA的连接部件(例如IC和键合引线)形成连续电路，所以当IC连接到PCB连接器时，传感器装置也可以检测这些结构上的故障。
根据代表性实施方案，提供了一种用于检测DUT中的电气缺陷的传感器装置。所述传感器装置包括：信号线，其被配置为通过所述DUT中的第一导体传导刺激信号；电感器，其与所述信号线串联连接，用于提供电感；和接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述DUT中的第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号。所述信号线的谐振频率是基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来确定的。所述谐振频率的增加指示所述第一导体和/或所述第二导体中的开路缺陷，并且所述谐振频率的减小指示所述第一导体和所述第二导体之间的短路缺陷。
根据另一代表性实施方案，提供了一种用于检测DUT中的电气缺陷的传感器装置。所述传感器装置包括：多个信号线，所述信号线被配置为通过所述DUT中的对应的第一导体传导刺激信号；至少一个电感器，其与所述信号线串联连接，用于提供至少一个电感；多个接地线，其被配置为为通过所述信号线和所述第一导体传导的刺激信号提供通过所述DUT中的对应的第二导体的接地路径，其中所述接地线被布置为分别与所述信号线相邻；以及多路复用器，其被配置为选择性地将所述刺激信号分别提供给所述信号线。响应于所述刺激信号，在所述信号线与所述接地线中的相邻接地线之间、在所述信号线与所述对应的第一导体之间、在所述接地线与所述对应的第二导体之间、以及在所述第一导体与所述第二导体中的相邻第二导体之间产生电容耦合，其中所述电容耦合共同提供分别对应于所述信号线的有效电容。所述信号线的谐振频率是基于所述至少一个电感和对应的有效电容确定的。对于每个信号线，谐振频率的增加指示对应的第一导体或与对应的第一导体相邻的其中一个第二导体中的开路缺陷，并且，所述谐振频率的减小指示所述对应的第一导体和与所述对应的第一导体相邻的其中一个第二导体之间的短路缺陷。
根据另一个代表性实施方案，提供了一种用于检测DUT中的电气缺陷的系统，该DUT具有第一导体和与第一导体相邻布置的第二导体。所述系统包括：信号源，其被配置为产生刺激信号；和传感器装置，其被配置为将所述刺激信号施加到所述DUT的所述第一导体和所述第二导体。所述传感器装置包括：信号线，其被配置为通过所述第一导体传导所述刺激信号；电感器，其与所述信号线串联连接，用于提供电感；和接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号。所述系统进一步包括处理单元和用于存储指令的存储器，所述指令在由所述处理单元执行时使所述处理单元：基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来测量所述信号线的谐振频率，当所述谐振频率高于参考谐振频率时，识别所述第一导体和/或所述第二导体中的开路缺陷，当所述谐振频率低于所述参考谐振频率时，识别所述第一导体和所述第二导体之间的短路缺陷，并且当所述谐振频率在所述参考谐振频率的阈值范围内时，识别正常的第一和第二导体。
图1A是用于检测DUT中的电气缺陷的传感器装置的简化透视图，并且图1B是根据代表性实施方案的插入DUT中的传感器装置的简化透视图。
参考图1A和图1B，传感器装置100包括插入卡105，该插入卡可插入到在代表性DUT150上的开放间隙连接器157的开口158中，所述代表性DUT可以是例如PCB或PCB组装件。传感器装置100可以是例如测试探针。插入卡105也可以是PCB，例如，由FR-4环氧树脂层压板或其他兼容的介电衬底材料形成。DUT 150包括导体155，其包括156在开放间隙连接器157的开口158内的对应引脚部分，以及电连接到引脚部分156的对应迹线154。在DUT 150中的导体155还可以包括焊接接头，例如，将引脚部分156与相应的迹线154接合。导体155还可以包括来自附加电路(例如IC封装和/或芯片)的键合引线，例如，如下面参考图6所讨论的。键合引线可以连接在附加电路的引脚部分与内部管芯芯片之间，并且附加电路的引脚部分然后可以连接至例如迹线154。
在所描绘的实施方案中，传感器装置100包括多个信号线111、112、113、114、115、116、117和118以及分别交替布置在信号线111-118之间的多个接地线121、122、123、124、125、126、127和128。信号线111-118和接地线121-128例如可以是形成在插入卡105的衬底材料的表面上的铜、金、铝或其他兼容的导电材料。当插入卡105插入开口158时，如图1B所示，信号线111-118和接地线121-128接触在插入卡105的传感器尖端103处的导体155中的相应导体。“接触”是指信号线111-118和接地线121-128例如可以分别在引脚部分156处物理地接触导体155，或者可以在不物理地接触导体155的情况下与导体形成强电容耦合。当信号线111-118没有物理地接触导体155时，刺激信号通过导体155经由第二电容耦合传导。同样地，当接地线121-128没有物理地接触导体155时，通过导体155经由第三电容耦合提供相应的接地路径。在所描绘的实施方案中，信号线111-118和接地线121-128可以电连接到开放间隙连接器157的开口158中的对应的引脚部分156，如上所述，并且因此被认为是接触导体155。
传感器装置100进一步包括分别连接到信号线111-118的电感器131、132、133、134、135、136、137和138，以提供对应的电感。电感器131-138可以是例如表面贴装器件(SMD)。电感器131-138串联连接在信号源(未示出)和在传感器尖端103处的信号线111-118的接触端之间。信号源可以是例如包括在矢量网络分析仪(VNA)中的RF信号源，并且被配置为提供刺激信号(例如，电压信号)，但是在不脱离本教导的范围的情况下可以合并任何兼容的RF信号源。值得注意的是，电感器131-138代表对应的电感，并且即使它们被示出为单个电感器，但是应当理解，电感器131-138中的每一个可以使用串联连接的一个或多个电感器来实现。在替代实施方案中，信号线111-118可以共享一个或多个电感器，而不脱离本教导的范围。例如，单个电感器可以连接在信号源与所有信号线111-118之间，或者单个电感器可以连接在信号源与信号线111-118对之间，用于总共四个电感器。而且，在实施方案中，信号线111-118、接地线121-128和电感器131-138的相同布置可以设置在插入卡105的相对侧上。
当传感器装置100的插入卡105插入到开口158中时，信号线111-118和接地线121-128分别接触导体155的相应引脚部分156。由信号源施加刺激信号，信号线111-118通过与它们接触的导体155传导刺激信号，以提供相应的激励路径，并且接地线121-128通过与其接触的相邻导体155传导返回信号，以提供到接地的相应返回路径。例如，信号线111可以通过DUT 150中的导体155中的第一导体155-1传导刺激信号，并且相邻的接地线121可以通过导体155中的第二导体155-2传导返回信号，第二导体155-2与第一导体155-1相邻。因此，通过信号线111(和串联连接的电感器131)、第一导体155-1、第二导体155-2和接地线121提供完整的电路。
可以将刺激信号同时、一次以两个或更多个的组、或一次一个地施加到信号线111-118。这可以使用一个或多个多路复用器(未示出)或一个或多个开关(未示出)来完成，例如，其连接到传感器装置100的信号线111-118和/或地线121-128。例如，多路复用器可以被配置为从信号源接收刺激信号，并且将刺激信号连续地施加到信号线111-118中的每一个，和/或从接地线121-128接收返回信号并且将返回信号连接到地。当多路复用器和/或开关连接到信号源和地两者时，它们可以协同操作以在信号源和地之间选择性地连接信号线111-118和地线121-128的对或互补组，从而调谐传感器装置100的灵敏度。例如，多路复用器和/或开关的操作可以由处理单元(诸如下面参考图7讨论的处理单元710)控制。
在DUT 150中存在开路缺陷和短路缺陷将改变等效电路的参数，如下所述。这些由有效阻抗反映，因此可以通过测量谐振频率来检测。例如，对于信号线111，基于响应于刺激信号而生成的信号线111的电感和有效电容来确定谐振频率。谐振频率的增加指示第一导体155-1和/或第二导体155-2中的开路缺陷，并且谐振频率的减小指示第一导体155-1和第二导体155-2之间的短路缺陷。谐振频率可以通过例如连接到传感器装置100的VNA来测量，但是在不脱离本教导的范围的情况下可以并入能够测量谐振频率的任何兼容的测试仪器。
当操作时，传感器装置100和DUT 150一起形成等效电路，包括由施加刺激信号引起的并且部分取决于是否存在开路和短路缺陷的各种电容。图2A示出了根据代表性实施方案的当没有开路或短路缺陷时连接到DUT的传感器装置的等效电路，图2B示出了根据代表性实施方案的传感器装置的涉及部分中的对应电容耦合。
参考图2A和2B，传感器装置100的代表性信号线111(b1)与DUT 150的第一导体155-1(t1)耦合，传感器装置100的代表性地线121(b2)与DUT 150的第二导体155-2(t2)耦合。如上所述，信号线111和接地线121彼此相邻，第一导体155-1和第二导体155-2彼此相邻。第一导体155-1包括第一引脚部分156-1和第一迹线154-1，它们可通过第一焊接接头连接，第二导体155-2包括第二引脚部分156-2和第二迹线154-2，它们可以通过第二焊接接头连接。没有开放或短路缺陷，因此图2A和2B中的传感器装置的操作100提供参考谐振频率。
等效电路包括信号源Evna和电阻Rvna，其中电阻Rvna可以是信号源Evna的50欧姆输出阻抗。在DUT 150的第一导体155-1和第二导体155-2内部，电阻RS(传感器电阻)和电感LS(传感器电感)串联连接在信号源Evna和等效阻抗Zin之间。等效电路还可以包括代表性开关或多路复用器S/M(可选)，当其被包括在或连接到传感器装置100时，被配置为选择性地将来自信号源Evna的刺激信号分别提供给信号线111-118(包括信号线111)。替代地或附加地，等效电路可以包括在地与其他电路元件之间的可选开关或多路复用器S/M(未示出)，以便将地线121-128(包括地线121)分别选择性地连接到地。
信号线111(b1)和接地线121(b2)之间的电容耦合由电容Cb1-b2指示(第一电容耦合)。此外，信号线111(b1)与相邻的第一导体155-1(t1)之间的电容耦合由电容Cb1-t1(第二电容耦合)指示，并且接地线121(b2)和相邻的第二导体155-2(t2)之间的电容耦合由电容Cb2-t2(第三电容耦合)指示。第一导体155-1(t1)和第二导体155-2(t2)之间的电容耦合由电容t1-t2(第四电容耦合)指示。出于解释的目的，图2A中的电容Ct1-t2由第一导体155-1上侧与第二导体155-2之间的电容Ct1u-t2和第一导体155-1下侧与第二导体155-2之间的电容Ct1d-t2的并联布置(总和)表示。在所描绘的示例中，第一导体上侧t1u表示第一导体155-1的第一引脚部分156-1，并且第一导体下侧t1d表示第一导体155-1的第一迹线154-1。阻抗Zt1-t2是第一导体155-1和第二导体155-2之间的残余阻抗，不包括电容耦合Ct1-t2。
因此，基于图2A所示的等效电路，并且假设Cb1-t1＝Cb2-t2，并且Zt1-t2＝∞(开放端)，则可以根据表达式(1)确定参考情况的谐振频率fr，其中LS是传感器装置的电感(如上所述)，CS是传感器装置的有效电容：
传感器装置的有效电容CS可以根据表达式(2)确定：
通常，由于第一和第二导体155-1和155-2之间的较高的电容耦合将增加有效电容CS并降低传感器装置的谐振频率fr，并且第一导体155-1和第二导体155-2之间的较低电容耦合将减小有效电容CS并增加传感器装置的谐振频率fr。
图3A示出了当存在开路缺陷时连接到DUT的传感器装置的等效电路，并且图3B示出了根据代表性实施方案的传感器装置的涉及部分中的对应电容耦合。参考图3A和图3B，在第一导体155-1上示出了开路缺陷(例如，裂纹)，其可以是例如第一引脚部分156-1和第一迹线154-1之间的焊接接头中的缺陷。在等效电路中，开路缺陷在图3A中由开路电容Ct1u-t1d表示，在图3B中在第一导体155-1中由虚线圆圈260指示。当在第一导体155-1中存在这种开路缺陷时，第一导体155-1被分成两个部分：表示第一引脚部分156-1的第一导体上侧t1u和表示第一迹线154-1的第一导体下侧t1d，如上所述。因此，第一导体155-1(t1)和第二导体155-2(t2)之间的原始耦合电容Ct1-t2被开路电容Ct1u-t1d切断，在测量中导致电容Ct1d-t2的影响显著减小(有效地消失)，例如，如下面的表达式(4)所示。假设开路电容Ct1u-t1d等于kCt1d-t2(其中k为正数)，那么对于开路缺陷情况，传感器装置的有效电容可以根据表达式(3)确定：
电容为开路缺陷电容，满足关系式(4)：
也就是说，当一个开路缺陷发生时，Ct1-t2变为CS变为/>从而表达式(2)变为表达式(3)，证明了/>表达式(4)表明/>小于Ct1-t2，因此等效总电容减小，谐振频率增加。换句话说，开路缺陷将减小第一导体155-1和第二导体155-2之间的有效电容耦合，并增大传感器装置100的谐振频率fr。
图4A示出了当存在短路缺陷时连接到DUT的传感器装置的等效电路，并且图4B示出了根据代表性实施方案的传感器装置的涉及部分中的对应电容耦合。参考图4A和4B，示出了第一导体155-1和第二导体155-2之间的短路缺陷(例如，杂散焊料)。在等效电路中，通过与图4A中的阻抗Zt1-t2并联连接的“短路”线来表示短路缺陷，并且在图4B中由连接第一导体155-1和第二导体155-2的箭头265指示。也就是说，当出现短路缺陷时，原始的第一导体155-1和第二导体155-2被短路在一起，并且有效地合并为单个导体t。第一导体155-1和第二导体155-2之间的有效电容耦合变为无穷大，从而降低了传感器装置100的谐振频率。
值得注意的是，参考图2A、图3A和图4A，当在信号线111和接地线121的端部处的传感器尖端103接近第一导体155-1和第二导体155-2时，电容Cb1-t1和Cb2-t2增加，导致传感器装置100的灵敏度增加。当传感器尖端103与DUT 150导体(例如，上引脚部分156)电接触时，最大灵敏度将出现。此外，当阻抗Zt1-t2被建模为电感器或电阻器时，开路缺陷将继续引起相邻导体中的等效阻抗Zin的显著变化并由谐振频率偏移检测到。
图5是根据代表性实施方案的仿真结果的曲线图，其示出了针对无缺陷、开路缺陷和短路缺陷作为传感器装置的激励位置的函数的谐振频率(单位为MHz)。
参见图5，针对八个激励位置1-8获得八个谐振频率结果，其分别对应于图1A和图1B中的信号线111-118。接地线121-128在该示例中也对应于不同的激励位置。此外，所有电感器131-138具有例如1μH的相同电感值。迹线510指示当DUT 150没有开路缺陷并且没有短路缺陷时的参考谐振频率。在这种情况下，在所示示例中，在每个激励位置1-8处的谐振频率几乎相同(约250MHz)。迹线520指示当DUT 150具有开路和短路缺陷时的谐振频率。在所描绘的示例中，分别对应于激励位置1和3的信号线111和113中存在0.01mm开路缺陷。在对应于激励位置6的信号线116和相邻的接地线126之间也存在短路缺陷。因此，在激励位置1(521)和3(522)处的谐振频率较高(约300MHz)，指示开路缺陷，并且在激励位置6(523)处的谐振频率较低(约100MHz)，指示短路缺陷。在剩余激励位置处的迹线520处于参考谐振频率(约250MHz)，表明没有开路或短路缺陷。在示例性设计中，激励位置1可以覆盖信号线111和接地线121，激励位置2可以覆盖信号线112和接地线122，并且激励位置6可以覆盖信号线116和接地线126。
图6是根据代表性实施方案的插入到连接到IC封装的DUT中的传感器装置的简化透视图。
参见图6，DUT 150通过导体155连接到IC封装170，使得导体155进一步包括IC封装170的电路(例如，IC迹线、键合引线等)。更具体地，在所描绘的示例中，DUT 150通过导体155的第九导体155-9的第九迹线154-9和第十导体155-10的第十迹线154-10的延伸连接到IC封装170，第九和第十迹线分别连接到IC迹线175-4和IC迹线175-5。IC封装170的内部是代表性芯片171，其可以是例如微控制器。在所描绘的示例中，IC迹线175-4通过键合引线176-1连接到芯片171上的接合焊盘(或引脚)，并且IC迹线175-5通过键合引线176-2连接到芯片171上的相邻接合焊盘。响应于经由信号线115和第九导体155-9从传感器装置100接收的刺激信号，在键合引线176-1和176-2之间有感应键合引线耦合电容C。
由于存在于键合引线176-1和176-2上的开路缺陷和短路缺陷可以改变来自两个相应接合焊盘之间的耦合的影响，这些开路缺陷和短路缺陷可以用上面讨论的相同检测原理来检测，其中，开路缺陷增大传感器装置100的谐振频率，而短路缺陷减小传感器装置100的谐振频率。例如，键合引线176-1上的开路缺陷可导致键合引线耦合电容Cin的影响在测量中显著减小，使得能够通过传感器装置100检测开路缺陷，与上面参考图3A和图3B所讨论的电容Ct1d-t2的情况一样。类似地，键合引线176-1和176-2之间的短路缺陷导致键合引线176-1和176-2(并且通过扩展，第九导体155-9和第十导体155-10)之间的有效电容耦合变得无限，从而降低传感器装置100的谐振频率。
图7是根据代表性实施方案的系统的简化框图，该系统包括用于检测DUT中的电气缺陷的传感器装置和示出反射系数的频率响应的测量结果的曲线图的显示器。
参见图7，系统700包括处理单元710和用于存储可由处理单元710执行以实现本文描述的过程的指令的存储器720。系统700进一步包括：用于与用户接口的用户接口730；用于与传感器装置100(例如，其也可以被认为是系统700的一部分)接口的传感器装置接口740；和显示器750，其被配置为至少显示由传感器装置100测量的谐振频率，如下所述。在各种实施方案中，系统700的全部或部分可以例如在诸如VNA的测试仪器中实现。
处理单元710表示一个或多个处理装置，并且被配置成执行软件指令以执行如在本文中的各种实施方案中所描述的功能。处理单元710可以使用硬件、软件、固件、硬连线逻辑电路或其组合的任何组合由服务器、通用计算机、中央处理单元、一个或多个处理器、微处理器或微控制器、状态机、可编程逻辑器件、现场可编程门阵列(FPGA)、专用集成电路(ASIC)或其组合来实现。因此，术语“处理单元”包括能够执行程序或机器可执行指令的电子部件，可以被解释为包括多于一个的处理器或处理核心，如在多核处理器和/或并行处理器中那样。
存储器720可以经由一个或多个总线与处理单元710通信。存储器720存储用于实现本文描述的方法和过程的一些或所有方面的指令。例如，存储器720可以由任意数量、类型和组合的随机存取存储器(RAM)和只读存储器(ROM)来实现，并且可以存储各种类型的信息，例如软件算法，基于数据的模型，包括人工神经网络(ANN)和其他基于神经网络的模型，以及计算机程序，所有这些都可以由处理单元710执行。各种类型的ROM和RAM可以包括任何数量、类型和组合的计算机可读存储介质，例如磁盘驱动器、闪存、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移动磁盘、磁带、光盘只读存储器(CD-ROM)、数字通用磁盘(DVD)、软盘、蓝光光盘、通用串行总线(USB)驱动器或本领域已知的任何其他形式的计算机可读存储介质。存储器720是有形的，并且在其中存储软件指令的期间是非暂时性的。存储器720可以存储能够执行各种功能的软件指令和/或计算机可读代码。
用户接口730向用户提供由处理单元710输出的信息和数据，和/或接收由用户输入的信息和数据。也就是说，用户接口730使得用户能够输入数据并且能够控制或操纵本文描述的过程的方面，并且还使得处理单元710能够指示用户的控制或操纵的效果。用户接口730可以包括鼠标、键盘、轨迹球、操纵杆、触觉装置、触摸板、触摸屏和/或由麦克风或摄像机捕获的语音或手势识别，例如，或任何其他外围设备或控制件以允许来自处理单元710的用户反馈以及与之交互。
显示器750可以是诸如计算机监视器、电视、液晶显示器(LCD)、有机发光二极管(OLED)、平板显示器、固态显示器或阴极射线管(CRT)显示器或电子白板之类的监视器，例如。显示器750还可以提供图形用户接口(GUI)，用于与用户接口730结合操作，向用户显示信息以及从用户那里接收信息。
在所描绘的示例中，显示器750显示测量结果的曲线图，其示出了以分贝(dB)为单位的反射系数S11量值的频率响应。在曲线图中，迹线751指示当与传感器装置100的信号线和返回地线接触的DUT的导体没有开路缺陷和没有短路缺陷时的参考频率响应。在这个例子中，谐振频率约为65MHz，由反射系数S11的最小值约-19dB指示。迹线752指示当与信号线和返回接地线接触的DUT的导体中的至少一个导体具有开路缺陷时的频率响应。在该示例中，谐振频率约为160MHz，其高于由反射系数S11的最小值约-7dB指示的参考谐振频率。迹线753指示当在接触信号线的导体和接触返回地线的导体之间存在短路缺陷时的谐振频率。在该示例中，谐振频率小于10MHz，其低于参考谐振频率，由反射系数S11的最小值约-9dB指示。在替代配置中，显示器750可以被配置为显示作为反射系数S11的量值或相位的函数、或者作为传感器装置100的有效阻抗的量值或相位的函数的谐振频率。
在一个实施方案中，开路缺陷和短路缺陷的存在可以由处理单元710自动确定。也就是说，存储器720可以存储指令，当由处理单元710执行时，使得处理单元710例如基于反射系数S11来识别参考谐振频率。指令还可以使处理单元710建立阈值范围的高于参考谐振频率的第一频率阈值761，用于识别开路缺陷，以及该阈值范围的低于参考谐振频率的第二频率阈值762，用于识别短路缺陷。在所描绘的示例中，所述第一频率阈值建立在80MHz处，并且所述第二频率阈值建立在50MHz处。处理单元710可以通过使用从没有开路或短路缺陷的导体、具有已知开路缺陷的导体、和具有已知短路缺陷的导体获得的传感器装置100的频率响应的样本训练机器学习算法(诸如ANN模型)来确定第一和第二频率阈值761和762。基于训练数据，可以为每种情况(无缺陷、开路缺陷和短路缺陷)创建95％至99％(越高越好)的置信区间。置信区间用于设置频率阈值。当置信区间之间存在重叠时，可以通过调节参数(诸如电感值、传感器尖端尺寸等)来改进(优化)传感器装置的设计。这样的优化可以在仿真中完成，以获得更快的结果。可替代地，第一和第二频率阈值761和762可以由用户经由用户接口730输入。
关于机器学习算法，可以通过对特定DUT的测量或使用具有不同故障和没有故障情况的仿真模型来收集训练数据。使用训练数据，可以为各种故障分类开发合适的机器学习算法。此外，可以使用转移学习方法将机器学习算法的模型应用于不同的DUT板。
根据本文所述的实施方案的传感器装置能够检测DUT电路(诸如PCB连接器)中的开路和短路缺陷，而无需例如接入点或VTEP电容器板。另外，当IC连接到DUT PCB连接器时，传感器装置可以检测IC键合引线或引脚上的故障。传感器装置是不通电解决方案，这意味着它不需要DUT(例如，PCB或PCBA)被上电。这是一种更安全的方法来识别开路和短路缺陷，因为在存在未校正缺陷的情况下使DUT通电以进行测试可能会损坏DUT。传感器装置可以是非接触式的，也可以是基于接触式的解决方案。接触式提高了灵敏度，同时仍然不需要接入引脚。而且，该传感器装置具有成本效益，因为它具有简单的设计，可以使用现有的PCB技术容易地制造并且利用常见的无源SMD电感器。
尽管已经在附图和上述说明书中详细示出和描述了本实用新型，但此类图示和描述应被认为是说明性或示例性的而非限制性的；本实用新型不限于所公开实施方案。
通过研究附图、公开文本和所附权利要求书，在实践所要求保护的实用新型时，本领域一般技术人员可以理解和实现所公开实施方案的其他变体。在权利要求书中，词语“包括”不排除包含其他的元素或步骤，并且不定冠词“一个”并不排除多个。在相互不同的从属权利要求中引用某些措施的这种单纯事实并不指示不能有利地使用这些措施的组合。
虽然本文公开了代表性实施方案，但是本领域技术人员理解，根据本教导的许多变体都是可行的并且仍然在所附权利要求书的范围内。因此，本实用新型仅受所附权利要求书的范围限制。
综上所述，本实用新型包括如下技术方案：
在一个实施方案中，本实用新型涉及一种用于检测被测装置(DUT)中的电气缺陷的传感器装置，所述传感器装置包括：
信号线，其被配置为通过所述DUT中的第一导体传导刺激信号；
电感器，其与所述信号线串联连接，用于提供电感；和
接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述DUT中的第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号，
其中，所述信号线的谐振频率是基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来确定的，并且
其中，所述谐振频率的增加指示所述第一导体和/或所述第二导体中的开路缺陷，并且所述谐振频率的减小指示所述第一导体和所述第二导体之间的短路缺陷。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述有效电容作为在所述信号线和所述接地线之间产生的第一电容耦合、在所述信号线和所述第一导体之间产生的第二电容耦合、在所述接地线和所述第二导体之间产生的第三电容耦合、以及在所述第一导体和所述第二导体之间产生的第四电容耦合的函数而产生。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述信号线物理地接触所述第一导体，用于通过所述第一导体传导所述刺激信号，并且所述接地线物理地接触所述第二导体，用于提供所述接地路径。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述信号线不物理地接触所述第一导体，使得所述刺激信号经由所述第二电容耦合传导通过所述第一导体，并且
其中，所述接地线不物理地接触所述第二导体，使得所述接地路径经由所述第三电容耦合而被提供通过所述第二导体。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述DUT中的所述第一导体和所述第二导体包括焊接接头，所述焊接接头分别连接所述第一导体和所述第二导体的迹线和对应的引脚部分。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述DUT中的所述第一导体和所述第二导体包括键合引线。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中进一步包括：
插入卡，其可插入所述DUT上的开放间隙连接器的开口中，
其中，所述信号线和所述接地线形成在所述插入卡的表面上，并且
其中，当所述插入卡插入所述开口中时，所述信号线通过所述开放间隙连接器接触所述第一导体，并且所述接地线通过所述开放间隙连接器接触所述第二导体。
在另一个实施方案中，本实用新型涉及一种用于检测被测装置(DUT)中的电气缺陷的传感器装置，所述传感器装置包括：
多个信号线，其被配置为通过所述DUT中的对应的多个第一导体来传导刺激信号；至少一个电感器，其与所述多个信号线串联连接，用于提供至少一个电感；
多个接地线，其被配置为提供通过所述DUT中对应的多个第二导体的接地路径，用于通过所述多个信号线和所述多个第一导体传导的刺激信号，其中所述多个接地线分别与所述多个信号线相邻地布置；和
开关或多路复用器中的至少一个，其被配置为选择性地分别向所述多个信号线提供所述刺激信号，和/或选择性地将所述多个接地线分别接地，
其中，响应于所述刺激信号，在所述多个信号线与所述多个接地线中的相邻接地线之间、在所述多个信号线与所述对应的多个第一导体之间、在所述多个接地线与所述对应的多个第二导体之间、以及在所述多个第一导体与所述多个第二导体中的相邻第二导体之间产生电容耦合，其中所述电容耦合共同提供分别对应于所述多个信号线的有效电容，其中，所述多个信号线的谐振频率是基于所述至少一个电感和对应的有效电容确定的，并且
其中，对于所述多个信号线中的每个信号线，所述谐振频率的增加指示所述对应的第一导体或与所述对应的第一导体相邻的所述多个第二导体中的一个第二导体中的开路缺陷，并且所述谐振频率的减小指示所述对应的第一导体和与所述对应的第一导体相邻的所述多个第二导体中的一个第二导体之间的短路缺陷。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述至少一个电感器包括分别与所述多个信号线串联连接的多个电感器。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述至少一个电感器包括与所述多个信号线中的两个或更多个信号线串联连接的一个电感器。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述多个信号线物理地接触所述多个第一导体，以通过所述多个第一导体传导所述刺激信号，并且所述多个接地线物理地接触所述多个第二导体，以提供所述接地路径。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中，所述多个信号线不物理地接触所述多个第一导体以通过所述多个第一导体传导所述刺激信号，使得所述刺激信号经由对应的电容耦合传导通过所述多个第一导体，并且
所述多个接地线不物理地接触用于提供所述接地路径的所述多个第二导体，使得所述接地路径经由对应的电容耦合而被提供通过所述多个第二导体。
在一个具体实施方案中，在本实用新型所涉及的前述传感器装置中进一步包括：
插入卡，其可插入所述DUT上的开放间隙连接器的开口中，
其中，所述多个信号线和所述多个接地线形成在所述插入卡的表面上，并且
其中，当所述插入卡插入所述开口中时，所述多个信号线通过所述开放间隙连接器接触所述多个第一导体，并且所述多个接地线通过所述开放间隙连接器接触所述多个第二导体。
在另一个实施方案中，本实用新型涉及一种用于检测具有第一导体和与所述第一导体相邻布置的第二导体的被测装置(DUT)中的电气缺陷的系统，所述系统包括：
信号源，其被配置为产生刺激信号；
传感器装置，其被配置为将所述刺激信号施加到所述DUT的所述第一导体和所述第二导体，所述传感器装置包括：
信号线，其被配置为通过所述第一导体传导所述刺激信号；
电感器，其与所述信号线串联连接，用于提供电感；和
接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号；
处理单元；和
存储器，其用于存储指令，所述指令在由所述处理单元执行时使所述处理单元：
基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来测量所述信号线的谐振频率，
当所述谐振频率高于参考谐振频率时，识别所述第一导体和/或所述第二导体中的开路缺陷，
当所述谐振频率低于所述参考谐振频率时，识别所述第一导体和所述第二导体之间的短路缺陷，并且
当所述谐振频率在所述参考谐振频率的阈值范围内时，识别正常的第一和第二导体。
在一个具体实施方案中，在本实用新型所涉及的前述系统中，所述指令还使所述处理单元确定高于所述参考频率的所述阈值范围的第一频率阈值，在所述第一频率阈值之上的所述谐振频率识别所述开路缺陷，并且确定低于所述参考频率的所述阈值范围的第二频率阈值，在所述第二频率阈值之下的所述谐振频率识别所述短路缺陷。
在一个具体实施方案中，在本实用新型所涉及的前述系统中，进一步包括：
显示器，其被配置为显示作为反射系数S11的函数的所述测得的谐振频率。
在一个具体实施方案中，在本实用新型所涉及的前述系统中，进一步包括：
显示器，其被配置为显示作为所述传感器装置的有效阻抗的量值或相位、或反射系数S11的量值或相位的函数的所述测得的谐振频率。
在一个具体实施方案中，在本实用新型所涉及的前述系统中，所述有效电容作为在所述信号线和所述接地线之间产生的第一电容耦合、在所述信号线和所述第一导体之间产生的第二电容耦合、在所述接地线和所述第二导体之间产生的第三电容耦合、以及在所述第一导体和所述第二导体之间产生的第四电容耦合的函数而产生。
在一个具体实施方案中，在本实用新型所涉及的前述系统中，所述传感器装置进一步包括：
插入卡，其可插入所述DUT上的开放间隙连接器的开口中，
其中，所述信号线和所述接地线形成在所述插入卡的表面上，并且
其中，当所述插入卡插入所述开口中时，所述信号线通过所述开放间隙连接器接触所述第一导体，并且所述接地线通过所述开放间隙连接器接触所述第二导体。
在一个具体实施方案中，在本实用新型所涉及的前述系统中，进一步包括：
多路复用器或开关中的至少一个，其连接在所述信号源与所述信号线之间，和/或连接在地与所述接地线之间，其中所述多路复用器或所述开关中的所述至少一个被配置为选择性地将所述刺激信号施加到所述信号线。

Claims (13)

1.一种用于检测被测装置中的电气缺陷的传感器装置，所述传感器装置包括：
信号线，其被配置为通过所述被测装置中的第一导体传导刺激信号；
电感器，其与所述信号线串联连接，用于提供电感；和
接地线，其被布置成与所述信号线相邻并且被配置成提供通过所述被测装置中的第二导体的接地路径，用于通过所述信号线和所述第一导体传导的所述刺激信号，
其中，测量频率响应以基于所述电感和响应于所述刺激信号而产生的所述信号线的有效电容来确定所述信号线的谐振频率，并且
其中，所述谐振频率的增加指示所述第一导体和/或所述第二导体中的开路缺陷，并且所述谐振频率的减小指示所述第一导体和所述第二导体之间的短路缺陷。
2.根据权利要求1所述的传感器装置，其中所述有效电容作为在所述信号线和所述接地线之间产生的第一电容耦合、在所述信号线和所述第一导体之间产生的第二电容耦合、在所述接地线和所述第二导体之间产生的第三电容耦合、以及在所述第一导体和所述第二导体之间产生的第四电容耦合的函数而产生。
3.根据权利要求2所述的传感器装置，其中所述信号线物理地接触所述第一导体，用于通过所述第一导体传导所述刺激信号，并且所述接地线物理地接触所述第二导体，用于提供所述接地路径。
4.根据权利要求2所述的传感器装置，其中所述信号线不物理地接触所述第一导体，使得所述刺激信号经由所述第二电容耦合传导通过所述第一导体，并且
其中，所述接地线不物理地接触所述第二导体，使得所述接地路径经由所述第三电容耦合而被提供通过所述第二导体。
5.根据权利要求1所述的传感器装置，其中所述被测装置中的所述第一导体和所述第二导体包括焊接接头，所述焊接接头分别连接所述第一导体和所述第二导体的迹线和对应的引脚部分。
6.根据权利要求1所述的传感器装置，其中所述被测装置中的所述第一导体和所述第二导体包括键合引线。
7.根据权利要求1所述的传感器装置，进一步包括：
插入卡，其可插入所述被测装置上的开放间隙连接器的开口中，
其中，所述信号线和所述接地线形成在所述插入卡的表面上，并且
其中，当所述插入卡插入所述开口中时，所述信号线通过所述开放间隙连接器接触所述第一导体，并且所述接地线通过所述开放间隙连接器接触所述第二导体。
8.一种用于检测被测装置中的电气缺陷的传感器装置，所述传感器装置包括：
多个信号线，其被配置为通过所述被测装置中的对应的多个第一导体来传导刺激信号；
至少一个电感器，其与所述多个信号线串联连接，用于提供至少一个电感；
多个接地线，其被配置为提供通过所述被测装置中对应的多个第二导体的接地路径，用于通过所述多个信号线和所述多个第一导体传导的刺激信号，其中所述多个接地线分别与所述多个信号线相邻地布置；和
开关或多路复用器中的至少一个，其被配置为选择性地分别向所述多个信号线提供所述刺激信号，和/或选择性地将所述多个接地线分别接地，
其中，响应于所述刺激信号，在所述多个信号线与所述多个接地线中的相邻接地线之间、在所述多个信号线与所述对应的多个第一导体之间、在所述多个接地线与所述对应的多个第二导体之间、以及在所述多个第一导体与所述多个第二导体中的相邻第二导体之间产生电容耦合，其中所述电容耦合共同提供分别对应于所述多个信号线的有效电容，
其中，测量频率响应以基于所述至少一个电感和对应的有效电容确定所述多个信号线的谐振频率，并且
其中，对于所述多个信号线中的每个信号线，所述谐振频率的增加指示所述对应的第一导体或与所述对应的第一导体相邻的所述多个第二导体中的一个第二导体中的开路缺陷，并且所述谐振频率的减小指示所述对应的第一导体和与所述对应的第一导体相邻的所述多个第二导体中的一个第二导体之间的短路缺陷。
9.根据权利要求8所述的传感器装置，其中所述至少一个电感器包括分别与所述多个信号线串联连接的多个电感器。
10.根据权利要求8所述的传感器装置，其中所述至少一个电感器包括与所述多个信号线中的两个或更多个信号线串联连接的一个电感器。
11.根据权利要求8所述的传感器装置，其中所述多个信号线物理地接触所述多个第一导体，以通过所述多个第一导体传导所述刺激信号，并且所述多个接地线物理地接触所述多个第二导体，以提供所述接地路径。
12.根据权利要求8所述的传感器装置，其中所述多个信号线不物理地接触所述多个第一导体以通过所述多个第一导体传导所述刺激信号，使得所述刺激信号经由对应的电容耦合传导通过所述多个第一导体，并且
所述多个接地线不物理地接触用于提供所述接地路径的所述多个第二导体，使得所述接地路径经由对应的电容耦合而被提供通过所述多个第二导体。
13.根据权利要求8所述的传感器装置，进一步包括：
插入卡，其可插入所述被测装置上的开放间隙连接器的开口中，
其中，所述多个信号线和所述多个接地线形成在所述插入卡的表面上，并且
其中，当所述插入卡插入所述开口中时，所述多个信号线通过所述开放间隙连接器接触所述多个第一导体，并且所述多个接地线通过所述开放间隙连接器接触所述多个第二导体。
CN202222849843.1U 2021-10-29 2022-10-27 一种用于检测被测装置中的电气缺陷的传感器装置 Active CN220650802U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/513,963 US20230136914A1 (en) 2021-10-29 2021-10-29 Sensor device for detecting electrical defects based on resonance frequency
US17/513,963 2021-10-29

Publications (1)

Publication Number Publication Date
CN220650802U true CN220650802U (zh) 2024-03-22

Family

ID=86145312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222849843.1U Active CN220650802U (zh) 2021-10-29 2022-10-27 一种用于检测被测装置中的电气缺陷的传感器装置

Country Status (2)

Country Link
US (1) US20230136914A1 (zh)
CN (1) CN220650802U (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771181B1 (fr) * 1997-11-18 2000-01-28 Sgs Thomson Microelectronics Procede et systeme de test d'un circuit integre a fonctionnement sans contact
JP3989488B2 (ja) * 2005-01-19 2007-10-10 オー・エイチ・ティー株式会社 検査装置及び検査方法並びに検査装置用センサ
US20080012578A1 (en) * 2006-07-14 2008-01-17 Cascade Microtech, Inc. System for detecting molecular structure and events
US20130021050A1 (en) * 2011-07-20 2013-01-24 Corad Technology Inc. Resonant test probe for integrated circuits
US20170101315A1 (en) * 2015-10-09 2017-04-13 Seewater, Inc. Apparatus and methods for electronic monitoring of ozone generators
US10581275B2 (en) * 2018-03-30 2020-03-03 At&T Intellectual Property I, L.P. Methods and apparatus for regulating a magnetic flux in an inductive power supply
US10955465B2 (en) * 2018-09-14 2021-03-23 Teradyne, Inc. Method and apparatus for bond wire testing in an integrated circuit

Also Published As

Publication number Publication date
US20230136914A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US9122361B2 (en) Touch panel testing using mutual capacitor measurements
US7746086B2 (en) Non-contact type apparatus for testing open and short circuits of a plurality of pattern electrodes formed on a panel
JP3080595B2 (ja) 基板検査装置および基板検査方法
CN100565217C (zh) 接触型单面探针装置及测试导线开路或短路的设备和方法
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
CN1690723A (zh) 非接触式测试与诊断电通路的方法和装置
JPH06213955A (ja) テストプローブ
US9891256B2 (en) Determining the current return path integrity in an electric device connected or connectable to a further device
KR20110100793A (ko) 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법
CN220650802U (zh) 一种用于检测被测装置中的电气缺陷的传感器装置
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
KR20210049257A (ko) 인쇄회로기판의 검사장치 및 그 제어방법
JP6918659B2 (ja) 回路基板検査装置
JP2015007552A (ja) プリント基板の検査方法
EP2930523B1 (en) Contactless conductive interconnect testing
JP4996268B2 (ja) プリント基板検査装置
JP3784479B2 (ja) 回路基板検査方法
JP2000214206A (ja) 回路基板検査方法および回路基板検査装置
CN1797012A (zh) 阻抗测量系统及方法
JP4597236B2 (ja) 回路基板検査方法および回路基板検査装置
CN103543374A (zh) 基板检查装置及基板检查方法
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
KR101641275B1 (ko) 전기 소자의 특성 결정
CN212540616U (zh) 一种传感器装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant