CN113449478B - 一种获取过孔延时的仿真方法 - Google Patents

一种获取过孔延时的仿真方法 Download PDF

Info

Publication number
CN113449478B
CN113449478B CN202110707558.3A CN202110707558A CN113449478B CN 113449478 B CN113449478 B CN 113449478B CN 202110707558 A CN202110707558 A CN 202110707558A CN 113449478 B CN113449478 B CN 113449478B
Authority
CN
China
Prior art keywords
delay
transmission line
line
transmission
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110707558.3A
Other languages
English (en)
Other versions
CN113449478A (zh
Inventor
吴均
黄刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Edadoc Co ltd
Original Assignee
Edadoc Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Edadoc Co ltd filed Critical Edadoc Co ltd
Priority to CN202110707558.3A priority Critical patent/CN113449478B/zh
Publication of CN113449478A publication Critical patent/CN113449478A/zh
Application granted granted Critical
Publication of CN113449478B publication Critical patent/CN113449478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种获取过孔延时的仿真方法，过程步骤如下：步骤S1.建立过孔的3D模型与传输线的2D模型；步骤S2.分别在过孔传输信号与传输线传输信号上添加阶跃信号，获得过孔延时与传输线延时；步骤S3.绘制过孔延时线与传输线延时线，设置所述过孔延时与所述传输线延时的关系变量，调整关系变量值，直至所述过孔延时线与所述传输线延时线拟合，获得拟合关系变量。本发明在仿真软件中设置多介电常数的过孔与传输线的模型，通过向模型施加阶跃信号，形成过孔延迟线与传输线延迟线，设置关系变量令二者拟合，从而判断得出二者之间的关系，以获得过孔延时的精确数值，从而为如DDR模块这种整组信号的等长设计提供精确的数据基础。

Description

一种获取过孔延时的仿真方法
技术领域
本发明涉及电路板设计技术领域，更具体地说，是涉及一种获取过孔延时的仿真方法。
背景技术
印制电路板(Printed Circuit Board，PCB板)又称印刷电路板，是电子产品物理支撑以及信号传输的重要组成部分，其中，PCB板上设置的过孔主要是起到连接垂直方向不同层信号的作用。
在进行电路板设计时，存在一些并行信号的设计，部分情况下需要设置等长的信号分布在不同的传输线层中，如DDR模块设计，这种情况下，这些信号所经过的过孔长度不相同，在设计时，需要将过孔延时计算到传输线延时中，从而达到等长等时的目的，故而我们需要计算过孔延时的时间。
而在传统设计中，行业默认过孔延时与传输线延时相同，但实际上，由于过孔延时与传输线延时的影响因子均不相同，因此需要一种方法获得精确的过孔延时，以令如DDR模块的等长设计做的更好。
发明内容
为了克服现有的技术的不足，本发明提供一种获取过孔延时的仿真方法。
本发明技术方案如下所述：
一种获取过孔延时的仿真方法，过程步骤如下：
步骤S1.建立过孔的3D模型与传输线的2D模型；
步骤S2.分别在过孔传输信号与传输线传输信号上添加阶跃信号，获得过孔延时与传输线延时；
步骤S3.绘制过孔延时线与传输线延时线，设置所述过孔延时与所述传输线延时的关系变量，调整关系变量值，直至所述过孔延时线与所述传输线延时线拟合，获得拟合关系变量。
上述的一种获取过孔延时的仿真方法，在步骤S1中，根据需求分别建立多个不同介电常数的3D模型与多个2D模型。
上述的一种获取过孔延时的仿真方法，在步骤S2中，所述阶跃信号在经过所述过孔或所述传输线传输至末端后分压，所述过孔延时与所述传输线延时均取自所述阶跃信号分压后的50％位置的参数值。
上述的一种获取过孔延时的仿真方法，在步骤S3中，设置参数扫描工具，所述参数扫描工具包括若干个介电常数设定栏、若干个关系变量设定栏、介电常数调节尺及关系变量调节尺，所述介电常数设定栏与所述介电常数调节尺用于调整仿真环境的介电常数值，所述关系变量设定栏与所述关系变量调节尺用于调整所述过孔延时与所述传输线延时的关系。
进一步的，所述介电常数设定栏调整所述介电常数的扫描范围与所述介电常数调节尺的调节间隔，在所述参数扫描工具扫描过程中，所述介电常数调节尺移动至任意调节节点时，仿真软件判断所述过孔延时线与所述传输线延时线的拟合状态。
再进一步的，所述参数扫描工具自动扫描停止条件为：所述过孔延时与所述传输线延时的时间差大于等于设定时间差值。
进一步的，所述关系变量设定栏调整所述关系变量的扫描范围与所述关系变量调节尺的调节间隔，在所述参数扫描工具扫描过程中，所述关系变量调节尺移动至任意调节节点时，仿真软件判断所述过孔延时线与所述传输线延时线的拟合状态。
再进一步的，所述参数扫描工具自动扫描停止条件为：所述过孔延时与所述传输线延时的时间差小于设定时间差值。
上述的一种获取过孔延时的仿真方法，步骤S4.改变模型介电常数，将自步骤S3中获得的所述拟合关系变量代入，判断所述过孔延时线与所述传输线延时线是否处于拟合状态，若所述过孔延时线与所述传输线延时线不处于拟合状态，返回步骤S3。
上述的一种获取过孔延时的仿真方法，步骤S5.传输线传输速度除以所述拟合关系变量获得过孔传输速度，在PCB设计软件中输入所述过孔传输速度，所述PCB设计软件将所述过孔延时按照所述过孔传输速度自初始状态起保持与所述传输线延时同等变化。
根据上述方案的本发明，其有益效果在于，本发明在仿真软件中设置多介电常数的过孔与传输线的模型，通过向模型施加阶跃信号，根据阶跃信号特点，采取分压后的过孔参数与传输线参数，形成过孔延迟线与传输线延迟线，设置关系变量令二者拟合，从而判断得出二者之间的关系，以获得过孔延时的精确数值，从而为如DDR模块这种整组信号的等长设计提供精确的数据基础，使得等长设计更符合实际情况，仿真更具有参考的意义和价值。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为过孔的3D建模的结构示意图。
图2为过孔延时线与传输线延时线的关系图。
图3为参数扫描工具的界面示意图。
图4为DK＝3时的过孔延时线与传输线延时线的拟合状态示意图。
图5为DK＝3.5时的过孔延时线与传输线延时线的拟合状态示意图。
图6为DK＝4.5时的过孔延时线与传输线延时线的拟合状态示意图。
图7为PCB设计软件中输入关系变量的界面示意图。
其中，图中各附图标记：
1.过孔；2.层板。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本申请中，“多”的含义是二或二以上，除非另有明确具体的限定。
一种获取过孔延时的仿真方法，具体的过程步骤如下：
步骤S1.建立过孔1的3D模型与传输线的2D模型。
本发明通过仿真的方法获得过孔延时与传输线延时的关系，需要建立过孔延时与传输线延时的仿真环境，因此，分别建立二者的模型，从而形成仿真条件。由于实际情况中，过孔1结构的电磁场分布较为复杂，存在立体三维的电磁场，故而需要建立3D模型，而传输线的电磁场结构相对简单，故只需要进行2D建模即可，如图1所示。在本申请中，使用HFSS软件对过孔1的结构进行建模，使用ADS软件对传输线结构进行建模，其中，过孔1的长度为3mm(120mil)，传输线的电阻设置为理想状态的50欧姆。相对应的，这些数值可根据需求设定，如过孔1的长度，如传输线电阻，均可通过改变模型建立形成符合自身需求。
在建模过程中，过孔1的3D模型为：设置多层板结构，其中心设置贯穿所有层板2的过孔1，设置PCB传输线，PCB传输线自首层板经过孔1延伸至底层板。
由于传输线延时的关系通常与PCB板材的DK(介电常数)直接关联，故而，在仿真时，将介电常数设置为仿真的S参数，将其纳为仿真条件之一。在本申请中，建立模型时，设置的板材的DK值分别取3、3.5、4及4.5共四组，基本涵盖常用的PCB板材的介电常数范围。
步骤S2.分别在过孔传输信号与传输线传输信号上添加阶跃信号，获得过孔延时与传输线延时。
阶跃信号，阶跃信号在经过过孔1或传输线传输至末端后会进行分压，判断过孔延时与传输线延时之间的关系，仅需比较二者在接收阶跃信号分压后的50％位置的时间差即可。在本申请中，在过孔传输信号与传输线传输信号上提供0-1V的阶跃信号，传输到模型后端分压形成0-0.5V的沿，比较过孔传输信号与传输线传输信号二者传输至0.25V的位置上的时间差即可。
阶跃信号中包含四个变量，分别为低电平Vlow、高电平Vhigh、发送延时Delay及上升时间Rise，其中，上升时间Rise越小，获取的过孔延时与传输线延时之间的关系越精确。在本申请中，低电平Vlow为0V，高电平Vhigh为1V，发送延时Delay为0，上升时间Rise取0.05ns，用于判断过孔延时与传输线延时关系是足够的。
在仿真软件中模拟信号传输环境，建立过孔传输信号与传输线传输信号，从而获得相关参数形成过孔延时与传输线延时，以获得过孔延时与传输线延时的关系。
步骤S3.绘制过孔延时线与传输线延时线，设置过孔延时与传输线延时的关系变量，调整关系变量值，直至过孔延时线与传输线延时线拟合，获得拟合关系变量。
在选定某一介电常数后，获得在该介电常数下的过孔延时与传输线延时的相关数据，以幅度(mV)为纵坐标，以时间(ps)为横坐标分别绘制过孔延时线与传输线延时线，从图中可明显得出二者之间关系与时间差，如图2所示。
设置过孔延时与传输线延时的关系变量，即过孔延时与传输线延时的倍数值。调整过孔延时与传输线延时的倍数值，令二者不断接近，直至过孔延时线与传输线延时线拟合，此时所得到的关系变量即为二者的关系。
在本申请中，通过仿真软件设置形成参数扫描工具，如图3所示。该参数扫描工具包括介电常数设定栏、关系变量设定栏及调节尺。由于在本申请中的仿真过程中存在两个变量，一个为介电常数，一个为关系变量，故而设置与这两项变量相关的调节尺，通过拖动调节尺逐点改变变量的值。为了进一步锁定两个变量的值，对调节尺的范围与节点值增加设定，在参数扫描工具中设置调节尺的最大值、最小值及节点间隔，以细化调节过程。当设计人员通过调节尺调整关系变量时，细化调节节点，使得过孔延时线与传输线延时线拟合时的参数更为精准，误差更小，以获得更为精确的过孔延时与传输线延时的关系。在本申请中，设计人员在参数扫描工具中锁定介电常数调节尺与关系变量调节尺的关系，在某一固定介电常数下，拉动关系变量调节尺，观察过孔延时线与传输线延时线是否拟合，如图4、图5、图6所示。
为获得精确的拟合状态节点，本申请在仿真软件中设置扫描停止条件，当截取阶跃信号分压0.25V位置处的过孔延时与传输线延时，扫描停止条件为过孔延时与传输线延时的时间差小于0.5ps。在调整关系变量过程中，当仿真软件或手动调节尺移动至某一节点时，此时过孔延时与传输线延时的时间差小于0.5ps，仿真软件弹出提示窗口，此时关系变量为拟合关系变量。
步骤S4.改变介电常数，将自步骤S3中获得的拟合关系变量代入，判断过孔延时线与传输线延时线是否处于拟合状态，若过孔延时线与传输线延时线不处于拟合状态，返回步骤S3。
由于传输线延时与介电常数存在直接影响关系，故而，在某一固定介电常数状态中获得的拟合关系变量不一定能够令其他介电常数情况下的过孔延时线与传输线延时线处于拟合状态。当然，若设计PCB板时均为同一介电常数的电路板，则无需探讨其他介电常数情况下的关系变量，但若需要综合考虑，包含不同介电常数的电路板时，需要验证其他介电常数情况。
通过在步骤S3中的参数扫描工具，与步骤S3相反，固定关系变量值为拟合变量值，调整介电常数调节尺，此时可设置扫描停止条件为过孔延时与传输线延时的时间差大于等于0.5ps，如此，即可判断该拟合关系变量是否满足设定介电常数范围内的所有电路板。
需要注意的是，由于仿真过程是在3D建模与2D建模的基础环境上进行的，在扫描过程所设定的介电常数范围内的所有节点均需要设置相对应的建模环境。
通过上述步骤可获得在特定介电常数范围下的过孔延时与传输线延时的拟合关系变量，在申请中，以3mm的过孔1长度，传输线电阻为50欧姆的模型下，介电常数为3-4.5范围内，经过扫描过后获得的拟合关系变量为1.75。
步骤S5.传输线传输速度除以拟合关系变量获得过孔1的传输速度。如图7所示，在PCB设计过程中，将使用传输线传输速度除以拟合关系变量获得的过孔传输速度输入后，软件就会自动把过孔延时按照设定的数值自初始状态时就和传输线延时一样进行变化，从而保证信号在传输线与过孔1两处位置的延时总和是等长的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种获取过孔延时的仿真方法，其特征在于，过程步骤如下：
步骤S1.建立过孔的3D模型与传输线的2D模型，在步骤S1中，根据需求分别建立多个不同介电常数的3D模型与多个2D模型；
步骤S2.分别在过孔传输信号与传输线传输信号上添加阶跃信号，获得过孔延时与传输线延时；
步骤S3.绘制过孔延时线与传输线延时线，设置所述过孔延时与所述传输线延时的关系变量，调整关系变量值，直至所述过孔延时线与所述传输线延时线拟合，获得拟合关系变量；
在步骤S3中，设置参数扫描工具，所述参数扫描工具包括若干个介电常数设定栏、若干个关系变量设定栏、介电常数调节尺及关系变量调节尺，所述介电常数设定栏与所述介电常数调节尺用于调整仿真环境的介电常数值，所述关系变量设定栏与所述关系变量调节尺用于调整所述过孔延时与所述传输线延时的关系。
2.根据权利要求1中所述的一种获取过孔延时的仿真方法，其特征在于，在步骤S2中，所述阶跃信号在经过所述过孔或所述传输线传输至末端后分压，所述过孔延时与所述传输线延时均取自所述阶跃信号分压后的50％位置的参数值。
3.根据权利要求1中所述的一种获取过孔延时的仿真方法，其特征在于，所述介电常数设定栏调整所述介电常数值的扫描范围与所述介电常数调节尺的调节间隔，在所述参数扫描工具扫描过程中，所述介电常数调节尺移动至任意调节节点时，仿真软件判断所述过孔延时线与所述传输线延时线的拟合状态。
4.根据权利要求3中所述的一种获取过孔延时的仿真方法，其特征在于，所述参数扫描工具自动扫描停止条件为：所述过孔延时与所述传输线延时的时间差大于等于设定时间差值。
5.根据权利要求1中所述的一种获取过孔延时的仿真方法，其特征在于，所述关系变量设定栏调整所述关系变量的扫描范围与所述关系变量调节尺的调节间隔，在所述参数扫描工具扫描过程中，所述关系变量调节尺移动至任意调节节点时，仿真软件判断所述过孔延时线与所述传输线延时线的拟合状态。
6.根据权利要求5中所述的一种获取过孔延时的仿真方法，其特征在于，所述参数扫描工具自动扫描停止条件为：所述过孔延时与所述传输线延时的时间差小于设定时间差值。
7.根据权利要求1中所述的一种获取过孔延时的仿真方法，其特征在于，在步骤S3之后，还包括
步骤S4.改变模型介电常数，将自步骤S3中获得的所述拟合关系变量代入，判断所述过孔延时线与所述传输线延时线是否处于拟合状态，若所述过孔延时线与所述传输线延时线不处于拟合状态，返回步骤S3。
8.根据权利要求1中所述的一种获取过孔延时的仿真方法，其特征在于，在步骤S3之后，还包括
步骤S5.传输线传输速度除以所述拟合关系变量获得过孔传输速度，在PCB设计软件中输入所述过孔传输速度，所述PCB设计软件将所述过孔延时按照所述过孔传输速度自初始状态起保持与所述传输线延时同等变化。
CN202110707558.3A 2021-06-24 2021-06-24 一种获取过孔延时的仿真方法 Active CN113449478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110707558.3A CN113449478B (zh) 2021-06-24 2021-06-24 一种获取过孔延时的仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110707558.3A CN113449478B (zh) 2021-06-24 2021-06-24 一种获取过孔延时的仿真方法

Publications (2)

Publication Number Publication Date
CN113449478A CN113449478A (zh) 2021-09-28
CN113449478B true CN113449478B (zh) 2024-05-03

Family

ID=77812652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110707558.3A Active CN113449478B (zh) 2021-06-24 2021-06-24 一种获取过孔延时的仿真方法

Country Status (1)

Country Link
CN (1) CN113449478B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808460A (zh) * 2010-03-25 2010-08-18 中兴通讯股份有限公司 用于pcb的布线方法及pcb
CN101841969A (zh) * 2009-03-17 2010-09-22 鸿富锦精密工业（深圳）有限公司 差分信号线及差分信号线偏移量的补偿方法
CN102436516A (zh) * 2011-09-02 2012-05-02 北京航空航天大学 一种包含平面对谐振特性影响的分段式过孔建模方法
CN103995183A (zh) * 2014-06-06 2014-08-20 浪潮电子信息产业股份有限公司 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法
CN105183986A (zh) * 2015-09-07 2015-12-23 上海飞斯信息科技有限公司 针对ddr的pcb信号完整性设计方法
CN106872790A (zh) * 2017-02-25 2017-06-20 郑州云海信息技术有限公司 一种检测过孔损耗的方法及系统
CN107466155A (zh) * 2017-08-09 2017-12-12 晶晨半导体(上海)股份有限公司 一种在并行信号线上实现信号传输等时长的方法
CN109600149A (zh) * 2018-12-28 2019-04-09 无锡市同步电子科技有限公司 一种射频延迟线及其测试方法
CN111372371A (zh) * 2020-03-19 2020-07-03 合肥联宝信息技术有限公司 一种印制电路板、印制电路板的布线方法及电子设备
CN111491451A (zh) * 2020-04-22 2020-08-04 无锡市同步电子科技有限公司 一种用于过孔差分信号串扰分析的建模方法
CN112464313A (zh) * 2020-11-30 2021-03-09 苏州浪潮智能科技有限公司 一种服务器布线的差分走线过孔的加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468090B2 (en) * 2012-10-29 2016-10-11 Cisco Technology, Inc. Current redistribution in a printed circuit board
JP6798263B2 (ja) * 2016-11-14 2020-12-09 富士通株式会社 シミュレーション支援装置、シミュレーション支援方法、およびシミュレーション支援プログラム
US10726174B2 (en) * 2017-07-14 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. System and method for simulating reliability of circuit design

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101841969A (zh) * 2009-03-17 2010-09-22 鸿富锦精密工业（深圳）有限公司 差分信号线及差分信号线偏移量的补偿方法
CN101808460A (zh) * 2010-03-25 2010-08-18 中兴通讯股份有限公司 用于pcb的布线方法及pcb
CN102436516A (zh) * 2011-09-02 2012-05-02 北京航空航天大学 一种包含平面对谐振特性影响的分段式过孔建模方法
CN103995183A (zh) * 2014-06-06 2014-08-20 浪潮电子信息产业股份有限公司 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法
CN105183986A (zh) * 2015-09-07 2015-12-23 上海飞斯信息科技有限公司 针对ddr的pcb信号完整性设计方法
CN106872790A (zh) * 2017-02-25 2017-06-20 郑州云海信息技术有限公司 一种检测过孔损耗的方法及系统
CN107466155A (zh) * 2017-08-09 2017-12-12 晶晨半导体(上海)股份有限公司 一种在并行信号线上实现信号传输等时长的方法
CN109600149A (zh) * 2018-12-28 2019-04-09 无锡市同步电子科技有限公司 一种射频延迟线及其测试方法
CN111372371A (zh) * 2020-03-19 2020-07-03 合肥联宝信息技术有限公司 一种印制电路板、印制电路板的布线方法及电子设备
CN111491451A (zh) * 2020-04-22 2020-08-04 无锡市同步电子科技有限公司 一种用于过孔差分信号串扰分析的建模方法
CN112464313A (zh) * 2020-11-30 2021-03-09 苏州浪潮智能科技有限公司 一种服务器布线的差分走线过孔的加工方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种适用于三维芯片间时钟同步的全数字延时锁定环设计;叶云飞等;微电子学与计算机;20180930;第35卷(第9期);52-54 *
多层高速PCB通孔分析与设计;吴成等;遥测遥控;20150331;第36卷(第2期);33-39 *

Also Published As

Publication number Publication date
CN113449478A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
EP1214785B1 (en) A system and method for analyzing simultaneous switching noise
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
CN102083277B (zh) 印刷电路板及其布线方法
CN107590338B (zh) 一种拟合传输线阻抗上漂的数学模型的方法
CN112769507B (zh) 一种高速信号链路传输质量评估方法及相关设备
CN113449478B (zh) 一种获取过孔延时的仿真方法
CN114357932B (zh) 信号线的布线方法、装置、设备及可读存储介质
CN110765723A (zh) 一种基于bp神经网络的走线建模优化方法和装置
CN110728108A (zh) 一种超高速SerDes电路系统参数配置方法
CN101389183A (zh) 一种差分信号线的贯孔区域设计系统及方法
CN111970835B (zh) 一种差分过孔和制作差分过孔的方法、系统、设备及介质
CN111400990B (zh) 基于siwave软件的arm pdn优化设计方法
CN113033140B (zh) 一种精确获得pcb走线上下层介电常数差异的仿真方法
CN110516199A (zh) 对特性阻抗的影响因素的影响度计算方法及线路板
CN105813374B (zh) 一种外层阻抗的管控方法
CN112730986A (zh) 一种pcb差分过孔耦合双杆阻抗特性校核方法及系统
US9686053B2 (en) Frequency-domain high-speed bus signal integrity compliance model
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN102811547B (zh) 阻抗控制方法
CN109041410A (zh) 一种印刷电路板和设计方法
Matsuoka et al. High signal integrity transmission line using microchip capacitors and its design methodology
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation
CN111159970B (zh) 一种针对柔性互连可靠性的多物理场分析方法及装置
CN105430918A (zh) Pcb板的制作方法
CN111598383B (zh) Pcb订单的合格率影响度的预测方法、系统以及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant