CN111491451A - 一种用于过孔差分信号串扰分析的建模方法 - Google Patents
一种用于过孔差分信号串扰分析的建模方法 Download PDFInfo
- Publication number
- CN111491451A CN111491451A CN202010322635.9A CN202010322635A CN111491451A CN 111491451 A CN111491451 A CN 111491451A CN 202010322635 A CN202010322635 A CN 202010322635A CN 111491451 A CN111491451 A CN 111491451A
- Authority
- CN
- China
- Prior art keywords
- inductance
- via holes
- self
- transmission line
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004458 analytical method Methods 0.000 title claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 230000008878 coupling Effects 0.000 claims abstract description 22
- 238000010168 coupling process Methods 0.000 claims abstract description 22
- 238000005859 coupling reaction Methods 0.000 claims abstract description 22
- 238000004088 simulation Methods 0.000 claims description 40
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 3
- 102220058101 rs730881654 Human genes 0.000 claims description 3
- 102220062244 rs748527030 Human genes 0.000 claims description 3
- 102220222088 rs781696878 Human genes 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 239000000284 extract Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- LAXBNTIAOJWAOP-UHFFFAOYSA-N 2-chlorobiphenyl Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1 LAXBNTIAOJWAOP-UHFFFAOYSA-N 0.000 description 1
- 101710149812 Pyruvate carboxylase 1 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明为一种用于过孔差分信号串扰分析的建模方法，其可满足过孔高速信号串扰分析要求，分析速度快，准确率高，可进一步确保过孔信号的完整性，其包括以下具体步骤：S1过孔的结构设计，将过孔布置于多层PCB板上，使用SerDes链路在过孔间传输高速差分信号，S2建立差分信号串扰分析模型，具体为使用耦合传输线进行SerDes链路建模，首先获取传递差分信号的两个过孔间的互感、互电容，再结合过孔各自的自感、分布式自电容建立耦合传输线模型，S3使用耦合传输线模型提取S参数。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种用于过孔差分信号串扰分析的建模方法。
背景技术
在现代高速云计算系统设计中，随着服务器、存储器等内部主板、高速背板等板卡上信号传输速率不断提升，用于生产主板、高速背板的多层PCB板也随之成为了设计主流，过孔作为多层PCB板上用于实现层间走线的工具，其信号传输的完整性严重影响PCB板性能的发挥，在通过过孔实现高频信号传输的过程中，过孔的寄生现象已经不容忽视。传统的印刷电路板技术中只能通过使用更低损耗的材料和更好的钻孔技术来逐步降低过孔对信号完整性的影响效果。
但是，这样的方法只能对印刷电路板材料或加工设备等进行改进，而过孔信号传输的完整性还与各过孔间的信号串扰密切相关，只通过材料或加工设备上的改进已无法满足保证过孔信号进一步完整性的要求。为了更好的研究过孔对信号完整性的影响，研究人员已经在尝试分解过孔结构，从电路原理的角度认识它。目前，最常见的过孔是通孔，其结构一般包括PCB板1、设置于PCB板1上的桶状孔壁K-1(见图1)、焊盘K-2和反焊盘K-3(见图2)，过孔的2D等效电路图是一个简单的π型网络，焊盘K-2、反焊盘K-3可由并联电容代替，而桶状孔壁K-1等效为串联电感，其等效原理图如图3所示，桶状孔壁K-1的等效电感为L1，焊盘K-2、反焊盘K-3的等效电容分别为C1、C2。
在复杂的板卡系统中，常常使用SerDes链路在过孔间传输高速信号，两个过孔间的串扰信号为差分信号，传统的SerDes链路如图4所示，其包括并联的传输线阻抗R，传输线阻抗R两端分别为发射端TX、接收端RX，SerDes链路采用差分方式传输数据信号，目前，在使用2D仿真工具进行链路的S参数提取时，是将每个信号作为独立的个体进行S参数提取，得到的结果并不包括过孔间串扰的效果，即无法考虑过孔串扰(XTK)的影响，因此得到的S参数曲线并不理想，并且，随着传输信号的频率升高，得到的S参数与实际测试的曲线偏差也逐渐增大，因此使用现有2D仿真技术已无法满足对过孔高速信号串扰分析，以进一步保证过孔信号完整性的要求。
发明内容
针对现有技术中存在的使用现有2D仿真技术已无法满足对过孔高速信号串扰分析的要求，从而进一步保证过孔信号完整性的问题，本发明提供了一种用于过孔差分信号串扰分析的建模方法，其可满足过孔高速信号串扰分析要求，分析速度快，准确率高，可进一步确保过孔信号的完整性。
一种用于过孔差分信号串扰分析的建模方法，包括以下具体步骤：S1，过孔的结构设计，将过孔布置于多层PCB板上，使用SerDes链路在过孔间传输差分信号，即SerDes链路采用差分方式传输数据信号；
S2，建立差分信号串扰分析的模型，建模方法为使用耦合传输线对所述SerDes链路进行建模，获得的所述模型为耦合传输线模型，具体建模步骤包括：首先获取传递所述差分信号的两个过孔间的互感、互电容，再结合过孔各自的自感、分布式自电容建立耦合传输线模型；
S3，使用仿真工具对S2中搭建的所述耦合传输线的模型进行S参数提取，提取的所述S参数包括至少两个：回波损耗、插入损耗。
其进一步特征在于，
所述过孔为通孔，所述过孔包括焊盘和反焊盘；
在步骤S2中，在低频情况下分析两个过孔的所述差分信号之间的串扰情况，所述低频的频率范围为：0～20MHz；
在步骤S2中，获取过孔的分布式自电容、互电容、自感、互感参数，用于建立耦合传输线模型；
在步骤S2中，自电容从SerDes链路的2D模型中获取，自电容C的计算公式为：
C≈1.41*ε*d*T/(D-d)
其中，D为过孔反焊盘的直径，d为过孔焊盘的直径，T为PCB板的厚度，ε为相对介电常数；
如果已知跨电感的电压和通过电感的电流，则使用以下公式来计算电感：
V＝j*ω*L*I
因此，根据上述线性方程的解来计算上述例子中的自感：
L11＝0.5(V1-V2)/j*ω*I1
L22＝0.5(V2-V1)/j*ω*I2
其中，V为跨电感的电压，V1和V2分别是电感两端的电压，j为虚数符号，L为过孔的自感，ω是线性方程式解中使用的弧度频率，I是流过所计算电感的电流，I1、I2分别为流过所计算电感的电流；
互感L12计算方法如下：
L12＝(V1-V2)/(j*ω*IPagg)
其中，IPagg是由攻击信号引起的感应电流，IPagg＝I1-I2。
在四端口网络中，在步骤S3中，提取的所述S参数还包括近端串扰、远端串扰。
采用本发明的上述方法，可以达到如下有益效果：将差分过孔对之间的串扰建模为耦合的均匀传输线结构，确定的均匀传输线耦合参数S可以满足过孔高速差分信号串扰分析的要求，其仿真时间与现有2D仿真工具的仿真时间相比较长，但是获得的仿真结果优于使用2D仿真工具建模获得的结果，且使用本方法获得的仿真结果与现有使用3D仿真工具得到的结果较为接近，但仿真时间相比于现有的3D仿真工具建模仿真的仿真时间大大缩短，因此使用本申请的建模方法具有分析速度快，提取的S参数准确性高的优点，采用本申请建模方法可快速实现过孔差分信号的串扰分析，从而确保过孔信号的完整性。
附图说明
图1为过孔纵向平面图；
图2为过孔横向平面图；
图3为过孔的2D等效原理图；
图4为SerDes链路；
图5为本发明PCB板的层叠结构图；
图6为本发明PCB板上传输差分信号的过孔的位置示意图；
图7为本发明用于过孔差分信号串扰分析的电路原理图；
图8为本发明用于过孔差分信号串扰分析的等效电路原理图；
图9为本发明带过孔串扰的耦合传输线模型的结构示意图。
具体实施方式
一种用于过孔差分信号串扰分析的建模方法，其用于实现过孔的高速信号串扰分析，包括以下具体步骤：
S1，过孔的结构设计，将过孔布置于多层PCB板上，使用SerDes链路在过孔间传输差分信号，本实施例中过孔2为通孔，包括焊盘K-2和反焊盘K-3(见图2)，多层PCB板1为层数为20层的层叠结构，见图5，其中M1～M20分别表示板厚为20层的多层PCB板，M1是第一层、M2是第二层……M20是第20层，TU-75P、TU-752为板材型号。实验板使用的板材的介电常数为DK＝3.4@10GHz，介质损耗DF＝0.02@10GHz，整板金属层厚度均为0.709mils，Core层厚度均为5.12mils，PP(即半固化片)层厚度为4.8mils，整板总厚度为108.27mils，焊盘直径为18mils，反焊盘直径为24mils，相邻两个过孔21、22的孔中心间距为dd＝39.37mils，约等于1mm，过孔21、22与接地孔23之间的孔中心距DD＝39.37mil，接地孔23与差分信号孔21、22的位置关系如图6所示；
S2，建立过孔差分信号串扰分析模型，具体为使用耦合传输线进行SerDes链路建模，确定过孔间的互感、互电容，结合各差分信号各自的自感、分布式自电容建立耦合传输线模型，能使用耦合传输线结构对过孔进行建模的理论基础：在低频0-20MHz的情况下分析两个过孔信号之间的串扰情况，在相位和幅度上都与图3所示的简单电感耦合电路相同；
由图7可知，相邻两个差分信号在传输的过程中产生串扰以互感的形式存在，因此需要确定过孔间的互感，即确定低频耦合电感L12(图7中两个过孔差分信号串扰构成过孔串扰回路，互感L12即该过孔串扰回路的电感)以及互电容，并结合差分信号各自的自感L11、L22以及分布式自电容来建立耦合传输线模型，图7中I1、I2分别为流过所计算电感的电流，R1T、R1R为过孔21两端的阻抗，R2T、R2R为过孔22两端的阻抗；
建立该模型时，需要分布式自电容、互电容、自感、互感这四个参数。由于使用3D建模仿真工具进行通孔建模时，使用的理想电场边界(PEC)条件，在这种边界条件忽略了诸如通孔焊盘和通孔残桩的结构，因此过孔的焊盘寄生电容影响也是忽略不计的，故设置互电容大小为0，因此在使用耦合传输线模型对过孔进行建模时，假定电场边缘将在接地平面结构内终止，故耦合传输线模型中的互电容设置为零；自电容C可参照以下公式：
C≈1.41*ε*d*T/(D-d)
D是过孔反焊盘直径，d是过孔焊盘直径，T是PCB的厚度，ε是相对介电常数。
通常，如果已知跨电感的电压和通过电感的电流，则可以使用以下公式来计算自感：
V＝j*ω*L*I
因此，可以根据上述线性方程的解来计算上述例子中的自感：
L11＝0.5(V1-V2)/j*ω*I1
L22＝0.5(V2-V1)/j*ω*I2
如图8所示的V1和V2分别是其中一个过孔21两端的电压，ω是线性方程式解中使用的弧度频率，I1、I2分别是流过所计算电感L11、L12的电流(见图7)；
互感计算方法和自感方程式相似，具体如下：
L12＝(V1-V2)/(j*ω*IPagg)
其中，IPagg是由攻击信号引起的感应电流，IPagg＝I1-I2。
通过使用上述方法获得过孔的自电容、互电容，自感，互感参数，并将上述参数应用于建立耦合传输线模型，得到的耦合传输线模型结构如图9所示，其中传输线一端的TX表示发射端，传输线另一端的RX表示接收端，中部XTK表示过孔差分信号串扰回路，TX与XTK之间的每条连接线上分别串联传输线阻抗R1～R4；
S3，使用仿真工具对S2中搭建的耦合传输线的模型进行S参数提取，提取的S参数包括至少两个：回波损耗、插入损耗。
本实施例中，还包括步骤S4，结果对比，具体为：将经上述步骤S3提取的S参数与使用2D仿真工具、3D建模仿真工具提取的S参数进行对比，在四端口网络中，包括回波损耗，插入损耗，近端串扰，远端串扰，本实施例中重点关注两个参数：回波损耗，插入损耗。具体的：在结果对比前，利用仿真工具对信号路径进行三种方式的S参数提取，
A、利用2D的仿真工具在PCB上，直接对该差分信号路径进行S参数提取；
B、利用3D建模仿真工具，绘制PCB、过孔和信号路径，使用理想电场边界(PEC)条件来提取链路S参数；
C、使用本申请步骤S1～S3步骤方法进行建模，建立耦合传输线模型，并提取S参数。
将上述三种建模方式得到的S参数进行对比。在四端口网络中，对参数回波损耗和插入损耗进行对比。
并按照以下指标进行优劣结果判定：
(1)频率范围：在0-20GHz内，回波损耗，B＞C＞A(用标号代替对应的建模方法)，即在在上述频率范围内使用上述A、B、C三种方法提取的回波损耗的数值，A方法中提取的回波损耗数值小于C方法中提取的回波损耗数值，C方法中提取的回波损耗数值小于B方法中提取的回波损耗数值；插入损耗，A＞C＞B，即在上述频率范围内使用上述A、B、C三种方法分别提取插入损耗时，A方法中提取的插入损耗数值大于C方法提取的插入损耗数值，使用C方法提取的插入损耗数值大于使用B方法提取的插入损耗数值；
(2)S参数曲线拟合度比较：对于回波损耗而言，三种仿真方法中，准确度最高的是方法B中3D仿真工具建模，耗时最短的是方法A中2D仿真工具建模，C方法中使用耦合传输线模型获得仿真结果和方法B中3D仿真得到的结果较为接近，但是耗时会比方法B中3D仿真工具仿真所需的时间短，比方法A中2D仿真工具的仿真时间长一些，但是仿真结果优于2D仿真工具的仿真结果，本申请中耦合传输线模型方法是2D仿真工具建模和3D仿真工具建模的一种折中优化方法；
(3)仿真时间：对比三者完成一次仿真的时间，A＜C＜B，即使用方法C进行信号串扰分析获得S参数的仿真时间会明显小于方法B。
(4)从上述对比结果可以看出，采用本申请的建模方法获得的结果可以满足过孔高速差分信号串扰分析的要求，仿真结果精确度比现有的2D仿真技术高，且所需的仿真时间比于现有的3D建模仿真所需的时间更短，分析速度快，随着传输信号的频率升高，得到的S参数与实际测试的曲线偏差较小，因此可有效确保过孔信号的完整性。以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (5)
1.一种用于过孔差分信号串扰分析的建模方法，其特征在于，包括以下步骤：
S1，过孔的结构设计，将过孔布置于多层PCB板上，使用SerDes链路在过孔间传输差分信号；
S2，建立差分信号串扰分析的模型，建模方法为使用耦合传输线对所述SerDes链路进行建模，获得的所述模型为耦合传输线模型，具体建模步骤包括：首先获取传递所述差分信号的两个过孔间的互感、互电容，再结合过孔各自的自感、分布式自电容建立耦合传输线模型；
S3，使用仿真工具对S2中搭建的所述耦合传输线模型进行S参数提取，提取的S参数包括至少两个：回波损耗、插入损耗。
2.根据权利要求1所述的一种用于过孔差分信号串扰分析的建模方法，其特征在于，所述过孔为通孔，包括焊盘和反焊盘。
3.根据权利要求2所述的一种用于过孔差分信号串扰分析的建模方法，其特征在于，在步骤S2中，在低频情况下分析两个过孔的所述差分信号之间的串扰情况，所述低频的频率范围为：0～20MHz。
4.根据权利要求2所述的一种用于过孔差分信号串扰分析的建模方法，其特征在于，在步骤S2中，所述分布式自电容从SerDes链路的2D模型中获取，分布式自电容C的计算公式为：
C≈1.41*ε*d*T/(D-d)
其中，D为反焊盘的直径，d为过孔焊盘的直径，T为PCB板的厚度，ε为相对介电常数；
通过计算过孔和接地孔两者间的电感来获得自感，如果已知跨电感的电压和通过电感的电流，则使用以下公式来计算电感：
V＝j*ω*L*I
因此，根据上述线性方程的解来计算上述例子中的自感：
L11＝0.5(V1-V2)/j*ω*I1
L22＝0.5(V2-V1)/j*ω*I2
其中，V为跨电感的电压，V1和V2分别是过孔两端的电压，j为虚数符号，L为过孔的自感，ω是线性方程式解中使用的弧度频率，I是流过所计算电感的电流；
使用以下公式计算互感L12为：
L12＝(V1-V2)/(j*ω*IPagg)
其中，IPagg是由攻击信号引起的感应电流，IPagg＝I1-I2，I1、I2分别为流过所计算电感的电流。
5.根据权利要求1所述的一种用于过孔差分信号串扰分析的建模方法，其特征在于，在四端口网络中，在步骤S3中，提取的所述S参数还包括近端串扰、远端串扰。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010322635.9A CN111491451B (zh) | 2020-04-22 | 2020-04-22 | 一种用于过孔差分信号串扰分析的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010322635.9A CN111491451B (zh) | 2020-04-22 | 2020-04-22 | 一种用于过孔差分信号串扰分析的建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111491451A true CN111491451A (zh) | 2020-08-04 |
| CN111491451B CN111491451B (zh) | 2021-12-07 |
Family
ID=71813003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010322635.9A Active CN111491451B (zh) | 2020-04-22 | 2020-04-22 | 一种用于过孔差分信号串扰分析的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111491451B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113033129A (zh) * | 2021-03-03 | 2021-06-25 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、系统、设备及印制电路板 |
| CN113449478A (zh) * | 2021-06-24 | 2021-09-28 | 深圳市一博科技股份有限公司 | 一种获取过孔延时的仿真方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060167666A1 (en) * | 2005-01-22 | 2006-07-27 | Hon Hai Precision Industry Co., Ltd. | Method for extracting the equivalent model of couple transmission line in high-speed circuit |
| CN1901366A (zh) * | 2005-07-21 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 差分过孔阻抗与差分导线阻抗匹配的方法 |
| TW200952335A (en) * | 2008-06-04 | 2009-12-16 | Hynix Semiconductor Inc | Semiconductor device |
| CN106021646A (zh) * | 2016-05-06 | 2016-10-12 | 西安电子科技大学 | 一种差分硅通孔分布参数的全波提取方法 |
| CN109842990A (zh) * | 2019-03-22 | 2019-06-04 | 重庆邮电大学 | 一种高速差分过孔的优化方法 |
-
2020
- 2020-04-22 CN CN202010322635.9A patent/CN111491451B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060167666A1 (en) * | 2005-01-22 | 2006-07-27 | Hon Hai Precision Industry Co., Ltd. | Method for extracting the equivalent model of couple transmission line in high-speed circuit |
| CN1901366A (zh) * | 2005-07-21 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 差分过孔阻抗与差分导线阻抗匹配的方法 |
| TW200952335A (en) * | 2008-06-04 | 2009-12-16 | Hynix Semiconductor Inc | Semiconductor device |
| CN106021646A (zh) * | 2016-05-06 | 2016-10-12 | 西安电子科技大学 | 一种差分硅通孔分布参数的全波提取方法 |
| CN109842990A (zh) * | 2019-03-22 | 2019-06-04 | 重庆邮电大学 | 一种高速差分过孔的优化方法 |
Non-Patent Citations (6)
| Title |
|---|
| SONGPING WU ET AL: "Analytical Prediction of Crosstalk Among Vias in Multilayer Printed Circuit Boards", 《IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY》 * |
| 严冬等: "高速PCB中差分过孔分析与优化", 《电子测量与仪器学报》 * |
| 刘烨铭: "高速多板系统信号完整性建模与仿真技术研究", 《中国优秀硕士学位论文全文数据库》 * |
| 畅艺峰等: "不同传输模式下多芯片组件串扰的建模与仿真", 《通信技术》 * |
| 赵辰阳等: "高速数字PCB板设计中的信号完整性研究", 《自动化与仪器仪表》 * |
| 陈懿等: "高速串行链路设计中过孔分析与仿真", 《第十八届计算机工程与工艺年会暨第四届微处理器技术论坛论文集》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113033129A (zh) * | 2021-03-03 | 2021-06-25 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、系统、设备及印制电路板 |
| CN113033129B (zh) * | 2021-03-03 | 2024-01-16 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、系统、设备及印制电路板 |
| CN113449478A (zh) * | 2021-06-24 | 2021-09-28 | 深圳市一博科技股份有限公司 | 一种获取过孔延时的仿真方法 |
| CN113449478B (zh) * | 2021-06-24 | 2024-05-03 | 深圳市一博科技股份有限公司 | 一种获取过孔延时的仿真方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111491451B (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111491451B (zh) | 一种用于过孔差分信号串扰分析的建模方法 | |
| US7409668B2 (en) | Method for improving via's impedance | |
| WO2007102597A1 (en) | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate | |
| Laermans et al. | Modeling complex via hole structures | |
| JP2014027212A (ja) | プリント配線板 | |
| CN101594729A (zh) | 电路板 | |
| CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
| CN104102797A (zh) | 一种降低差分串扰的pcb走线设计方法 | |
| JP2016051718A (ja) | 多層配線基板 | |
| Dehlaghi et al. | Ultra-short-reach interconnects for die-to-die links: Global bandwidth demands in microcosm | |
| Zhao et al. | System level power integrity analysis with physics-based modeling methodology | |
| Seo et al. | Enhancement of differential signal integrity by employing a novel face via structure | |
| Vardapetyan et al. | Via design optimization for high speed differential interconnects on circuit boards | |
| Lim et al. | ASIC package design optimization for 10 Gbps and above backplane SerDes links | |
| Yee et al. | Techniques of impedance matching for minimal PCB channel loss at 40 GBPS signal transmission | |
| KR101041555B1 (ko) | 비아 구조의 고주파 성능 최적화 방법 | |
| Zhang et al. | Design and modeling for chip-to-chip communication at 20 Gbps | |
| US7504587B2 (en) | Parallel wiring and integrated circuit | |
| US7307492B2 (en) | Design, layout and method of manufacture for a circuit that taps a differential signal | |
| US8104013B2 (en) | Design method of semiconductor package substrate to cancel a reflected wave | |
| Cho et al. | Novel Optimization Methodology of Design Parameters in High-Speed Differential Via for PCIe Gen5 Channels Based on Particle Swarm Optimization Algorithm | |
| CN106341960A (zh) | 提高信号传输性能的电路板的制作方法 | |
| Oo et al. | New circuit model for modeling differential pair of through-hole vias in multilayered electronic packages | |
| Shan et al. | Certain investigation on impedance control of high speed signals in printed circuit board | |
| Gu et al. | Efficient parametric modeling and analysis for backplane channel characterization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 11-3 Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214028 Patentee after: Wuxi Synchronous Electronic Technology Co.,Ltd. Country or region after: China Address before: C207-2, building 530, sensor network University Science Park, Taihu International Science Park, 18 Qingyuan Road, Wuxi City, Jiangsu Province, 214000 Patentee before: P.C.B.A. ELECTRONIC (WUXI) LTD. Country or region before: China |
|
| CP03 | Change of name, title or address |