CN105813374B - 一种外层阻抗的管控方法 - Google Patents

一种外层阻抗的管控方法 Download PDF

Info

Publication number
CN105813374B
CN105813374B CN201610224965.8A CN201610224965A CN105813374B CN 105813374 B CN105813374 B CN 105813374B CN 201610224965 A CN201610224965 A CN 201610224965A CN 105813374 B CN105813374 B CN 105813374B
Authority
CN
China
Prior art keywords
plate
impedance
value
setting range
actually measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610224965.8A
Other languages
English (en)
Other versions
CN105813374A (zh
Inventor
范红
王红飞
陈蓓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Original Assignee
Guangzhou Xingsen Electronic Co Ltd
Shenzhen Fastprint Circuit Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xingsen Electronic Co Ltd, Shenzhen Fastprint Circuit Tech Co Ltd filed Critical Guangzhou Xingsen Electronic Co Ltd
Priority to CN201610224965.8A priority Critical patent/CN105813374B/zh
Publication of CN105813374A publication Critical patent/CN105813374A/zh
Application granted granted Critical
Publication of CN105813374B publication Critical patent/CN105813374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种外层阻抗的管控方法,包括:在同一批次电路板中挑出一块电路板并按照一定的蚀刻速度做出一首板,在首板蚀刻后退锡前进行阻抗测试;当首板实际测得的阻抗值大于设定范围时,则在该批次的电路板中挑选出另一块电路板并且加快蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断该新的首板为合格的首板;当实际测得的阻抗值小于设定范围时,则在该批次的电路板中挑选出另一块电路板并且减慢蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断新的首板为合格的首板。本发明可以更加精确地管控PCB外层阻抗,大大提高外层阻抗合格率。

Description

一种外层阻抗的管控方法
技术领域
本发明涉及PCB正片流程的外层线路阻抗监测和控制方法,特别涉及一种外层阻抗的管控方法。
背景技术
随着高速通讯业的发展,对于PCB的阻抗精度要求越来越高,从普通的±10%精度提高到±5%甚至±3%的精度要求,对于PCB制造业产生巨大挑战。根据经典微带线阻抗公式:
单端模型:
差分阻抗模型:
其中:h为介厚;w为线宽;t为铜厚;εr为介电常数;d为差分对间距,Z为阻抗。
从上述单端和差分模型可以看出,线路的阻抗值受到线宽、铜厚、介厚、介电常数以及间距等因素影响。而在PCB生产中,工程人员一般根据生产的能力特点获得与设计阻抗相关联的参数,如选择走的生产流程条件下的外层电镀铜层厚度、侧蚀量等参数根据大量数据获得了统计均值,再通过叠层材料等信息在阻抗计算软件或模型下,如上公式所示,在固定的流程和叠层下已经知道介厚、铜厚、介电常数的预设值。这样,需要达到PCB的设计阻抗值时,可以通过调整线宽或间距使得阻抗值达到设计要求,并对线路进行补偿保证实际线宽能控制在设计线宽附近范围,然后通过生产蚀刻达到需要的阻抗值。
在现有生产控制中,受到各种因素影响,按照正常生产可能造成实际阻抗与设计阻抗有较大的偏差。如外层铜的厚度受到电镀、减薄铜等因素影响,外层铜的厚度与统计均值的差异、蚀刻后的成品线宽与设计线宽的差异、设计模型的精度等因素影响。特别在样板生产中,受到标准的不同,如孔铜满足一级或二级标准,两种标准下的电镀铜厚存成明显差异;不同订单类型在流程上的差异,如树脂塞孔板需要经过两次板镀和一次减薄铜后,再进行图形电镀,与普通板在板镀后直接图形电镀,造成两者线路的铜层厚度差异,还影响蚀刻过程线宽的控制。因此,需要对实际阻抗进行测试,根据实际阻抗与设计阻抗的差别再调整阻抗。
在PCB正片流程中,半成品依次经过:前工序→钻孔→沉铜→板镀→外层干膜→曝光→显影→图形电镀→镀锡→退膜→外层蚀刻→退锡→阻焊→后工序。外层微带线的阻抗除经典阻抗模型中所描述的线宽、铜厚、介厚、介电常数、间距的影响外,还受到外层阻焊的影响。在经蚀刻后线路已经形成,需要经过退锡药水把线路表层的锡溶解,再印刷油墨保护线路铜不被氧化。
在PCB正片流程中,半成品的线宽是指蚀刻后剩余的电路板上的电路线宽,现有外层阻抗管控中,业内普遍采用蚀刻并退锡后的半成品首板进行阻抗监控,当首板满足要求是按照首板参数生产,当首板超出要求调整蚀刻速度使相同批次板的阻抗达到控制要求范围。但是,在监控中存在以下问题,一、当首板阻抗超出设定范围时,首板在无锡保护时不能进行再蚀刻调整线宽,蚀刻会存在开路风险,因而首板的成品阻抗将超标报废;二、现有的首板阻抗管控中,给出半成品阻抗控制要求为某一固定的值,如某公司控制为单端盖阻焊前较盖阻焊后大3ohm,差分盖阻焊前较盖阻焊后大8ohm的固定模式。根据微带线模型关系,阻抗受多因素印象,即在不同的线宽下盖阻焊前后的阻抗变化量存在差异,采用固定的波动幅度管控可能造成一些条件下,在首板满足要求时,但是成品并达不到要求。特别在PCB样板厂,同一批次数量少、种类多等特点,这种问题特别突出。
发明内容
针对现有技术的不足,本发明的目的旨在于提供一种外层阻抗的管控方法,可以更加精确地管控PCB外层阻抗,而且当首板的实际阻抗大于设定范围时不会导致首板报废。
为实现上述目的,本发明采用如下技术方案:
一种外层阻抗的管控方法,包括:
在同一批次需蚀刻的电路板中挑出一块电路板并按照一定的蚀刻速度做出一首板,在首板蚀刻后退锡前即进行阻抗测试;
当首板实际测得的阻抗值在设定范围之内时,则判断该首板为合格的首板,并且将该批次的其余电路板均按照合格首板对应的蚀刻速度蚀刻;
当首板实际测得的阻抗值大于设定范围时,则在该批次的电路板中挑选出另一块电路板并且加快蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断该新的首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度进行蚀刻;
当实际测得的阻抗值小于设定范围时,则在该批次的电路板中挑选出另一块电路板并且减慢蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断新的首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度进行蚀刻。
当首板实际测得的阻抗值大于设定范围时,则将该首板印刷油墨加厚再进行阻抗测试,直至该首板实际测得的阻抗值在设定范围之内。
当首板实际测得的阻抗值小于设定范围时,则加快蚀刻速度并再次对该首板进行蚀刻,直至该首板实际测得的阻抗值在设定范围之内。
所述设定范围为:
Z+△Xn×Z-Z×η×(1-a),Z+△Xn×Z+Z×η×(1-a)……(1)
式(1)中,η为成品阻抗要求的最大允许波动幅度,Z为设计阻抗值,a为首板管控系数,a的取值范围为0<a<0.5;
其中,△Xn通过以下方法确定:
△X=△Z/Z……(2)
式(2)中,△Z为含锡半成品的阻抗线与成品阻抗线的阻抗变化量,因此,△X为阻抗变化比;
先对多种阻抗线进行统计,得出△X与线宽w的关系,再将线宽w划分为n个区间,n个区间分别为N1、N2、N3……Nn区间,每个区间包括多种线宽w,每种线宽w对应一个阻抗变化比△X;
因此,△Xn为首板待测试的阻抗线的线宽所在的区间对应的阻抗变化比的平均值,则△Xn=(△Xnmax+△Xnmin)/2,△Xnmax为第Nn区间内对应的△X的最大值,△Xnmin为第Nn区间内对应的△X的最小值;
其中划分区间的原则是:在该区间内,△Xnmax-△Xnmin≤2×a×η。
η的取值范围为3%≤η≤10%。
△Z=Z1-Z0……(3)
式(3)中,Z1为线路表层有锡的阻抗值,Z0表示成品盖阻焊的阻抗值。
本发明的有益效果在于:
相比于现有技术,本发明在首板蚀刻后退锡前即进行阻抗测试,当实际测得的阻抗值大于设定范围时则加快蚀刻速度,当实际测得的阻抗值小于设定范围时则减慢蚀刻速度,直至首板实际测得的阻抗值在设定范围之内,这样可以更加精确地管控PCB外层阻抗,而且当首板的实际阻抗大于设定范围时,由于首板还没有退锡,可以继续对首板进行蚀刻以调整线宽,不会导致首板报废。
附图说明
图1为本发明的流程示意图;
图2为单端盖阻焊前、后的阻抗差与线宽的关系。
具体实施方式
下面,结合附图以及具体实施方式,对本发明做进一步描述:
在制作PCB外层时,工程人员按照阻抗计算模型或者软件,根据要求的阻抗值和材料信息计算出盖阻焊的外层线路的线宽与间距(单端线仅需要计算线宽、差分需要计算线宽和线间距);接着,布线对图形文件进行正常调整线宽和根据生产能力对线路宽幅进行补偿。
如图1所示,本发明的外层阻抗的管控方法包括:
在同一批次需蚀刻的电路板中挑出一块电路板并按照一定的蚀刻速度做出一首板,在首板蚀刻后退锡前即进行阻抗测试;
当首板实际测得的阻抗值在设定范围之内时,则判断该首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度蚀刻(即表示阻抗合格,正常生产);
当首板实际测得的阻抗值大于设定范围时,则在该批次的电路板中挑选出另一块电路板并且加快蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断该新的首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度进行蚀刻;
当实际测得的阻抗值小于设定范围时,则在该批次的电路板中挑选出另一块电路板并且减慢蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断新的首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度进行蚀刻。
本发明在首板蚀刻后退锡前即进行阻抗测试,当实际测得的阻抗值大于设定范围时则加快蚀刻速度,当实际测得的阻抗值小于设定范围时则减慢蚀刻速度,直至首板实际测得的阻抗值在设定范围之内,这样可以更加精确地管控PCB外层阻抗,而且当首板的实际阻抗大于设定范围时,由于首板还没有退锡,可以继续对首板进行蚀刻以调整线宽,不会导致首板报废,大大提高外层阻抗合格率。
进一步地,当首板实际测得的阻抗值大于设定范围时,则将该首板印刷油墨加厚再进行阻抗测试,直至该首板实际测得的阻抗值在设定范围之内。
进一步地,当首板实际测得的阻抗值小于设定范围时,则可以在首板未退锡的情况下调整蚀刻速度和压力蚀刻,比如,可以加快蚀刻速度,接着,对该阻抗值偏小的首板进行再次蚀刻,直至该首板实际测得的阻抗值在设定范围之内。
进一步地,首板的阻抗线可以是一条或者是多条,在检测时,首板的每条阻抗线的阻抗值都必须在设定范围之内。
所述设定范围为:
Z+△Xn×Z-Z×η×(1-a),Z+△Xn×Z+Z×η×(1-a)……(1)
式(1)中,η为成品阻抗要求的最大允许波动幅度,Z为设计阻抗值,a为首板管控系数,a的取值范围为0<a<0.5;
其中,△Xn通过以下方法确定:
△X=△Z/Z……(2)
式(2)中,△Z为含锡半成品的阻抗线与成品阻抗线的阻抗变化量,因此,△X为阻抗变化比;
先对多种阻抗线进行统计,得出△X与线宽w的关系,再将线宽w划分为n个区间,n个区间分别为N1、N2、N3……Nn区间,每个区间包括多种线宽w,每种线宽w对应一个阻抗变化比△X;
因此,△Xn为首板待测试的阻抗线的线宽所在的区间对应的阻抗变化比的平均值,则△Xn=(△Xnmax+△Xnmin)/2,△Xnmax为第Nn区间内对应的△X的最大值,△Xnmin为第Nn区间内对应的△X的最小值;
其中划分区间的原则是:在该区间内,△Xnmax-△Xnmin≤2×a×η。
优选地,η的取值范围为3%≤η≤10%。
进一步地,△Z=Z1-Z0……(3)
Z0表示成品盖阻焊阻抗值,Z1为线路表层有锡的阻抗值,Z2为裸铜的线路阻抗值,△Z0盖阻焊前后阻抗变化量,△Z1退锡前后阻抗变化量。
式(3)中,Z1为线路表层有锡的阻抗值,Z0表示成品盖阻焊阻抗值。
其中,式(3)通过以下步骤推导得到:
首板半成品阻抗相对于盖阻焊后阻抗变化量存在以下关系,
△Z=△Z0-△Z1=(Z2-Z0)-(Z2-Z1)=Z1-Z0……(4)
式(4)中,Z2为裸铜的线路阻抗值,△Z0盖阻焊前后阻抗变化量,△Z1退锡前后阻抗变化量。
以下为本发明的两个应用实例:
实例一:某工厂外层电镀铜厚35um,阻焊厚度为50um,镀锡厚度8um的平均水平,理论阻抗设计为单端50ohm附近,通过调整不同线宽下实测盖阻焊后的阻抗值Z0和蚀刻后(含锡)的阻抗值为Z1,设计线宽包含3.5mil~14.5mil的单端线,根据统计,两者的阻抗波动幅度有以下关系:
表1-1单端盖阻焊前后的影响
表1-1中,w为线宽,单位为mil;Z为设计阻抗值,单位为ohm;布线层:屏蔽层,表示布线层所在的层数以及屏蔽层所在的层数;第1组至第8组表示8次测量的△Z的数据,平均值为八组数据的△Z的平均取值,△Z/Z%为平均取值的△Z与设计阻抗值Z的百分比,△Z/Z%表示阻抗变化百分比,将表1-1中12中阻抗线的△Z/Z%与w在图上取点,并将点连接成曲线,得出图2所示趋势关系。
在实例一中:对于10%阻抗公差的控制板,按照首板管控系数a=0.2划分区域。当外层单端线在3~4.5mil时,成品阻抗与半成品阻抗差值幅度△X1=△Z1/Z按照11%控制;线宽在4.5~7mil时,成品阻抗与半成品阻抗差值幅度△X2=△Z2/Z按照8%控制;线宽大于7mil时,成品阻抗与半成品阻抗差值幅度△X3=△Z3/Z按照5.5%来控制。
实例二:
表1-2差分盖阻焊前后的影响
与实例一类似,表1-2中,w为线宽,单位mil;Z为设计阻抗值,单位ohm,第1组至第8组表示8次测量的△Z的数据,平均值为八组数据的△Z的平均取值,△Z/Z%为平均取值的△Z与设计阻抗值Z的百分比,△Z/Z%表示阻抗变化百分比;
在实例二中:对于10%阻抗公差的控制板,按照首板管控系数a=0.3划分区域。当外层差分线宽在3~4.5mil时,成品阻抗与半成品阻抗差值幅度△X1=△Z1/Z按照15%控制;线宽在4.5~7mil时,成品阻抗与半成品阻抗差值幅度△X2=△Z2/Z按照10%控制;线宽大于7mil时,成品阻抗与半成品阻抗差值幅度△X3=△Z3/Z按照8%来控制。
对本领域的技术人员来说,可根据以上描述的技术方案以及构思,做出其它各种相应的改变以及形变,而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (5)

1.一种外层阻抗的管控方法,其特征在于,包括:
在同一批次需蚀刻的电路板中挑出一块电路板并按照一定的蚀刻速度做出一首板,在首板蚀刻后退锡前即进行阻抗测试;
当首板实际测得的阻抗值在设定范围之内时,则判断该首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度蚀刻;
当首板实际测得的阻抗值大于设定范围时,则在该批次的电路板中挑选出另一块电路板并且加快蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断该新的首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度进行蚀刻;
当实际测得的阻抗值小于设定范围时,则在该批次的电路板中挑选出另一块电路板并且减慢蚀刻速度重新做出新的首板,直至新的首板实际测得的阻抗值在该设定范围之内时,则判断新的首板为合格的首板,并且将该批次的其余电路板均按照合格的首板对应的蚀刻速度进行蚀刻;
所述设定范围为:
Z+△Xn×Z-Z×η×(1-a),Z+△Xn×Z+Z×η×(1-a)……(1)
式(1)中,η为成品阻抗要求的最大允许波动幅度,Z为设计阻抗值,a为首板管控系数,a的取值范围为0<a<0.5;
其中,△Xn通过以下方法确定:
△X=△Z/Z……(2)
式(2)中,△Z为含锡半成品的阻抗线与成品阻抗线的阻抗变化量,因此,△X为阻抗变化比;
先对多种阻抗线进行统计,得出△X与线宽w的关系,再将线宽w划分为n个区间,n个区间分别为N1、N2、N3……Nn区间,每个区间包括多种线宽w,每种线宽w对应一个阻抗变化比△X;
因此,△Xn为首板待测试的阻抗线的线宽所在的区间对应的阻抗变化比的平均值,则△Xn=(△Xnmax+△Xnmin)/2,△Xnmax为第Nn区间内对应的△X的最大值,△Xnmin为第Nn区间内对应的△X的最小值;
其中划分区间的原则是:在该区间内,△Xnmax-△Xnmin≤2×a×η。
2.如权利要求1所述的外层阻抗的管控方法,其特征在于,当首板实际测得的阻抗值大于设定范围时,则将该首板印刷油墨加厚再进行阻抗测试,直至该首板实际测得的阻抗值在设定范围之内。
3.如权利要求1所述的外层阻抗的管控方法,其特征在于,当首板实际测得的阻抗值小于设定范围时,则加快蚀刻速度并再次对该首板进行蚀刻,直至该首板实际测得的阻抗值在设定范围之内。
4.如权利要求1所述的外层阻抗的管控方法,其特征在于,η的取值范围为3%≤η≤10%。
5.如权利要求1所述的外层阻抗的管控方法,其特征在于,△Z=Z1-Z0……(3)
式(3)中,Z1为线路表层有锡的阻抗值,Z0表示成品盖阻焊的阻抗值。
CN201610224965.8A 2016-04-11 2016-04-11 一种外层阻抗的管控方法 Active CN105813374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610224965.8A CN105813374B (zh) 2016-04-11 2016-04-11 一种外层阻抗的管控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610224965.8A CN105813374B (zh) 2016-04-11 2016-04-11 一种外层阻抗的管控方法

Publications (2)

Publication Number Publication Date
CN105813374A CN105813374A (zh) 2016-07-27
CN105813374B true CN105813374B (zh) 2018-09-25

Family

ID=56459777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610224965.8A Active CN105813374B (zh) 2016-04-11 2016-04-11 一种外层阻抗的管控方法

Country Status (1)

Country Link
CN (1) CN105813374B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106998627B (zh) * 2017-05-26 2020-06-05 盐城天锐先锋电子科技有限公司 一种pcb阻抗板的设计方法
CN107094349B (zh) * 2017-06-20 2019-08-27 广州兴森快捷电路科技有限公司 印制电路板及其制作方法
CN109870641B (zh) * 2019-02-26 2021-11-09 广州兴森快捷电路科技有限公司 印刷电路板生产方法及其半成品阻抗检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427663A (zh) * 2011-09-13 2012-04-25 四川卫士通信息安全平台技术有限公司 高速pcb设计信号阻抗的控制方法
CN102811547A (zh) * 2011-05-31 2012-12-05 鸿富锦精密工业(深圳)有限公司 阻抗控制方法
CN104502715A (zh) * 2014-12-31 2015-04-08 广州兴森快捷电路科技有限公司 阻抗板的阻抗测试方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811547A (zh) * 2011-05-31 2012-12-05 鸿富锦精密工业(深圳)有限公司 阻抗控制方法
CN102427663A (zh) * 2011-09-13 2012-04-25 四川卫士通信息安全平台技术有限公司 高速pcb设计信号阻抗的控制方法
CN104502715A (zh) * 2014-12-31 2015-04-08 广州兴森快捷电路科技有限公司 阻抗板的阻抗测试方法

Also Published As

Publication number Publication date
CN105813374A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105813374B (zh) 一种外层阻抗的管控方法
US20090120660A1 (en) Electrical member and method of manufacturing a printed circuit board using the same
CN102291946A (zh) 一种厚铜电路板的制作方法
CN103906364B (zh) 一种印制电路板中隐埋电阻的加工方法
CN101009976A (zh) 提高蚀刻工艺中线路精度的方法
US10349518B1 (en) Circuit board and method for manufacturing the same
US20190223300A1 (en) Embedded flexible circuit board and method for manufacturing the same
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
CN105072808A (zh) 高精度封装基板的蚀刻补偿方法
CN101247699B (zh) 电路板、内埋在电路板内的可调式电阻及其制造方法
CN110113899B (zh) 一种多层芯板靶标制作方法
DE102020102362A1 (de) Komponententräger mit Brückenstruktur in einem Durchgangsloch, das die Designregel für den Mindestabstand erfüllt
CN107613657A (zh) 一种印制线路板线路的动态蚀刻补偿方法
CN110557886B (zh) Pcb板光标点的补偿方法及其应用和pcb板生产工艺
CN110516199B (zh) 对特性阻抗的影响因素的影响度计算方法及线路板
CN201491385U (zh) 电路拼板
CN104105354A (zh) 一种高孔径比细密线路板的制作方法
CN107872921B (zh) 一种特性阻抗的设计方法
CN103068176B (zh) 一种精密线路的线路板电镀方法
DE102022120951A1 (de) Durch-glas-via mit einer metallwand
DE112022001437T5 (de) Glaskernsubstrat mit aufbauten mit unterschiedlichen anzahlen von schichten
CN112004331B (zh) 线路板及其制备方法
CN209994627U (zh) 一种新型多层无胶fpc板
CN113709989A (zh) 一种提升电磁屏蔽膜阻抗匹配要求产品可靠性的方法
CN103025064A (zh) 一种线路板的对位方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant