CN107613657A - 一种印制线路板线路的动态蚀刻补偿方法 - Google Patents

一种印制线路板线路的动态蚀刻补偿方法 Download PDF

Info

Publication number
CN107613657A
CN107613657A CN201710986294.3A CN201710986294A CN107613657A CN 107613657 A CN107613657 A CN 107613657A CN 201710986294 A CN201710986294 A CN 201710986294A CN 107613657 A CN107613657 A CN 107613657A
Authority
CN
China
Prior art keywords
compensation
circuit
etching
dynamic
compensate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710986294.3A
Other languages
English (en)
Inventor
罗登峰
刘喜科
戴晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD
Original Assignee
MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD filed Critical MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD
Priority to CN201710986294.3A priority Critical patent/CN107613657A/zh
Publication of CN107613657A publication Critical patent/CN107613657A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及PCB技术领域,公开了一种印制线路板线路的动态蚀刻补偿方法,包括步骤:根据待蚀刻线路图形的底铜厚度,为待蚀刻线路图形中的各条线路分别设定相应的初始蚀刻补偿量;对于每条线路,若其第一部分处于密集区且第二部分位于非密集区,则将当前线路的初始蚀刻补偿量减少得到第一蚀刻补偿量,将当前线路的初始蚀刻补偿量增加得到第二蚀刻补偿量;根据第一蚀刻补偿量对第一部分进行蚀刻补偿,同时根据第二蚀刻补偿量对第二部分进行蚀刻补偿。本发明实施例对同一条线路的处于不同区域的各个部分按照所处区域的密集程度来设计不同补偿量,可有效保障蚀刻后同种规格线宽极差值范围最小,提升线路的一致性,保证传输信号及阻抗信号的稳定性。

Description

一种印制线路板线路的动态蚀刻补偿方法
技术领域
本发明涉及PCB(Printed Circuit Board,印刷线路板)技术领域,尤其涉及一种印制线路板线路的动态蚀刻补偿方法。
背景技术
PCB(Printed Circuit Board)又称线路板、电路板或印刷电路板,是电子工业的重要部件之一,是电子元器件的支撑体,电气连接的载体。
在印制电路板加工过程中,由于线路设计无法保障布局一样,都会存在有夹线、独立线、密集排线或是同一规格线宽的一部分在排线中间、另一部分为独立线。蚀刻时因板面覆盖干膜和露铜部分不一样,药水交换速度也不一样:在空旷区的独立线位置,药水无阻阻碍,交换快,蚀刻量多;而在排线位,因干膜间隙小,药水交换慢,蚀刻量少。如此会导致蚀刻不均匀,即同一设计规格的多条或者同一条线路在菲林制作后会在不同区域内形成不同的线宽,如在排线位较独立线区大,从而超出客户设计要求范围,导致后续线路传输信号及阻抗信号稳定性不能满足要求。
为解决上述蚀刻不均匀的问题,目前通常采用补偿设计,对同一线宽进行相同补偿,例如:图1为采用均匀补偿设计后的线路图形,图2为按照图1补偿设计进行补偿蚀刻后制作而成的实际线路图形。由图可知,独立区域线宽蚀刻时药水交换较快蚀刻后线宽偏小,排线因药水交换慢线宽偏大。
发明内容
本发明的目的在于提供一种印制线路板线路的动态蚀刻补偿方法,改善普通均匀补偿蚀刻方法存在的线宽不一致的问题。
为达此目的,本发明采用以下技术方案:
一种印制线路板线路的动态蚀刻补偿方法,包括步骤:
根据待蚀刻线路图形的底铜厚度,为待蚀刻线路图形中的各条线路分别设定相应的初始蚀刻补偿量;
对于每条线路,若其第一部分处于密集区且第二部分位于非密集区,则将当前线路的初始蚀刻补偿量减少得到第一蚀刻补偿量,将当前线路的初始蚀刻补偿量增加得到第二蚀刻补偿量;根据所述第一蚀刻补偿量对所述处于密集区的第一部分进行蚀刻补偿,同时,根据所述第二蚀刻补偿量对所述位于非密集区的第二部分进行蚀刻补偿。
可选的,所述动态蚀刻补偿方法还包括:针对具有相同设计线宽的不同条线路,
对于其中整体处于密集区的各条线路,减少其相应的初始蚀刻补偿量得到第三蚀刻补偿量;
对于其中整体处于非密集区的各条线路,增加其相应的初始蚀刻补偿量得到第四蚀刻补偿量;
按照所述第三蚀刻补偿量对所述整体处于密集区的各条线路进行蚀刻补偿,同时,按照所述第四蚀刻补偿量对所述整体处于非密集区的各条线路进行蚀刻补偿。
可选的,所述密集区内的线间距不小于75μm,所述非密集区内的线间距大于75μm。
可选的,所述动态蚀刻补偿方法中,对于所述处于密集区的第一部分进行单边蚀刻补偿,对于所述位于非密集区的第二部分进行双边蚀刻补偿。
可选的,所述动态蚀刻补偿方法中,按照所述第三蚀刻补偿量对所述整体处于密集区的各条线路进行单边蚀刻补偿,同时,按照所述第四蚀刻补偿量对所述整体处于非密集区的各条线路进行双边蚀刻补偿。
可选的,所述待蚀刻线路图形中包括夹线、独立线和排线中的至少一种。
可选的,所述动态蚀刻补偿方法中,将当前线路的初始蚀刻补偿量减少5μm~10μm得到第一蚀刻补偿量,将当前线路的初始蚀刻补偿量增加5μm~10μm得到第二蚀刻补偿量。
可选的,所述动态蚀刻补偿方法中,
对于其中整体处于密集区的各条线路,将其相应的初始蚀刻补偿量减少5μm~10μm得到第三蚀刻补偿量;
对于其中整体处于非密集区的各条线路,将其相应的初始蚀刻补偿量增加5μm~10μm得到第四蚀刻补偿量。
与现有技术相比,本发明实施例具有以下有益效果:
本发明实施例对同一条线路的处于不同区域的各个部分按照所处区域的密集程度来设计不同补偿量,实现动态补偿设计,可有效保障蚀刻后同种规格线宽极差值范围最小,提升线路的一致性,保证传输信号及阻抗信号的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为采用普通的均匀补偿设计后的线路图形;
图2为按照图1补偿设计进行补偿蚀刻后形成的实际线路图形;
图3为本发明实施例提供的动态补偿蚀刻方法流程图;
图4为本发明实施例提供的采用动态补偿设计后的线路图形;
图5为按照图4补偿设计进行补偿蚀刻后形成的实际线路图形。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明的核心思想为:根据线路设计布局及蚀刻药水交换咬铜原理,对同一条线路的处于不同区域的各个部分按照所处区域来设计不同补偿量,对同种规格线宽设计的不同条线路按照所处区域的不同来设计不同补偿量,以保障蚀刻后同种规格线宽极差值范围最小,从而提升线路的一致性,满足设计传输信号及阻抗信号的稳定性。
请参阅图3,本实施例提供了一种印制线路板线路的动态补偿蚀刻方法,包括以下步骤:
步骤301、根据PCB中待蚀刻线路图形的底铜厚度,为待蚀刻线路图形中的各条线路分别设定相应的初始蚀刻补偿量。
本步骤中,可采用常规方式分析铜厚度对蚀刻线宽线距的影响,得出在待蚀刻线路图形的底铜厚度下,待蚀刻线路图形中的各条线路相应的初始蚀刻补偿量。
步骤302、在相应的初始蚀刻补偿量的基础上,按照所处区域的线路密集度程度,对同一条线路的不同部分设计不同的蚀刻补偿量,实现动态补偿设计。
具体地,该步骤中针对同一条线路的不同部分进行动态补偿设计的方法包括:
对于每条线路,若其第一部分处于密集区且第二部分位于非密集区,则将该线路的初始蚀刻补偿量减少适量大小得到第一蚀刻补偿量,将当前线路的初始蚀刻补偿量增加适量大小得到第二蚀刻补偿量;
其中,第一蚀刻补偿量将作为第一部分的蚀刻补偿参数,第二蚀刻补偿量将作为第二部分的蚀刻补偿参数。
为保证每条线路在不同位置的线宽一致性,本实施例中,在对初始蚀刻补偿量进行调整时,可以由初始蚀刻补偿量减少5μm~10μm得到第一蚀刻补偿量,可以由初始蚀刻补偿量增加5μm~10μm得到第二蚀刻补偿量。
密集区指的是线路较为密集的区域,非密集区指的是线路较为分散的区域。为进行有效划分,可将线间距不小于75μm的区域定义为密集区,将线间距大于75μm的区域定义为非密集区。
另外,在该步骤302中,还可在相应的初始蚀刻补偿量的基础上,按照所处区域的线路密集度程度,对属于相同线宽设计规格的各条线路设计不同的蚀刻补偿量,实现动态补偿设计。
具体地,该步骤中对属于相同线宽设计规格的各条线路进行动态补偿设计的方法包括:
针对具有相同设计线宽的不同条线路,
对于其中整体处于密集区的各条线路,将其相应的初始蚀刻补偿量减少5μm~10μm得到第三蚀刻补偿量,作为这些密集区的线路的蚀刻补偿参数;
对于其中整体处于非密集区的各条线路,将其相应的初始蚀刻补偿量增加5μm~10μm得到第四蚀刻补偿量,作为这些非密集区的线路的蚀刻补偿参数。
步骤303、按照相应的动态补偿设计后的蚀刻补偿量,对同一条线路的不同部分和属于相同线宽设计规格的各条线路进行动态蚀刻补偿。
具体地,对于第一部分处于密集区且第二部分位于非密集区的同一条线路,根据第一蚀刻补偿量对第一部分进行蚀刻补偿,根据第二蚀刻补偿量对第二部分进行蚀刻补偿。
对于属于相同线宽设计规格的各条线路,按照第三蚀刻补偿量对整体处于密集区的各条线路进行蚀刻补偿,按照第四蚀刻补偿量对所述整体处于非密集区的各条线路进行蚀刻补偿。
在蚀刻补偿过程中,可采用单边补偿,也可采用双边补偿。为提高补偿效果,对于处于密集区的线路部分或者整条线路采用单边补偿,对于处于非密集区的线路部分或者整条线路采用双边补偿。
图4为采用上述动态补偿设计后的线路图形,图5为按照图4补偿设计进行补偿蚀刻后形成的实际线路图形。通过对比可知,本发明根据线路设计布局及蚀刻药水交换咬铜原理,对同一条线路的处于不同区域的各个部分按照所处区域的密集程度来设计不同补偿量,对同种规格线宽设计的各条线路按照所处区域的密集程度来设计不同补偿量,以保障蚀刻后同种规格线宽极差值范围最小,从而提升线路的一致性,满足设计传输信号及阻抗信号的稳定性。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种印制线路板线路的动态蚀刻补偿方法,其特征在于,所述动态蚀刻补偿方法包括步骤:
根据待蚀刻线路图形的底铜厚度,为待蚀刻线路图形中的各条线路分别设定相应的初始蚀刻补偿量;
对于每条线路,若其第一部分处于密集区且第二部分位于非密集区,则将当前线路的初始蚀刻补偿量减少得到第一蚀刻补偿量,将当前线路的初始蚀刻补偿量增加得到第二蚀刻补偿量;根据所述第一蚀刻补偿量对所述处于密集区的第一部分进行蚀刻补偿,同时,根据所述第二蚀刻补偿量对所述位于非密集区的第二部分进行蚀刻补偿。
2.根据权利要求1所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述动态蚀刻补偿方法还包括:针对具有相同设计线宽的不同条线路,
对于其中整体处于密集区的各条线路,减少其相应的初始蚀刻补偿量得到第三蚀刻补偿量;
对于其中整体处于非密集区的各条线路,增加其相应的初始蚀刻补偿量得到第四蚀刻补偿量;
按照所述第三蚀刻补偿量对所述整体处于密集区的各条线路进行蚀刻补偿,同时,按照所述第四蚀刻补偿量对所述整体处于非密集区的各条线路进行蚀刻补偿。
3.根据权利要求1或2所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述密集区内的线间距不小于75μm,所述非密集区内的线间距大于75μm。
4.根据权利要求1所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述动态蚀刻补偿方法中,对于所述处于密集区的第一部分进行单边蚀刻补偿,对于所述位于非密集区的第二部分进行双边蚀刻补偿。
5.根据权利要求2所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述动态蚀刻补偿方法中,按照所述第三蚀刻补偿量对所述整体处于密集区的各条线路进行单边蚀刻补偿,同时,按照所述第四蚀刻补偿量对所述整体处于非密集区的各条线路进行双边蚀刻补偿。
6.根据权利要求1所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述待蚀刻线路图形中包括夹线、独立线和排线中的至少一种。
7.根据权利要求1所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述动态蚀刻补偿方法中,将当前线路的初始蚀刻补偿量减少5μm~10μm得到第一蚀刻补偿量,将当前线路的初始蚀刻补偿量增加5μm~10μm得到第二蚀刻补偿量。
8.根据权利要求2所述印制线路板线路的动态蚀刻补偿方法,其特征在于,所述动态蚀刻补偿方法中,
对于其中整体处于密集区的各条线路,将其相应的初始蚀刻补偿量减少5μm~10μm得到第三蚀刻补偿量;
对于其中整体处于非密集区的各条线路,将其相应的初始蚀刻补偿量增加5μm~10μm得到第四蚀刻补偿量。
CN201710986294.3A 2017-10-20 2017-10-20 一种印制线路板线路的动态蚀刻补偿方法 Pending CN107613657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710986294.3A CN107613657A (zh) 2017-10-20 2017-10-20 一种印制线路板线路的动态蚀刻补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710986294.3A CN107613657A (zh) 2017-10-20 2017-10-20 一种印制线路板线路的动态蚀刻补偿方法

Publications (1)

Publication Number Publication Date
CN107613657A true CN107613657A (zh) 2018-01-19

Family

ID=61078915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710986294.3A Pending CN107613657A (zh) 2017-10-20 2017-10-20 一种印制线路板线路的动态蚀刻补偿方法

Country Status (1)

Country Link
CN (1) CN107613657A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109168266A (zh) * 2018-07-25 2019-01-08 江苏博敏电子有限公司 一种印刷线路板电路图形蚀刻参数评估方法
CN109348626A (zh) * 2018-10-23 2019-02-15 同健(惠阳)电子有限公司 一种线路板动态补偿的技术
CN116170940A (zh) * 2023-04-21 2023-05-26 广州添利电子科技有限公司 一种pcb测试板
CN117790300A (zh) * 2024-02-23 2024-03-29 深圳市常丰激光刀模有限公司 一种精细线路的动态蚀刻补偿方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
US8950063B2 (en) * 2006-04-19 2015-02-10 Viasystems Technologies Corp., L.L.C. Methods of manufacturing printed circuit boards with stacked micro vias
CN104684264A (zh) * 2015-02-14 2015-06-03 深圳市五株科技股份有限公司 印刷电路板内层芯板的蚀刻方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8950063B2 (en) * 2006-04-19 2015-02-10 Viasystems Technologies Corp., L.L.C. Methods of manufacturing printed circuit boards with stacked micro vias
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
CN104684264A (zh) * 2015-02-14 2015-06-03 深圳市五株科技股份有限公司 印刷电路板内层芯板的蚀刻方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109168266A (zh) * 2018-07-25 2019-01-08 江苏博敏电子有限公司 一种印刷线路板电路图形蚀刻参数评估方法
CN109168266B (zh) * 2018-07-25 2019-12-03 江苏博敏电子有限公司 一种印刷线路板电路图形蚀刻参数评估方法
CN109348626A (zh) * 2018-10-23 2019-02-15 同健(惠阳)电子有限公司 一种线路板动态补偿的技术
CN116170940A (zh) * 2023-04-21 2023-05-26 广州添利电子科技有限公司 一种pcb测试板
CN117790300A (zh) * 2024-02-23 2024-03-29 深圳市常丰激光刀模有限公司 一种精细线路的动态蚀刻补偿方法
CN117790300B (zh) * 2024-02-23 2024-04-30 深圳市常丰激光刀模有限公司 一种精细线路的动态蚀刻补偿方法

Similar Documents

Publication Publication Date Title
CN107613657A (zh) 一种印制线路板线路的动态蚀刻补偿方法
CN103619125B (zh) 一种用于提高电镀均匀性的pcb电镀方法
CN102573309A (zh) 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
DE2753968C2 (de) Kapazitive zweidimensionale Tafel
CN103002660A (zh) 一种线路板及其加工方法
CN204335143U (zh) 一种优化金手指器件阻抗的pcb板结构
CN104010445A (zh) 一种精细线路的动态补偿制作方法
CN103068175A (zh) 提高埋电阻印制线路板电阻值精度的方法
CN103970956A (zh) 一种同层不同阻抗控制传输线的设计方法
CN206077826U (zh) 一种优化电源平面通道压降的pcb板结构
CN103079354A (zh) 提高埋电阻印制线路板电阻值精度的方法
CN104244598B (zh) 一种控制pcb上传输线的阻抗连续性的方法和装置
CN102413629A (zh) 一种印制电路板及其制造方法
CN105813374B (zh) 一种外层阻抗的管控方法
CN110557886B (zh) Pcb板光标点的补偿方法及其应用和pcb板生产工艺
CN105188279A (zh) 分段金手指的制作方法
CN110944454A (zh) 电路板生产工艺
CN212752725U (zh) 防短路线路板
CN108845716B (zh) 一种触摸屏制作方法
CN102548238A (zh) 提高pcb板内埋电阻的电阻值精度的方法
CN207491325U (zh) 一种适于全自动化生产的pcb拼板
CN110139474B (zh) 一种便于镀金的基板线路结构
CN207706517U (zh) 一种新型双层电路板
CN204440374U (zh) 一种双导电层结构的电容式触摸屏
CN220383293U (zh) 一种优化pcb高速线上ac耦合电容处阻抗的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180119