CN116170940A - 一种pcb测试板 - Google Patents

一种pcb测试板 Download PDF

Info

Publication number
CN116170940A
CN116170940A CN202310430641.XA CN202310430641A CN116170940A CN 116170940 A CN116170940 A CN 116170940A CN 202310430641 A CN202310430641 A CN 202310430641A CN 116170940 A CN116170940 A CN 116170940A
Authority
CN
China
Prior art keywords
test
test pattern
patterns
lines
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310430641.XA
Other languages
English (en)
Other versions
CN116170940B (zh
Inventor
丘高宏
唐兵英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Ttm Electronic Technologies Co ltd
Original Assignee
Guangzhou Ttm Electronic Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Ttm Electronic Technologies Co ltd filed Critical Guangzhou Ttm Electronic Technologies Co ltd
Priority to CN202310430641.XA priority Critical patent/CN116170940B/zh
Publication of CN116170940A publication Critical patent/CN116170940A/zh
Application granted granted Critical
Publication of CN116170940B publication Critical patent/CN116170940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供了一种PCB测试板,包括基板及在基板上印刷形成测试图案的金属层,所述测试图案包括多个阵列排布的单元图形,每个单元图形包括线性测试图案和点阵测试图案,所述线性测试图案和点阵测试图案以基板的纵向中心轴和横向中心轴为对称轴对称分布于基板上,所述线性测试图案包括横向测试图案、竖向测试图案和斜向测试图案。本发明通过在PCB测试板上设计多个阵列排布的单元图形,确定了板面上不同区域整体的动态蚀刻补偿量的范围,同时测试板上单元图形中包含了多种类型的线路类型及线路走向,拓宽了测试板的适用范围,提高了测试板的精确程度,更适用于确定精细线路动态补偿量范围。

Description

一种PCB测试板
技术领域
本发明涉及PCB制造领域,更具体地,涉及一种PCB测试板。
背景技术
PCB(Printed CircuitBoard)又名印刷电路板,是重要的电子部件,是支撑电子元器件及实现电气互连的载体。随着集成电路的迅速发展及广泛应用,电子设备的种类及应用迅速发展,电子产品也更加智能化、小型化,与之匹配的,PCB的品类也不断更新,对PCB板的精密度和可靠性的要求也越来越高,PCB板上设置的线路越来越密集,特别是在保障电子产品的信号传输时,PCB上线路的精密度是影响信号传输的关键因素,因此,在PCB制造行业中,提升PCB上精细线路的制程能力是生产制作精密度和可靠性更高的PCB的关键。
当前PCB上内层线路图形的制作流程通常为:开料-内层线路图形转移-内层线路图形蚀刻-内层中检,其中,内层线路图形转移即通过曝光、显影将待制作的内层线路图形转移到PCB芯板的铜层上,并在所需制作的内层线路图形上覆盖干膜,随后,通过对制作板整板作用蚀刻药水的方式将未覆盖干膜的铜层全部蚀刻除去,得到所需要的内层线路图形,最后,再将形成所需内层线路图形的PCB通过目视、机器检测等方法检测所形成的线路质量。但目前制约PCB制造厂商的精细线路制程能力的,是在PCB芯板上进行内层线路图形的转移及蚀刻时所形成的线路形状不佳、线路尺寸误差大等问题。在PCB上内层线路图形蚀刻的工序中,蚀刻药水在制作板上停留,内层线路图形上表面被干膜所保护,其余铜面均和蚀刻液接触,随着蚀刻垂直向深度进行,被干膜所保护的铜面裸露出新的铜面,因此这时蚀刻液还会向两侧形成侧蚀,随着蚀刻深度及蚀刻时长的增加,侧蚀也越严重,影响线路整体宽度及线路边缘的形状;为了降低侧蚀,理想的蚀刻方式是采取喷淋蚀刻,喷淋蚀刻时板面上蚀刻液交换的速度快,减少了侧蚀的机会,侧蚀较小。但在板面线路复杂且细密的情况下在板面中部残留的药水会比四周的多,从而在板面中部表面形成水池效应,虽然板面上在不断地喷淋蚀刻药水,但板面中部残留的蚀刻药水会阻止新的蚀刻药水进入,板面中部的蚀刻药水流动性差、交换较慢,导致药水在板面中部的蚀刻能力下降,导致在线路密集处出现毛边等问题;同时,由于板面中部蚀刻效率差,蚀刻时间也需相应延长,容易出现板面边缘线路蚀刻过大、线路侧蚀量增大等情况,造成整板蚀刻均匀性不足,影响线路的精细度。特别是针对底铜较厚的芯板而言,蚀刻所需的时间更长,线路的侧蚀及蚀刻均匀性差异更大,在其上制备密集的精细线路就更为困难。
由于蚀刻误差难以避免,因此在实际生产中,在内层线路图形转移工序时会设计加宽待制作内层线路图形的线宽,以补偿后续蚀刻工序时的误差。在现有的PCB制造过程中,对于所制作的内层线路图形的蚀刻补偿是通过客户的原始资料,并按照自身工厂的实际加工能力进行整体补偿设计或者动态补偿设计,整体补偿通常是基于工厂现有的技术能力对制作板上的所有线路进行整体加宽,整体补偿的工艺简单,但无法匹配不同板面区域、不同线宽、线隙状态下线路的蚀刻误差;而动态补偿则是根据所需制作的内层线路图形的线宽、线隙等建立特殊区域的动态补偿量,进而制备更精密的线路图,动态补偿的方式精度较高,但通常确定PCB上的动态补偿量范围时需要针对特定制作资料制作测试板,建立一致的板面区域、线路类型、线宽、线隙等参数后进行测试,确定动态补偿量范围所需的时间长,且测试板所得到的动态补偿量范围普适性较差。
发明内容
本发明旨在克服上述现有技术的至少一种缺陷,提供一种更适用于确定精细线路动态补偿量范围、普适性较好的PCB测试板。
本技术方案提供一种PCB测试板,包括基板及在基板上印刷形成测试图案的金属层,所述测试图案包括多个阵列排布的单元图形,每个单元图形包括线性测试图案和点阵测试图案,所述线性测试图案和点阵测试图案以基板的纵向中心轴和横向中心轴为对称轴对称分布于基板上,所述线性测试图案包括横向测试图案、竖向测试图案和斜向测试图案。
在本技术方案中,PCB测试板由多个阵列排布的单元图形构成,用于模拟实际制作时所需制作的内层线路图形单元开料时排布的情况,通过在板面上分区域布置单元图形,在测试时,可以针对不同板面区域上的线路图案进行区域性动态蚀刻补偿量的确定;其中,每个单元图形包括线性测试图案和点阵测试图案,用以确定线路形态对其动态蚀刻补偿量的影响,同时,线性测试图案和点阵测试图案以基板的纵向中心轴和横向中心轴为对称轴对称分布,可以模拟板面上不同区域位置处不同线路的形态的影响,由此可以在在板面上构建均匀对称的线路区域,进而在此基础上测试的不同形态线路的区域性动态补偿量;进一步地,线性测试图案还包括横向测试图案、竖向测试图案和斜向测试图案,由此还可以测试确定板面上线路走向对其动态蚀刻量的影响;同时,将各类线性测试图案置于同一单元区间内,还有助于反映测试线路组合之间对蚀刻量的影响,进而对板面线路建立更精确的动态补偿量范围,提高了测试板板面线路动态蚀刻补偿量范围的精确程度,更适用于确定精细线路动态补偿量范围,同时测试板上单元图形中包含了多种类型的线路类型及线路走向,无需针对特定的原始图形进行制作,拓宽了测试板的适用范围。
进一步地,所述横向测试图案和竖向测试图案排列于一个矩形区域内,所述点阵测试图案排列于另一矩形区域内,两个矩形区域并列设置,所述斜向测试图案延伸至另一矩形区域内,将点阵测试图案分隔成两个或两个以上区域,所述单元图形通过纵横交错的边框分隔。
在本技术方案中,线路单元图形可拆分为两个并列的矩形区域,其中,令横向及竖向的测试图案设置在同侧矩形区域中,同时,在单元图形上横向测试图案、竖向测试图案及斜向的测试图案为连续的内层线路图形,斜向测试图案延伸至另一矩形区域中,并将另一矩形区域中设置的点阵测试图案分隔成两个或两个以上区域,充分利用单元图形上有限的空间,分别构建了较为密集的及较为孤立的线性测试图案,同时还令线路尽可能紧密排列,更好地模拟电路板上精细线路紧密排列的状态;其次,通过在未分布线性测试图案的空白区域设计点阵测试图案,也增加了测试板整体的介电层厚度,保证了测试板在制作时的填胶均匀度,提高了通过测试板确定精细线路动态补偿量范围的可靠性。并且,通过纵横交错的边框分隔各个单元图形,保证了各个单元图形测试结果的相对独立性,测试板上每个单元图形在实际制作中不会彼此干扰,提高了通过测试板每个单元图形的蚀刻状态确定在相应板面区域、线路状态时精细线路动态补偿量范围的可靠性。
进一步地,除基板中心区域外,沿基板竖向方向,相邻单元图形之间线性测试图案和点阵测试图案相间排列,沿基板横向方向,相邻单元图形之间线性测试图案或点阵测试图案相邻排列,所述基板中心区域相邻排列多个线性测试图案。进一步地,所述基板上排列偶数列和奇数行单元图形,中心行的单元图形中,处于横向中心的两个单元图形的线性测试图案相邻排列于横向中心两侧,且上下相邻行单元图形的线性测试图案与之相邻排列。
在本技术方案中,为了更好地模拟PCB板面各个区域在密集线路制造过程中的线路蚀刻状态,更好地确定PCB板面各区域对精细线路制作的动态补偿量范围,详细地划分了PCB板面的蚀刻区域,自基板竖向及横向对称排列单元测试图案,除基板中心区域外,将板面向外均匀地分割成由单元图形组成的数个环形的区域,优选地,可由内向外分隔为内层、次内层、次外层、外层四个板面区域,并通过测试可确定各板面区域整体的动态蚀刻补偿量范围;进一步地,为了精细模拟线路在各个板面区域中的位置及状态,令基板中心区域相邻排列多个线性测试图案,向外沿基板竖向方向,相邻单元图形之间线性测试图案和点阵测试图案相间排列,向外沿基板横向方向,相邻单元图形之间线性测试图案或点阵测试图案相邻排列,着重加强了基板中心区域密集线路的布置,不仅提高了测试板确定基板中心区域的精细线路动态补偿量范围的可靠性,同时还加强了整板板面的对称性,减小了各板面区域内的单元图形中蚀刻状态的差异性,提高了通过测试板所确定的各板面区域整体的动态蚀刻补偿量范围的可靠性,提高了PCB测试板检验整板板面精细线路动态补偿量范围的精细程度及可靠性。
进一步地,所述点阵测试图案由多个相同的圆形单元纵横等距排列构成,所述斜向测试图案呈45°分布,将点阵测试图案划分成两个三角区域,基板上所有斜向测试图案倾斜方向相同。优选地,所述圆形单元直径在3.0-6.0mil之间,圆形单元之间的圆心距离在9.0-12.0mil之间,相邻两行或两列之间相互错开排列,斜向测试图案与圆形单元之间的间距4.5-8.5mil之间。
在本技术方案中,点阵测试图案为多个相同的圆形单元纵横等距排列而成,并且斜向测试图案呈45°分布,将点阵测试图案划分成两个三角区域,保证了在同一单元图形中点阵测试图案的整体对称性,减小了单元图形内的圆形单元蚀刻状态的差异性,也保证了测试图形区域及测试板整体上介电层厚度的均匀及制作时的填胶均匀度,提高了通过测试板确定精细线路动态补偿量范围的可靠性,同时令圆形单元与线性测试图案保持大于圆形单元间间距的距离,减小点阵测试图案对线性测试图案的测试结果的影响,增进了PCB测试板上各单元图形中点阵测试图案蚀刻补偿量的一致性;进一步地,基板上所有斜向测试图案倾斜方向相同,增强了PCB测试板板面的对称性,提高了PCB测试板检验整板板面精细线路动态补偿量范围的精细程度及可靠性。优选地,令圆形单元直径在3.0-6.0mil之间,圆形单元之间的圆心距离在9.0-12.0mil之间,相邻两行或两列之间相互错开排列,斜向测试图案与圆形单元之间的间距4.5-8.5mil之间。
进一步地,所述横向测试图案包括多条平行的横向测试线,竖向测试图案包括多条平行的竖向测试线,所述多条横向测试线之间、多条竖向测试线之间通过弯折部连接,所述横向测试图案、竖向测试图案和斜向测试图案为同一线段沿不同方向分布构成。
在本技术方案中,同一单元图形上的横向测试图案、竖向测试图案和斜向测试图案为连通的同一线路沿不同线路方向分布构成的,更好地模拟了PCB上内层线路图形的实际制作状态;同时在同一单元图形内设置有多条平行的横向测试线及多条平行的竖向测试线,通过测试可以比较同一单元图形上不同位置的测试线的蚀刻状态,提高了各种线路类型在单元图形内的整体动态补偿量范围的准确性;同时,同一单元图形内多条横向测试线之间、多条竖向测试线之间通过弯折部连接,进一步在测试板上增加了关于内层线路图形中折角、转角处的动态蚀刻补偿设计,提高了测试板检验整板板面精细线路动态补偿量范围的精细程度及可靠性。
进一步地,在本技术方案中,构成横向测试图案、竖向测试图案和斜向测试图案的线段为复合线,复合线由若干条平行的子线构成,优选地,子线的线宽可为30-100μm;
在其中一个实施例中,复合线中包含包括8-20条宽度均等的子线,子线线宽在30-100μm之间,等距分布,子线间的间距在30-100μm之间,且保持子线的线宽与子线间的间距相等;
在其中一个实施例中,复合线包括3-8组宽度不同的子线,子线线宽在30-100μm之间,每组包括3-5条子线,同组子线的线宽均等,等距分布,且线宽与间距相等,相邻组子线线宽差在5-20μm之间。
进一步地,所述弯折部由多段直线连接构成的180°回折结构,连接相邻两条横向测试线或竖向测试线。进一步地,所述多段直线包括中间构成回折结构的中部直线段和连接于中部直线段两端的端部直线段,所述中部直线段由若干长度相等的线段构成,端部直线段长度小于所述线段,连接相邻两条横向测试线或竖向测试线。
在本技术方案中,同一单元图形内连接相邻两条横向测试线或竖向测试线的弯折部为由多段直线连接构成的180°回折结构,增加了内层线路图形中线路走向的类型,同时还增加了关内层线路图形中折角、转角的个数,令内层线路图形中同层线路的路径不完全相同,避免了在线路受到弯折或胀缩影响时同层线路走的受力不一致而造成折损;进一步地,回折结构包括若干长度相等的中部直线段和连接于中部直线段两端的端部直线段,且端部直线段长度小于中部直线段,令回折结构中部直线段及所构成的折角对称分布,进一步提高了通过测试板确认各种线路类型的动态蚀刻补偿量范围的准确性。
与现有技术相比,本发明的有益效果为:
1、通过在PCB测试板上设计多个阵列排布的单元图形,模拟了实际制作的开料工序时PCB在基板上排布的情况,进一步可以通过对板面上区域及区域的线路单元图形进行分区设计,通过对板面及不同的区域的线路蚀刻状态进行测试,从而确定板面上不同区域的整体的动态蚀刻补偿量的范围,提高了测试板板面线路动态蚀刻补偿量范围的精确程度,更适用于确定精细线路动态补偿量范围。
2、PCB测试板上每个单元图形包括线性测试图案和点阵测试图案,且基板上的线性测试图案和点阵测试图案对称分布,在板面上构建了均匀对称的线路区域,可以在板面上区域整体动态补偿的基础上测试不同线路形态对于动态蚀刻补偿量的影响,从而确定线路形态对于线路蚀刻量的动态补偿范围;进一步地,线性测试图案还包括横向测试图案、竖向测试图案和斜向测试图案,可以在板面上区域整体动态补偿及不同线路形态的动态补偿基础上,进一步测试线路走向对于动态蚀刻补偿量的影响;同时,将各类线性测试图案置于同一单元区间内,由此可以测试线路组合之间对蚀刻量的影响,提高了通过测试板确定板面上线路蚀刻的动态补偿量范围的精确程度,更适用于精细线路制作,同时测试板上单元图形中包含了多种类型的线路类型及线路走向,拓宽了测试板的适用范围。
附图说明
图1为本发明一种PCB测试板的板面示意图。
图2为本发明一种PCB测试板的单元图形的结构示意图。
图3为本发明一种PCB测试板中线性测试图案的局部结构示意图之一。
图4为本发明一种PCB测试板中弯折部的局部结构示意图之一。
图5为本发明一种PCB测试板中线性测试图案的局部结构示意图之二。
图6为本发明一种PCB测试板中弯折部的局部结构示意图之二。
附图说明:线性测试图案100、横向测试图案110、横向测试线111、竖向测试图案120、竖向测试线121、斜向测试图案130、斜向测试线131、弯折部140、中部直线段141、端部直线段142、点阵测试图案200、圆形单元210。
具体实施方式
本发明附图仅用于示例性说明,不能理解为对本发明的限制。为了更好说明以下实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。
实施例1
如图1-图4所示,本实施例提供一种PCB测试板,包括基板及在基板上印刷形成测试图案的金属层,基板上设置的测试图案包括多个阵列排布的单元图形,每个单元图形包括线性测试图案100和点阵测试图案200,且线性测试图案100和点阵测试图案200以基板的纵向中心轴和横向中心轴为对称轴对称分布于基板上;基板中心区域由相邻排列的多个线性测试图案100组成,除基板中心区域外,沿基板竖向方向,相邻单元图形之间线性测试图案100和点阵测试图案200相间排列,沿基板横向方向,相邻单元图形之间线性测试图案100或点阵测试图案200相邻排列;优选地,基板上排列偶数列和奇数行单元图形,且中心行单元图形横向中心的两个单元图形的线性测试图案100相邻排列于横向中心两侧,且上下相邻行单元图形的线性测试图案100与之相邻排列;
线性测试图案100包括横向测试图案110、竖向测试图案120和斜向测试图案130;单元图形间通过纵横交错的边框分隔,同一单元图形中,横向测试图案110和竖向测试图案120排列于一个矩形区域内,点阵测试图案200排列于另一矩形区域内,两个矩形区域并列设置,斜向测试图案130延伸至另一矩形区域内,点阵测试图案200由多个相同的圆形单元210纵横等距排列构成,斜向测试图案130呈45°分布,并将点阵测试图案200划分成两个三角区域,基板上所有斜向测试图案130倾斜方向相同;
圆形单元210直径在3.0-6.0mil之间,圆形单元210之间的圆心距离在9.0-12.0mil之间,相邻两行或两列之间相互错开排列,斜向测试图案130与圆形单元210之间的间距在4.5-8.5mil之间;
横向测试图案110包括多条平行的横向测试线111,竖向测试图案120包括多条平行的竖向测试线121,斜向测试图案130包括多条平行的斜向测试线131,多条横向测试线111之间、多条竖向测试线121之间通过弯折部140连接,且横向测试图案110、竖向测试图案120和斜向测试图案130为同一线段沿不同方向分布构成;弯折部140为由多段直线连接构成的180°回折结构,包括中间构成回折结构的中部直线段141和连接于中部直线段141两端的端部直线段142,中部直线段141由若干长度相等的线段构成,且端部直线段142的长度小于中部直线段141的长度,用于连接相邻两条横向测试线111或竖向测试线121;优选地,弯折部140包括三段长度相等的中部直线段141;
本实施例中提供的PCB测试板可用于针对特定线宽的线路工序的蚀刻补偿量范围的确定,具体地,构成横向测试图案110、竖向测试图案120和斜向测试图案130的线段为一复合线,包括8-20条宽度均等的平行子线,子线线宽在30-100μm之间,等距分布,子线间的间距在30-100μm之间,且线宽与间距相等。
通过测试板确定精细线路的蚀刻补偿量范围的方法为:
首先,将经由整体补偿设计后的测试图案转移至测试板基板上的金属层中,采用常规的蚀刻流程进行蚀刻,针对板面上的单元图形对称地进行区域划分,基本地,以基板中心区域作为区域,其余作为区域,随后,比较板面上不同区域内实际制作后的线路宽度较所需线宽的差异值,确定区域性动态蚀刻补偿量;
其次,在同一板面区域内,针对线性测试图案及点阵测试图案实际制作后的线路大小较所需线路的大小之间的差异值,确定不同线路形态的动态蚀刻补偿量;
进一步地,针对线性图案中的线路走向实际制作后的线路大小较所需线路的大小之间的差异值,确定不同线路走向的动态蚀刻补偿量;
进一步地,针对复合线处于线性测试图案中的密集区域或孤立区域、在复合线中位于线路内侧或线路外侧,确定不同密集程度、不同线隙时的动态蚀刻补偿量;
随后,通过测试板形成了一张应用于PCB上特定线宽的内层线路图形制作工序的动态补偿量表。重新依据动态蚀刻补偿量表调整内层线路图形的设计值,将经由动态补偿设计后的测试图案转移至测试板基板上的金属层中,采用常规的蚀刻流程进行蚀刻,形成新的测试板,检查测试板上所制作的内层线路图形的质量,调整动态蚀刻补偿量表至所制作的内层线路图形的质量满意。
实施例2
如图1-图2、图5-图6所示,本实施例提供一种PCB测试板,包括基板及在基板上印刷形成测试图案的金属层,基板上设置的测试图案包括多个阵列排布的单元图形,每个单元图形包括线性测试图案100和点阵测试图案200,且线性测试图案100和点阵测试图案200以基板的纵向中心轴和横向中心轴为对称轴对称分布于基板上;基板中心区域由相邻排列的多个线性测试图案100组成,除基板中心区域外,沿基板竖向方向,相邻单元图形之间线性测试图案100和点阵测试图案200相间排列,沿基板横向方向,相邻单元图形之间线性测试图案100或点阵测试图案200相邻排列;优选地,基板上排列偶数列和奇数行单元图形,且中心行单元图形横向中心的两个单元图形的线性测试图案100相邻排列于横向中心两侧,且上下相邻行单元图形的线性测试图案100与之相邻排列;
线性测试图案100包括横向测试图案110、竖向测试图案120和斜向测试图案130;单元图形间通过纵横交错的边框分隔,同一单元图形中,横向测试图案110和竖向测试图案120排列于一个矩形区域内,点阵测试图案200排列于另一矩形区域内,两个矩形区域并列设置,斜向测试图案130延伸至另一矩形区域内,点阵测试图案200由多个相同的圆形单元210纵横等距排列构成,斜向测试图案130呈45°分布,并将点阵测试图案200划分成两个三角区域,基板上所有斜向测试图案130倾斜方向相同;
圆形单元210直径在3.0-6.0mil之间,圆形单元210之间的圆心距离在9.0-12.0mil之间,相邻两行或两列之间相互错开排列,斜向测试图案130与圆形单元210之间的间距在4.5-8.5mil之间;
横向测试图案110包括多条平行的横向测试线111,竖向测试图案120包括多条平行的竖向测试线121,斜向测试图案130包括多条平行的斜向测试线131,多条横向测试线111之间、多条竖向测试线121之间通过弯折部140连接,且横向测试图案110、竖向测试图案120和斜向测试图案130为同一线段沿不同方向分布构成;弯折部140为由多段直线连接构成的180°回折结构,包括中间构成回折结构的中部直线段141和连接于中部直线段141两端的端部直线段142,中部直线段141由若干长度相等的线段构成,端部直线段142的长度小于所述中部直线段141的长度,用于连接相邻两条横向测试线111或竖向测试线121;优选地,弯折部140包括三段长度相等的中部直线段141;
本实施例中提供的PCB测试板可用于针对多种线宽的线路工序的蚀刻补偿量范围的确定,具体地,构成横向测试图案110、竖向测试图案120和斜向测试图案130的线段为一复合线,包括8-20条平行子线,且复合线中包括3-8组宽度不同的子线,子线线宽在30-100μm之间,每组包括3-5条子线,同组子线的线宽均等,等距分布,且线宽与间距相等,相邻组子线线宽差在5-20μm之间。
通过测试板确定精细线路的蚀刻补偿量范围的方法为:
首先,将经由整体补偿设计后的测试图案转移至测试板基板上的金属层中,采用常规的蚀刻流程进行蚀刻,针对板面上的单元图形对称地进行区域划分,基本地,以基板中心区域作为区域,其余作为区域,随后,比较板面上不同区域内实际制作后的线路宽度较所需线宽的差异值,确定区域性动态蚀刻补偿量;
其次,在同一板面区域内,针对线性测试图案及点阵测试图案实际制作后的线路大小较所需线路的大小之间的差异值,确定不同线路形态的动态蚀刻补偿量;
进一步地,针对线性图案中的线路走向实际制作后的线路大小较所需线路的大小之间的差异值,确定不同线路走向的动态蚀刻补偿量;
进一步地,针对复合线处于线性测试图案中的密集区域或孤立区域、在复合线中不同线宽的子线及其线隙、子线位于复合线的线路内侧或线路外侧,确定不同密集程度、不同线宽、不同线隙时的动态蚀刻补偿量;
随后,通过测试板形成了一张应用于PCB上特定线宽的内层线路图形制作工序的动态补偿量表,重新依据动态蚀刻补偿量表调整内层线路图形的设计值,将经由动态补偿设计后的测试图案转移至测试板基板上的金属层中,采用常规的蚀刻流程进行蚀刻,形成新的测试板,检查测试板上所制作的内层线路图形的质量,调整动态蚀刻补偿量表至所制作的内层线路图形的质量满意。
显然,本发明的上述实施例仅仅是为清楚地说明本发明技术方案所作的举例,而并非是对本发明的具体实施方式的限定。凡在本发明权利要求书的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种PCB测试板,包括基板及在基板上印刷形成测试图案的金属层,所述测试图案包括多个阵列排布的单元图形,其特征在于,每个单元图形包括线性测试图案和点阵测试图案,所述线性测试图案和点阵测试图案以基板的纵向中心轴和横向中心轴为对称轴对称分布于基板上,所述线性测试图案包括横向测试图案、竖向测试图案和斜向测试图案。
2.根据权利要求1所述的PCB测试板,其特征在于,所述横向测试图案和竖向测试图案排列于一个矩形区域内,所述点阵测试图案排列于另一矩形区域内,两个矩形区域并列设置,所述斜向测试图案延伸至另一矩形区域内,将点阵测试图案分隔成两个或两个以上区域,所述单元图形通过纵横交错的边框分隔。
3.根据权利要求2所述的PCB测试板,其特征在于,除基板中心区域外,沿基板竖向方向,相邻单元图形之间线性测试图案和点阵测试图案相间排列,沿基板横向方向,相邻单元图形之间线性测试图案或点阵测试图案相邻排列,所述基板中心区域相邻排列多个线性测试图案。
4.根据权利要求2所述的PCB测试板,其特征在于,所述基板上排列偶数列和奇数行单元图形,中心行的单元图形中,处于横向中心的两个单元图形的线性测试图案相邻排列于横向中心两侧,且上下相邻行单元图形的线性测试图案与之相邻排列。
5.根据权利要求2所述的PCB测试板,其特征在于,所述点阵测试图案由多个相同的圆形单元纵横等距排列构成,所述斜向测试图案呈45°分布,将点阵测试图案划分成两个三角区域,基板上所有斜向测试图案倾斜方向相同。
6.根据权利要求5所述的PCB测试板,其特征在于,所述圆形单元直径在3.0-6.0mil之间,圆形单元之间的圆心距离在9.0-12.0mil之间,相邻两行或两列之间相互错开排列,斜向测试图案与圆形单元之间的间距4.5-8.5mil之间。
7.根据权利要求1-6任一项所述的PCB测试板,其特征在于,所述横向测试图案包括多条平行的横向测试线,竖向测试图案包括多条平行的竖向测试线,所述多条平行的横向测试线之间、多条平行的竖向测试线之间通过弯折部连接,所述横向测试图案、竖向测试图案和斜向测试图案为同一线段沿不同方向分布构成。
8.根据权利要求7所述的PCB测试板,其特征在于,构成所述横向测试图案、竖向测试图案和斜向测试图案的线段为一复合线,包括若干平行的子线;
所述复合线包括8-20条宽度均等的子线,子线线宽在30-100μm之间,等距分布,间距在30-100μm之间,且线宽与间距相等;或者是,
所述复合线包括3-8组宽度不同的子线,子线线宽在30-100μm之间,每组包括3-5条子线,同组子线的线宽均等,等距分布,且线宽与间距相等,相邻组子线线宽差在5-20μm之间。
9.根据权利要求7所述的PCB测试板,其特征在于,所述弯折部由多段直线连接构成的180°回折结构,连接相邻两条横向测试线或竖向测试线。
10.根据权利要求9所述的PCB测试板,其特征在于,所述多段直线包括中间构成回折结构的中部直线段和连接于中部直线段两端的端部直线,所述中部直线由若干长度相等的线段构成,端部直线长度小于所述线段,连接相邻两条横向测试线或竖向测试线。
CN202310430641.XA 2023-04-21 2023-04-21 一种用于确定精细线路动态补偿量范围的pcb测试板 Active CN116170940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310430641.XA CN116170940B (zh) 2023-04-21 2023-04-21 一种用于确定精细线路动态补偿量范围的pcb测试板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310430641.XA CN116170940B (zh) 2023-04-21 2023-04-21 一种用于确定精细线路动态补偿量范围的pcb测试板

Publications (2)

Publication Number Publication Date
CN116170940A true CN116170940A (zh) 2023-05-26
CN116170940B CN116170940B (zh) 2023-07-11

Family

ID=86418544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310430641.XA Active CN116170940B (zh) 2023-04-21 2023-04-21 一种用于确定精细线路动态补偿量范围的pcb测试板

Country Status (1)

Country Link
CN (1) CN116170940B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116977342A (zh) * 2023-09-25 2023-10-31 厘壮信息科技(苏州)有限公司 基于图像分割的pcb板线路检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001077A1 (en) * 2001-06-27 2003-01-02 Xerox Corporation System for compensating for chip-to-chip gap widths in a multi-chip photosensitive scanning array
US20080158026A1 (en) * 2006-12-29 2008-07-03 O'brien David Compensating for harmonic distortion in an instrument channel
JP4640557B2 (ja) * 2000-08-31 2011-03-02 エルナー株式会社 エッチング精度評価方法
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
US20140199618A1 (en) * 2012-12-20 2014-07-17 Kla-Tencor Corporation Methods of measuring overlay errors in area-imaging e-beam lithography
CN205910305U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 Pcb可靠性测试板
CN107613657A (zh) * 2017-10-20 2018-01-19 梅州市志浩电子科技有限公司 一种印制线路板线路的动态蚀刻补偿方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640557B2 (ja) * 2000-08-31 2011-03-02 エルナー株式会社 エッチング精度評価方法
US20030001077A1 (en) * 2001-06-27 2003-01-02 Xerox Corporation System for compensating for chip-to-chip gap widths in a multi-chip photosensitive scanning array
US20080158026A1 (en) * 2006-12-29 2008-07-03 O'brien David Compensating for harmonic distortion in an instrument channel
CN102573309A (zh) * 2012-01-13 2012-07-11 东莞生益电子有限公司 采用动态蚀刻补偿法提高减成法pcb图形精度的方法
US20140199618A1 (en) * 2012-12-20 2014-07-17 Kla-Tencor Corporation Methods of measuring overlay errors in area-imaging e-beam lithography
CN205910305U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 Pcb可靠性测试板
CN107613657A (zh) * 2017-10-20 2018-01-19 梅州市志浩电子科技有限公司 一种印制线路板线路的动态蚀刻补偿方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116977342A (zh) * 2023-09-25 2023-10-31 厘壮信息科技(苏州)有限公司 基于图像分割的pcb板线路检测方法
CN116977342B (zh) * 2023-09-25 2024-04-09 厘壮信息科技(苏州)有限公司 基于图像分割的pcb板线路检测方法

Also Published As

Publication number Publication date
CN116170940B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
CN116170940B (zh) 一种用于确定精细线路动态补偿量范围的pcb测试板
DE10003282A1 (de) Kontaktstruktur
KR20130127108A (ko) 프로브 카드용 공간 변환기 및 그 제조방법
CN116170955B (zh) 一种精细线路的动态蚀刻补偿方法
JP2012093328A (ja) プローブカード
JP7232305B2 (ja) ウェーハテスト用プローブカード
EP1075026A2 (en) Multilayer circuit board layout
KR20000047760A (ko) 다층 배선 기판
KR101047537B1 (ko) 프로브 카드
US20090200067A1 (en) Wiring substrate for electronic-component inspection apparatus
JP2874682B2 (ja) 半導体装置
US7013563B2 (en) Method of testing spacings in pattern of openings in PCB conductive layer
KR20090096583A (ko) 어드밴스 프로브카드의 정열판 제조방법
CN116297451A (zh) 一种用于抗蚀干膜解析能力判定的图形结构及判定方法
JP4041663B2 (ja) 半導体装置及びその検査装置
JPS6156486A (ja) 厚膜基板
JP5333829B2 (ja) プローブ組立体
JP2007043024A (ja) プリント基板回路の電気的検査用回路及びその形成方法
TWI620475B (zh) 印刷電路板及其製作方法
CN105206545A (zh) 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法
WO2024057613A1 (ja) 電気的接続装置
CN219609135U (zh) 一种Mini-LED PCB百万盲孔测试板
CN114867229B (zh) 一种改善pcb弓曲的设计方法
JP2013024622A (ja) 電子部品検査装置用配線基板およびその製造方法
JPH09306710A (ja) チップネットワーク電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant