CN115422881A - 一种减小印制电路板翘曲的叠层结构优化方法和系统 - Google Patents

Abstract

本发明提供了一种减小印制电路板翘曲的叠层结构优化方法和系统，设计初步的不同印制电路板叠层结构；对各印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同叠层结构对应的不同方案；求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的翘曲变形形貌和翘曲量；确定翘曲量最小化的方案为最终方案。本发明能够满足信号完整性要求，同时能够控制或减小PCB在压合后的面外翘曲量，为后续回流焊接芯片和封装基板的IC封装过程可靠性奠定基础。

Description

一种减小印制电路板翘曲的叠层结构优化方法和系统

技术领域

本发明属于印制电路板技术领域，涉及一种减小印制电路板翘曲的叠层结构优化方法和系统。

背景技术

本部分的陈述仅仅是提供了与本发明相关的背景技术信息，不必然构成在先技术。

随着信息化的不断推进，印制电路板(Printed Circuit Board，简称PCB)作为信息传输的载体在航空航天、工业物联网、汽车消费电子、智能设备等领域发挥着越来越重要的作用。随着器件的小型化和电路的精细化，传统PCB的制造过程面临着严峻的考验。由于组成PCB各材料的热膨胀系数不匹配和制造过程树脂的化学收缩效应，PCB在压合后将产生翘曲变形，这持续影响后续回流焊接芯片过程的质量，特别是对于超薄PCB和封装基板，翘曲量超过极限公差范围将引起表面贴装失效和焊点开裂等不良后果，从而增加制造成本和延缓PCB的设计和生产进程。

通过改变PCB的结构或材料来控制或减小PCB制造过程的翘曲量是改善PCB生产质量的方法之一。PCB的组成结构包含覆铜板和半固化片，其中覆铜板的上下两面已经蚀刻了电路图案，中间夹着一层电子玻纤布增强环氧树脂粘接片，常用材料FR-4；半固化片是树脂处于B阶状态的电子玻纤布增强环氧树脂复合材料预浸料，压合后树脂发生化学交联反应，变成C阶，将相邻的覆铜板牢固粘接起来，起可靠绝缘作用。由于电子玻纤布的存在，半固化片的经纱与纬纱轴向的力学性能不同；不同类型半固化片的力学性能也不同。

目前，PCB制造过程的翘曲控制研究大多基于实验研究，且仅限于尺寸较小的双层或四层PCB。若通过大量试验来确定PCB的叠层结构对PCB压合后翘曲的影响，不仅增加大量试验成本，而且受到环境因素和半固化片制造公差的影响，得到的结果难以发现规律；此外，对于高速高频信号线，还涉及到信号完整性、电磁兼容性等问题，PCB叠层结构的改变也会影响高速信号的传输可靠性，尤其是需要控制信号传输线的特性阻抗。阻抗的物理意义是对传输线传输方波信号或脉冲的阻力，当传输线每一个区域的瞬时阻抗都相同时，该阻抗成为传输线的特性阻抗。瞬时阻抗发生突变将引起信号反射和信号失真。

发明内容

本发明为了解决上述问题，提出了一种减小印制电路板翘曲的叠层结构优化方法和系统，本发明一方面能够满足信号完整性要求，另一方面能够控制或减小PCB压合后的面外翘曲量，为后续回流焊接芯片和封装基板的集成电路(Integrated Circuit，简称IC)封装过程可靠性奠定基础。

根据一些实施例，本发明采用如下技术方案：

一种减小印制电路板翘曲的叠层结构优化方法，包括以下步骤：

设计初步的不同印制电路板叠层结构；

对各印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同叠层结构对应的不同方案；

求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的翘曲变形形貌和翘曲量；

确定翘曲量最小化的方案为最终方案。

作为可选择的实施方式，设计初步的不同印制电路板叠层结构的具体过程包括：确定印制电路板的结构信息，包括半固化片的类型、半固化片的最终厚度、半固化片在印制电路板中的层间位置以及布线层电路特征和覆铜板芯板层的最终厚度和相对位置信息；

利用建模软件，通过不同颜色标记不同类型的半固化片，采取相同厚度不同类型半固化片、相同类型半固化片不同厚度两种方式，建立不同印制电路板叠层结构。

作为可选择的实施方式，对各印制电路板叠层结构进行特性阻抗的控制的具体过程包括：根据单端阻抗与差分阻抗计算模型，假设某确定印制电路板叠层结构的所有信号层的信号传输线的线宽、线距和线厚不变，改变半固化片层的厚度或半固化片层的类型，改变相关参数，计算出信号线的特性阻抗。

作为进一步的限定，所述相关参数包括印制电路板的布线层信号线的线宽、线厚、线距、半固化片层和覆铜板芯板层在压合后的最终厚度和介电常数。

作为可选择的实施方式，确定合理的印制电路板叠层结构的具体过程包括：确定阻抗连续的印制电路板叠层结构为合理的印制电路板叠层结构。

作为进一步的限定，阻抗连续为在改变印制电路板叠层结构后，对应信号线的特性阻抗的值与原来相比要满足单端阻抗和差分阻抗的变化值均小于给定公差。

作为可选择的实施方式，建立几何模型和数学模型的具体过程包括：按照所设计的叠层结构对布线层、半固化片层、覆铜板芯板层分别建立几何模型，每一层的材料性能参数通过相关实验进行测试，基于材料性能参数进行数值模拟，迭代求解传热学方程、连续介质力学方程。

作为进一步的限定，建立几何模型的具体过程包括根据半固化片层、布线层、覆铜板芯板层的实际三维尺寸建立去除凹凸不平边角的等效立体几何图形，然后将所有层的立体几何图形偏移至与叠层结构相同的位置。

作为进一步的限定，所述材料性能参数包括密度、比热容、导热系数、弹性模量、剪切模量、泊松比、热膨胀系数、固化反应放热焓、化学反应体积收缩率的一种或几种。

作为可选择的实施方式，确定印制电路板在压合后的上表面翘曲变形形貌和翘曲量后，对不同的印制电路板在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，将不同方案的印制电路板上表面翘曲变形形貌进行两两比较，对比细节处差异，确定半固化片层厚度或半固化片层的半固化片类型对印制电路板上表面翘曲变形形貌的影响规律；将不同方案对应的印制电路板翘曲量与方案编号作出关系图，对比翘曲量差异，确定使得印制电路板翘曲量最小化的方案为最终方案。

一种减小印制电路板翘曲的叠层结构优化系统，包括：

叠层结构设计模块，用于设计初步的不同印制电路板叠层结构；

阻抗计算模块，用于对所设计的印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

数学建模模块，用于对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同印制电路板叠层结构对应的不同方案；

数值模拟模块，用于求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的上表面翘曲变形形貌和翘曲量；

对比确定模块，用于对不同叠层结构的印制电路板在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，确定翘曲量最小化的方案为最终方案。

与现有技术相比，本发明的有益效果为：

本发明采用数值模拟方法和少量实验结果对PCB叠层结构进行优化设计，基于PCB压合过程的翘曲变形的预测和PCB叠层结构设计，通过对比不同叠层结构的PCB在压合后的翘曲量，找到使得PCB压合后翘曲量最小化的PCB叠层结构设计，可以达到减少PCB压合后的翘曲变形、减少PCB的研发设计成本、提高PCB生产的质量可靠性的目的。

本发明基于数值分析原理和三维几何建模，能够呈现PCB在压合后的表面节点位移分布图，获取PCB上表面的翘曲量，为控制大尺寸多层PCB或超薄封装基板制造过程的翘曲问题提供了思路和参考方案。

本发明所提出的PCB叠层结构设计技术考虑了高速信号线的特性阻抗，保持电路图案特征、覆铜板的位置和所有覆铜板芯板层的类型不变，改变半固化片层的类型和厚度两个变量，即相同类型半固化片但不同厚度、相同厚度半固化片但不同类型，获得不同的PCB叠层结构设计，将不同的PCB叠层结构可视化呈现，逐一计算每一信号层的特性阻抗，留下满足阻抗极限公差范围的PCB叠层结构设计，有助于实现PCB结构设计与功能设计的一体化。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。

图1是本发明所涉及到的叠层结构优化方法的流程图；

图2是本发明实施例一所涉及到的软件N中的叠层结构立体图；

图3是本发明实施例一所涉及到的PCB原始叠层结构剖面图；

图4是本发明实施例一所涉及到的叠层结构设计案例示意图；

图5是六组PCB叠层结构对应的PCB在相同工艺下冷却至室温的面外翘曲量数值模拟结果与实验结果对比。

具体实施方式：

下面结合附图与实施例对本发明作进一步说明。

应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

第一部分，提供一种减小印制电路板翘曲的叠层结构优化方法，包括以下步骤：

步骤一、设计初步的不同印制电路板叠层结构；

步骤二、对各印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

步骤三、对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同叠层结构对应的不同方案；

步骤四、求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的翘曲变形形貌和翘曲量；

步骤五、对不同的印制电路板压合后的翘曲变形形貌和翘曲量进行分析对比，确定翘曲量最小化的方案为最终方案。

本发明所提到的叠层结构，也可以称为层叠结构或多层结构。

其中，步骤一中的设计初步的不同印制电路板叠层结构具体实现过程包括：

(1)确定PCB的结构信息，包括半固化片的类型、半固化片的最终厚度、半固化片在PCB中的层间位置以及布线层电路特征和覆铜板芯板层的最终厚度和相对位置等信息；

(2)在软件M中用不同颜色标记不同类型的半固化片，采取相同厚度不同类型半固化片、相同类型半固化片不同厚度两种方式，建立不同PCB叠层结构。

步骤二的具体实现包括：

在软件N中建立与步骤一中的步骤(2)中相同的PCB叠层结构，选择相应的信号线与参考平面组成的阻抗计算模型，输入特性阻抗计算所需参数，计算该PCB中每一信号层高速信号线的特性阻抗；

确定阻抗连续的PCB叠层结构，从而反向验证PCB叠层结构的合理性。

具体的，基于高速信号线的阻抗计算方法和控制变量法，对改变半固化片层的类型和半固化片层的厚度两个变量对应的PCB叠层结构进行合理性验证，确定一批合理的PCB叠层结构，为后续数学建模和数值模拟做准备。

所述半固化片类型根据半固化片中的电子玻纤布牌号和树脂质量分数来确定，例如某半固化片的商用牌号为2116，树脂质量分数为58％，则定义该半固化片为半固化片A。

所述半固化片层的厚度和类型均来源于生产厂家，应根据具体生产条件和厂家作出相应调整。

所述半固化片层的厚度为半固化片发生化学交联反应后的相邻两层布线层之间的介质厚度，具体厚度应实测。

优选的，半固化片层的厚度为某具体类型半固化片厚度的整数倍，或不同类型半固化片厚度的代数和。

优选的，半固化片层的半固化片数量最多为6片，最少为1片。当然，根据具体的应用场景，上述参数都是可以进行更换或调整的。

所述改变半固化片层的厚度是指改变两相邻布线层的介质厚度，采取增/删半固化片数量来达到此目的。

所述改变半固化片层的类型是指保持两相邻布线层的介质厚度不变，采取排列组合方式对确定数量但是其它类型的半固化片进行选择，以满足厚度相同或相近的要求。

所述布线层电路特征包含面内电路图案面积占布线层面内总面积的百分比、导电线路的厚度、导电线路的宽度、相邻导电线路的间距等。

所述建立PCB叠层结构是指在软件M中纵向相邻的单元格内两两输入文字、字母或其它能代表一层信息的字符标记，然后相同类型的层用相同底色填充，以直观显示不同层的信息和PCB厚度方向剖面图。

所述软件N是多层PCB叠层结构设计软件，其内置的阻抗计算模块可以为需要控制特性阻抗的PCB设计者和制造者提供高速信号线的特性阻抗预测，本发明采用该工具计算确定层数和电路图案特征的多层PCB在传输高速信号时的特性阻抗值，这是本专业技术人员根据已有知识能够得到和掌握的方法。

所述PCB高速信号线的特性阻抗的物理意义是方波信号或脉冲在高速信号线传输时遇到的阻力，它是传输线的固有属性，与传输线长度无关，单位为Ω，特性阻抗包含单端阻抗和差分阻抗。在电路设计领域，为减少信号传输损耗，一般要求单端阻抗50Ω，差分阻抗100Ω。当然，根据具体的应用场景，上述参数都是可以进行更换或调整的。

所述信号线与参考平面组成的阻抗计算模型是指微带线模型和带状线模型；其中，含有单根传输线和一个或两个参考平面的模型用于计算单端特性阻抗，含有两根平行排列的传输线和一个或两个参考平面的模型用于计算差分阻抗；软件N可以内置上述模型，且模型包含了计算阻抗所需参数。

所述特性阻抗计算所需参数应根据不同的阻抗计算模型而定，至少应包括PCB的布线层信号线的线宽、线厚、线距、半固化片层和覆铜板芯板层在压合后的最终厚度和介电常数。

所述阻抗是否连续是指根据软件N计算出改变PCB叠层结构后对应信号线的特性阻抗的值与原来相比要满足单端阻抗和差分阻抗的变化值均小于给定公差，这是本专业技术人员根据已有知识能做出的判断。

优选的，阻抗变化公差因信号传输线种类而定，对于高频高速信号传输线，特性阻抗公差为±5％或更低。

所述改变半固化片厚度和半固化片类型两个变量是指其他条件不变，保持半固化片层类型不变，改变该层的厚度，或者保持半固化片层的厚度不变，仅改变该半固化片层的类型。

进一步地，对所涉及的具体PCB的叠层结构进行控制，布线图案特征和覆铜板的芯板层位置保持不变，设计出不同的叠层结构，然后逐一进行每一信号层的特性阻抗计算，确定阻抗连续。

所述步骤三的具体过程包括按照所设计的叠层结构对布线层、半固化片层、覆铜板芯板层分别建立几何模型，每一层的材料性能参数通过相关实验进行测试，并将实验测试所得材料性能参数或从材料数据库中检索的材料性能参数输入数值模拟软件的前处理模块，基于数值模拟软件的求解器模块，迭代求解传热学方程、连续介质力学方程，在数值模拟软件的后处理模块以可视化方式呈现PCB在压合后的上表面翘曲量数值解。

在部分实施例中，可以用相同工艺条件的PCB进行压合成型实验，然后利用非接触式光学测量方法测量实际PCB在压合后的上表面翘曲变形，以对比验证预测方法的有效性。

上述过程中提到的叠层结构是根据生产厂家或PCB设计人员提供的PCB叠层结构图纸确定的，包括半固化片层、布线层和覆铜板芯板层。

所述建立几何模型是指在三维建模软件中根据半固化片层、布线层、覆铜板芯板层的三维尺寸建立去除凹凸不平边角的等效立体几何图形，然后将所有层的立体几何图形偏移至与叠层结构相同的位置。

所述材料性能参数包括但不限于密度、比热容、导热系数、弹性模量、剪切模量、泊松比、热膨胀系数、固化反应放热焓、化学反应体积收缩率的一种或几种。

所述输入数值模拟软件的前处理模块是指将实验测试获取的PCB材料性能参数或从材料数据库中检索的材料性能参数作为每一层材料的应力-应变本构关系计算和温度场计算的必备条件，通过数值模拟软件的前处理模块内置的图形化界面或软件可识别的编程语言自定义代码将所述参数输入。

所述数值模拟的求解器模块基于软件内置的数值计算方法，属于商业软件公开或行业认可的隐式或显式计算方法，本专业技术人员可以根据已有知识掌握。

所述传热学方程、连续介质力学方程都是本专业技术人员能够根据已有知识理解和掌握的，具体应根据实际问题作出相应调整。

所述PCB在压合后的翘曲量数值解是指基于数学建模理论、材料性能参数和数值计算工具，在后处理模块包含的笛卡尔坐标系中计算出的PCB立体几何模型上表面所有几何点在厚度方向正向位移的最大值与负向位移绝对值最大值的差，单位采用长度单位，根据具体数值作出相应调整。

第二方面，提供一种减小印制电路板翘曲的叠层结构优化系统，包括叠层结构设计模块、阻抗计算模块、数学建模模块、数值模拟模块和对比确定模块。

所述叠层结构设计模块，用于在软件M中设计不同PCB叠层结构示意图，并且以可视化方式呈现，设计人员可以对半固化片类型和半固化片的最终厚度两个变量进行更改，得到两两不同的PCB叠层结构图。

所述阻抗计算模块，用于在软件N中对所设计的PCB叠层结构进行特性阻抗的控制，即根据单端阻抗与差分阻抗计算模型，假设某确定PCB叠层结构的所有信号层的信号传输线的线宽、线距和线厚不变，改变半固化片层的厚度或半固化片层的类型，则改变相关参数，计算出信号线的特性阻抗，验证特性阻抗的值不超出极限公差范围，确定合理的PCB叠层结构。

所述数学建模模块，用于在三维建模软件中基于不同PCB叠层结构分别建立PCB压合成型仿真所需的几何模型和数学模型，即根据所设计的PCB叠层结构图建立可视化立体几何图形，然后建立满足物理实际的基于热学、力学、化学学科知识的数学方程和理论公式，得到不同叠层结构对应的不同方案。

所述数值模拟模块，用于在数值模拟软件中数值求解不同方案对应的PCB在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，并通过后处理以可视化方式呈现PCB在压合后的上表面翘曲变形形貌和翘曲量。

所述对比确定模块，用于对不同方案对应的PCB在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，即将不同方案的PCB上表面翘曲变形形貌进行两两比较，对比细节处差异，确定半固化片层厚度或半固化片层的半固化片类型对PCB上表面翘曲变形形貌的影响规律；将不同方案对应的PCB翘曲量与方案编号作出关系图，对比翘曲量差异，确定半固化片层厚度或半固化片层的半固化片类型对PCB上表面翘曲量的影响规律，找到使得翘曲量最小化的优选方案。

在本发明的实施方式中，所述优化设计系统应根据具体的PCB叠层结构和几何尺寸进行调整。

需要注意的是，软件M以及软件N可以根据需求，自行设计，或者使用现有软件即可。

下面以具体实施例来进行详细说明。

实施例一

一种针对某十层PCB的叠层结构优化方法，以初始PCB叠层结构为对照组，针对布线层之间的半固化片层厚度和半固化片类型两个因素来设计不同的PCB叠层结构。包括以下步骤：

步骤一：确定多层PCB叠层结构信息，所使用的半固化片类型有2116、3313、1080三种，在PCB叠层结构中，2116半固化片的树脂质量分数为58％，其最终厚度为125μm，3313半固化片的树脂质量分数为63％，其最终厚度为100μm，1080半固化片的树脂质量分数为64％，其最终厚度为70μm。

步骤二：保证半固化片层厚度不变，改变半固化片的类型，可以得到两组PCB叠层结构，即4张2116半固化片或5张3313半固化片构成500μm厚的半固化片层；

步骤三：保证半固化片层的半固化片类型不变，改变厚度，可以继续得到四组PCB叠层结构，即相同2116半固化片或相同3313半固化片但所使用的半固化片数量不同，即375μm厚的三张2116半固化片层、625μm厚的五张2116半固化片层、400μm厚的四张3313半固化片层、600μm厚的六张2116半固化片层四组方案。

步骤四：利用软件N建立上述六种叠层结构，即根据设计的层间结构选择软件内置的不同颜色的图形进行堆叠，如图2所示，图形含义包含铜箔、信号层、电源层、接地层、半固化片、覆铜板、阻焊绿油等，然后输入信号线的线宽、线距、线厚以及半固化片层的厚度和介电常数，从而计算每一信号层的特性阻抗，结果表明六组PCB叠层结构均满足阻抗匹配要求。

步骤五：分别在三维建模软件中对六组PCB叠层结构进行几何建模，在数值模拟软件中输入实验测试的半固化片、覆铜板的材料性能，设置与实际压合工艺相同或等效的传热学、力学初边值条件，分别进行PCB压合成型数值模拟，获取六组PCB在压合后的上表面翘曲变形形貌和翘曲量。

步骤六：对比六组不同叠层结构的PCB在压合后的翘曲量，并用与数值模拟相同的叠层结构和相同的压合工艺参数的实验来获取PCB在压合后的实测翘曲量，以验证数值模拟结果，确定半固化片层厚度和半固化片层类型影响PCB翘曲的规律，并将最小翘曲量对应的PCB叠层结构作为优选叠层结构。

在实施例中，所涉及的原始PCB叠层结构如图3所示，其余五组PCB叠层结构更改示意图如图4所示，这六组叠层结构对应的PCB在相同工艺下冷却至室温的面外翘曲量数值模拟结果与实验结果对比图如图5所示。可见设计⑤是优选方案。

一种针对某服务器用八层PCB的叠层结构优化设计方法，以初始PCB叠层结构为对照组，针对布线层之间的半固化片层厚度和半固化片类型两个因素来设计不同的PCB叠层结构。与实施例一的不同之处在于布线层数量减少两层且半固化片的数量也相应减少，可用于叠层结构结构设计的可选方案减少，但所涉及到的叠层结构优化方法是通用的。

具体实施步骤已在实施例一中作详细阐述，此处不再详细说明。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种减小印制电路板翘曲的叠层结构优化方法，其特征是，包括以下步骤：

设计初步的不同印制电路板叠层结构；

对各印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同叠层结构对应的不同方案；

求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的翘曲变形形貌和翘曲量；

确定翘曲量最小化的方案为最终方案。

2.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，设计初步的不同印制电路板叠层结构的具体过程包括：确定印制电路板的结构信息，包括半固化片的类型、半固化片的最终厚度、半固化片在印制电路板中的层间位置以及布线层电路特征和覆铜板芯板层的最终厚度和相对位置信息；

利用建模软件，通过不同颜色标记不同类型的半固化片，采取相同厚度不同类型半固化片、相同类型半固化片不同厚度两种方式，建立不同印制电路板叠层结构。

3.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，对各印制电路板叠层结构进行特性阻抗的控制的具体过程包括：根据单端阻抗与差分阻抗计算模型，假设某确定印制电路板叠层结构的所有信号层的信号传输线的线宽、线距和线厚不变，改变半固化片层的厚度或半固化片层的类型，改变相关参数，计算出信号线的特性阻抗。

4.如权利要求3所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，所述相关参数包括印制电路板的布线层信号线的线宽、线厚、线距、半固化片层和覆铜板芯板层在压合后的最终厚度和介电常数。

5.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，确定合理的印制电路板叠层结构的具体过程包括：确定阻抗连续的印制电路板叠层结构为合理的印制电路板叠层结构；

阻抗连续为在改变印制电路板叠层结构后，对应信号线的特性阻抗的值与原来相比要满足单端阻抗和差分阻抗的变化值均小于给定公差。

6.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，建立几何模型和数学模型的具体过程包括：按照所设计的叠层结构对布线层、半固化片层、覆铜板芯板层分别建立几何模型，每一层的材料性能参数通过相关实验进行测试，基于材料性能参数进行数值模拟，迭代求解传热学方程、连续介质力学方程。

7.如权利要求6所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，建立几何模型的具体过程包括根据半固化片层、布线层、覆铜板芯板层的实际三维尺寸建立去除凹凸不平边角的等效立体几何图形，然后将所有层的立体几何图形偏移至与叠层结构相同的位置。

8.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，所述材料性能参数包括密度、比热容、导热系数、弹性模量、剪切模量、泊松比、热膨胀系数、固化反应放热焓、化学反应体积收缩率的一种或几种。

9.如权利要求1所述的一种减小印制电路板翘曲的叠层结构优化方法，其特征是，确定印制电路板在压合后的上表面翘曲变形形貌和翘曲量后，对不同的印制电路板在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，将不同方案的印制电路板上表面翘曲变形形貌进行两两比较，对比细节处差异，确定半固化片层厚度或半固化片层的半固化片类型对印制电路板上表面翘曲变形形貌的影响规律；将不同方案对应的印制电路板翘曲量与方案编号作出关系图，对比翘曲量差异，确定使得印制电路板翘曲量最小化的方案为最终方案。

10.一种减小印制电路板翘曲的叠层结构优化系统，其特征是，包括：

叠层结构设计模块，用于设计初步的不同印制电路板叠层结构；

阻抗计算模块，用于对所设计的印制电路板叠层结构进行特性阻抗的控制，确定合理的印制电路板叠层结构；

数学建模模块，用于对所述合理的印制电路板叠层结构分别建立印制电路板压合成型仿真所需的几何模型和数学模型，得到不同印制电路板叠层结构对应的不同方案；

数值模拟模块，用于求解不同方案对应的印制电路板在压合成型过程的温度场、固化度场、应力场、应变场和节点位移场，确定印制电路板压合后的上表面翘曲变形形貌和翘曲量；

对比确定模块，用于对不同叠层结构的印制电路板在压合后的上表面翘曲变形形貌和翘曲量进行对比分析，确定翘曲量最小化的方案为最终方案。

Images