JP5018893B2 - ビア設計装置、ビア設計プログラム、ビア設計方法 - Google Patents
ビア設計装置、ビア設計プログラム、ビア設計方法 Download PDFInfo
- Publication number
- JP5018893B2 JP5018893B2 JP2009542438A JP2009542438A JP5018893B2 JP 5018893 B2 JP5018893 B2 JP 5018893B2 JP 2009542438 A JP2009542438 A JP 2009542438A JP 2009542438 A JP2009542438 A JP 2009542438A JP 5018893 B2 JP5018893 B2 JP 5018893B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- shape
- values
- layers
- via design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Claims (6)
- 多層基板において複数の層の間を接続するビアの設計を行うビア設計装置であって、
少なくとも前記複数の層を貫く円筒状の孔の一部に少なくとも1つの導電部を配置したビアについて、該ビアの形状として、少なくとも前記導電部の中心角を含む形状パラメータの複数の値を設定する形状設定部と、
前記形状設定部により設定された形状パラメータの複数の値のそれぞれに基づいて前記ビアのインピーダンスを算出し、該算出されたインピーダンスの値のうち所定の第1条件を満たすインピーダンスの値と該インピーダンスの値に対応する形状パラメータの値とを選択するインピーダンス算出部と
を備え、
前記中心角は、前記孔の内壁のうち前記ビアが設けられた範囲を、前記孔の中心から見た角度で示すことを特徴とするビア設計装置。 - 前記ビア設計装置において、
前記形状パラメータは更に、前記導電部の厚さと、前記円筒の半径と、前記複数の層の少なくとも1つである電源層からの最短距離とのいずれかを含むことを特徴とする請求項1記載のビア設計装置。 - 前記ビア設計装置において、
前記導電部が1個である場合、前記インピーダンス算出部は、前記導電部の特性インピーダンスを算出することを特徴とする請求項1記載のビア設計装置。 - 前記ビア設計装置において、
前記導電部が2個である場合、前記インピーダンス算出部は、前記導電部の差動インピーダンスを算出することを特徴とする請求項1記載のビア設計装置。 - 多層基板において複数の層の間を接続するビアの設計をコンピュータに実行させるビア設計プログラムであって、
前記複数の層を貫く円筒状の孔の一部に少なくとも1つの導電部を配置したビアについて、該ビアの形状として、少なくとも前記導電部の中心角を含む形状パラメータの複数の値を設定する形状設定ステップと、
前記形状設定ステップにより設定された形状パラメータの複数の値のそれぞれに基づいて前記ビアのインピーダンスを算出し、該算出されたインピーダンスの値のうち所定の第1条件を満たすインピーダンスの値と該インピーダンスの値に対応する形状パラメータの値とを選択するインピーダンス算出ステップと
をコンピュータに実行させ、
前記中心角は、前記孔の内壁のうち前記ビアが設けられた範囲を、前記孔の中心から見た角度で示すことを特徴とするビア設計プログラム。 - 多層基板において複数の層の間を接続するビアの設計を行うビア設計方法であって、
前記複数の層を貫く円筒状の孔の一部に少なくとも1つの導電部を配置したビアについて、該ビアの形状として、少なくとも前記導電部の中心角を含む形状パラメータの複数の値を設定する形状設定ステップと、
前記形状設定ステップにより設定された形状パラメータの複数の値のそれぞれに基づいて前記ビアのインピーダンスを算出し、該算出されたインピーダンスの値のうち所定の第1条件を満たすインピーダンスの値と該インピーダンスの値に対応する形状パラメータの値とを選択するインピーダンス算出ステップと
をコンピュータが実行し、
前記中心角は、前記孔の内壁のうち前記ビアが設けられた範囲を、前記孔の中心から見た角度で示すことを特徴とするビア設計方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/072546 WO2009066379A1 (ja) | 2007-11-21 | 2007-11-21 | ビア設計装置、ビア設計プログラム、ビア設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009066379A1 JPWO2009066379A1 (ja) | 2011-03-31 |
JP5018893B2 true JP5018893B2 (ja) | 2012-09-05 |
Family
ID=40667217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009542438A Expired - Fee Related JP5018893B2 (ja) | 2007-11-21 | 2007-11-21 | ビア設計装置、ビア設計プログラム、ビア設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8429594B2 (ja) |
JP (1) | JP5018893B2 (ja) |
WO (1) | WO2009066379A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012085234A (ja) * | 2010-10-14 | 2012-04-26 | Ngk Spark Plug Co Ltd | 伝送システム及び伝送装置 |
CN107580409A (zh) * | 2017-11-10 | 2018-01-12 | 郑州云海信息技术有限公司 | 一种新型过孔结构 |
CN111642085B (zh) * | 2020-06-19 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 一种印刷电路板制作方法、系统、设备及计算机存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09325983A (ja) * | 1996-06-06 | 1997-12-16 | Nippon Telegr & Teleph Corp <Ntt> | 最適解計算方法 |
JP2002334956A (ja) * | 2001-05-09 | 2002-11-22 | Fujitsu Ltd | 半導体装置の支持体及びその製造方法 |
JP2004158754A (ja) * | 2002-11-08 | 2004-06-03 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669660A (ja) | 1992-03-26 | 1994-03-11 | Nec Corp | プリント配線板およびその製造方法 |
JP2776269B2 (ja) | 1994-10-25 | 1998-07-16 | 日本電気株式会社 | 印刷配線板設計装置 |
US6025947A (en) | 1996-05-02 | 2000-02-15 | Fujitsu Limited | Controller which controls a variable optical attenuator to control the power level of a wavelength-multiplexed optical signal when the number of channels are varied |
JP3306713B2 (ja) | 1996-05-02 | 2002-07-24 | 富士通株式会社 | 光増幅装置 |
JP3532759B2 (ja) | 1998-03-11 | 2004-05-31 | 富士通株式会社 | Wdm通信システムにおける中継装置及び同装置の送信レベル制御方法 |
JP2000101241A (ja) | 1998-09-21 | 2000-04-07 | Toshiba Corp | 信号パターンの層間接続用ビア、プリント基板および信号パターンの層間接続方法 |
JP2000216513A (ja) | 1999-01-22 | 2000-08-04 | Hitachi Ltd | 配線基板及びそれを用いた製造方法 |
JP2000224102A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 下り回線送信電力制御システム |
JP2002313687A (ja) * | 2001-04-16 | 2002-10-25 | Mitsubishi Electric Corp | 半導体プロセスパラメータ決定方法、半導体プロセスパラメータ決定システム、及び半導体プロセスパラメータ決定プログラム |
US6759257B2 (en) * | 2001-11-13 | 2004-07-06 | Fujitsu Limited | Structure and method for embedding capacitors in z-connected multi-chip modules |
JP4101573B2 (ja) | 2002-07-17 | 2008-06-18 | 富士通株式会社 | 光伝送装置 |
EP1589798A4 (en) * | 2003-01-31 | 2007-11-28 | Fujitsu Ltd | MULTILAYER CONDUCTOR PLATE, ELECTRONIC DEVICE AND ASSEMBLY PROCESS |
US6976233B1 (en) * | 2003-02-13 | 2005-12-13 | Hewlett-Packard Development Company, L.P. | Signal via impedance verification tool |
US7346869B2 (en) * | 2004-10-29 | 2008-03-18 | Synopsys, Inc. | Power network analyzer for an integrated circuit design |
CN1916915A (zh) * | 2005-08-19 | 2007-02-21 | 鸿富锦精密工业(深圳)有限公司 | 改良过孔阻抗的方法 |
JP2007286691A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Corp | 集積回路設計装置 |
US7519929B2 (en) * | 2006-06-23 | 2009-04-14 | Sun Microsystems, Inc. | Method and computer program product for interlayer connection of arbitrarily complex shapes under asymmetric via enclosure rules |
JP2008009776A (ja) * | 2006-06-29 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法、設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、半導体集積回路 |
-
2007
- 2007-11-21 JP JP2009542438A patent/JP5018893B2/ja not_active Expired - Fee Related
- 2007-11-21 WO PCT/JP2007/072546 patent/WO2009066379A1/ja active Application Filing
-
2010
- 2010-05-17 US US12/781,009 patent/US8429594B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09325983A (ja) * | 1996-06-06 | 1997-12-16 | Nippon Telegr & Teleph Corp <Ntt> | 最適解計算方法 |
JP2002334956A (ja) * | 2001-05-09 | 2002-11-22 | Fujitsu Ltd | 半導体装置の支持体及びその製造方法 |
JP2004158754A (ja) * | 2002-11-08 | 2004-06-03 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8429594B2 (en) | 2013-04-23 |
US20100251200A1 (en) | 2010-09-30 |
WO2009066379A1 (ja) | 2009-05-28 |
JPWO2009066379A1 (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140326495A1 (en) | High performance printed circuit board | |
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
US9385408B2 (en) | Reduced backdrilling with quarter wavelength transmission line stubs | |
JP5018893B2 (ja) | ビア設計装置、ビア設計プログラム、ビア設計方法 | |
EP1791069A1 (en) | Method for designing electronic component | |
US8103988B2 (en) | Use of breakouts in printed circuit board designs | |
US20090259984A1 (en) | Method of printed circuit boards | |
US20150014044A1 (en) | High speed via | |
US8260571B2 (en) | Analysis apparatus | |
JP2007027152A (ja) | プリント基板の設計方法 | |
JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
JP4618065B2 (ja) | 配線パターン設計装置及び方法並びにプログラム | |
CN105916315A (zh) | 一种hdi印刷电路板的制作方法 | |
JP2018088056A (ja) | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 | |
JP2010039598A (ja) | 多層プリント回路基板の配線表示装置およびその表示方法 | |
CN114698233B (zh) | Pcb信号过孔结构及其确定方法、确定装置、确定设备 | |
JP6866229B2 (ja) | リジッド・フレックス多層プリント配線板 | |
TWI751630B (zh) | 使用兩路由層之用於積體電路之印刷電路板連接 | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP2004062661A (ja) | プリント配線板設計支援システム、プリント配線板設計cadシステムおよびプリント配線板の設計を支援するプログラム | |
CN115422881A (zh) | 一种减小印制电路板翘曲的叠层结构优化方法和系统 | |
JP2007059645A (ja) | 複合配線基板 | |
Singh et al. | Drone Hardware Development | |
JP2006268280A (ja) | シグナルインテグリティ確認方法 | |
Kong et al. | Guided Interconnect-The Next-Generation Flex Circuits for High-Performance System Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |