CN114239455A - 印制电路板压合成型-后加工-回流焊的仿真方法及系统 - Google Patents
印制电路板压合成型-后加工-回流焊的仿真方法及系统 Download PDFInfo
- Publication number
- CN114239455A CN114239455A CN202111603885.0A CN202111603885A CN114239455A CN 114239455 A CN114239455 A CN 114239455A CN 202111603885 A CN202111603885 A CN 202111603885A CN 114239455 A CN114239455 A CN 114239455A
- Authority
- CN
- China
- Prior art keywords
- partition
- post
- reflow soldering
- processing
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 125
- 238000004088 simulation Methods 0.000 title claims abstract description 101
- 238000005476 soldering Methods 0.000 title claims abstract description 76
- 238000010030 laminating Methods 0.000 title claims description 11
- 238000005192 partition Methods 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 51
- 238000012805 post-processing Methods 0.000 claims abstract description 44
- 238000000465 moulding Methods 0.000 claims abstract description 28
- 238000003825 pressing Methods 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 238000006073 displacement reaction Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 84
- 239000010410 layer Substances 0.000 claims description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 47
- 238000004364 calculation method Methods 0.000 claims description 38
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000010949 copper Substances 0.000 claims description 35
- 238000010586 diagram Methods 0.000 claims description 28
- 238000003475 lamination Methods 0.000 claims description 22
- 238000013461 design Methods 0.000 claims description 21
- 238000009826 distribution Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 19
- 238000004458 analytical method Methods 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 16
- 238000000638 solvent extraction Methods 0.000 claims description 12
- 238000004080 punching Methods 0.000 claims description 10
- 239000011889 copper foil Substances 0.000 claims description 8
- 239000011148 porous material Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 239000003086 colorant Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000002474 experimental method Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提供了一种印制电路板压合成型‑后加工‑回流焊的仿真方法及系统，根据获取的PCB参量数据确定各布线层的分区方案，识别各个分区的电路特征信息，建立带有分区识别信息的PCB三维几何模型，为PCB三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数，调用PCB树脂固化变形模块进行求解，得到压合成型仿真结果；根据识别得到的各分区的孔特征信息得到材料性能的演变数据；根据压合成型仿真结果，结合材料性能的演变数据，得到后加工仿真结果；根据后加工仿真结果，结合材料性能的演变数据，得到回流焊仿真结果；本发明能够完整反映从压合到回流焊接整个制备过程中PCB的温度、位移和应力情况，仿真周期短、通用性强。
Description
技术领域
本发明涉及印刷电路板制造技术领域，特别涉及一种印制电路板压合成型-后加工-回流焊的仿真方法及系统。
背景技术
本部分的陈述仅仅是提供了与本发明相关的背景技术，并不必然构成现有技术。
目前，随着集成电路设计、制造水平的日益发展，印制电路板(Printed CircuitBoard，PCB)的功能日益增强，叠层数量日益增加，对制备工艺提出了更高的要求。PCB在压合成型之后和回流焊之前还会经历多种加工工艺流程，例如钻孔、孔内镀铜、表面镀铜与蚀刻等。在PCB的压合过程中，PCB被上下压板压紧并被压板的高温加热，PCB中半固化片层中的未固化的树脂随着温度的升高逐渐进入黏流态，填充PCB布线层中铜箔蚀刻后留下的空谷。而随着温度的进一步升高，这些树脂开始发生固化反应并产生体积收缩效应。由于PCB各个层具有各自的功能和布线设计，这样树脂在PCB的厚度方向和面内方向上的分布均不对称，从而导致化学收缩量的空间分布差异，进而导致PCB在压合结束、压板撤离后发生翘曲变形。此后，PCB在经过钻孔、孔内镀铜、表面镀铜与蚀刻等加工流程后，其内部因化学收缩导致的内应力会在一定程度上得到释放，翘曲变形形貌和变形程度均会发生变化。除此之外，树脂的空间分布不对称还会导致PCB热膨胀程度在空间上的不对称，这会导致PCB在回流焊接的升温过程中发生进一步的翘曲变形。
PCB在回流焊高温状态下的平整程度是影响BGA焊接质量的直接因素，不平整的PCB会导致其与BGA芯片进行回流焊接时发生枕头效应、桥接等失效，轻则需要返修和二次加工，重则直接导致芯片和整个电路的损毁。优化这一状态下的翘曲变形程度也是企业最终关心的目标点所在。然而，在压合成型与回流焊之间，PCB需经历打孔、孔内镀铜、表层蚀刻与镀铜等工艺过程。PCB各分区等效材料性能会因孔数量、孔大小以及镀铜厚度的不同而发生不同程度的改变，在打孔的基础上，原本是均质铜箔的PCB上下表层在经历蚀刻与镀铜后转变为铜-树脂混杂层(类似于布线层)，这使得后加工过程中同样难以建立真正与实际相符的PCB几何模型，仍然需要通过分区的方式建立各层各区的等效材料性能模型。据分析，打孔和表面蚀刻过程会削弱部分分区的力学性能，从而打破压合后形成的力学平衡状态，使PCB的翘曲变形形貌和程度均发生变化；而在孔内镀铜和表面镀铜的过程中，铜离子沉积在力学平衡态的PCB表面这一过程(随形)虽然并不破坏PCB既有的力学平衡，但在一定程度上会增加分区刚度。
这一问题在过去芯片尺寸普遍较小的情况下没有得到人们的关注，而随着芯片尺寸的日益增大而逐渐开始引起世界各国相关企业和研究人员的关注。尤其是在集成电路产业在面临当前国际封锁和压力下，不得不应用更大尺寸的芯片来弥补芯片制造业在制程方面的不足，PCB翘曲问题更加成为我国各大PCB制造和应用企业特别关注和亟待解决的难题。
要深入研究PCB翘曲变形的机理或研究工艺和设计改进对良品率的影响，均需要经历压合、后加工、回流焊这一完整过程，时间周期较长，成本高昂。对于PCB工艺和设计的优化过程来说，其需要不断的尝试和反复迭代，若每一次尝试和迭代均需要经历漫长的周期才能得到最终结果，就会严重制约PCB的设计进程。此外，用于测定PCB的翘曲变形的阴影云纹测试同样需要较长的周期和较高的测试成本，且仅能得到诸如压合后、打孔结束等特定状态的变形情况，并不能得到PCB在这些过程中变形情况的演化过程，PCB的应力应变状态更加无从得知。如此，仅仅根据有限的几个变形结果很难对其变形机理展开深入的研究，也很难为优化设计的过程提供有理有据的反馈。
发明内容
为了明晰PCB在压合成型-后加工全程的翘曲变形机理以及为PCB的设计和制备全程工艺优化提供较为全面的数据反馈，本发明提供了一种印制电路板压合成型-后加工-回流焊的仿真方法及系统，可以完整反映从压合到回流焊接整个制备过程中PCB的温度、位移和应力情况，仿真周期短、通用性强。
为了实现上述目的，本发明采用如下技术方案：
本发明第一方面提供了一种印制电路板压合成型-后加工-回流焊的仿真方法。
一种印制电路板压合成型-后加工-回流焊的仿真方法，包括以下过程：
获取印制电路板的参量数据；
根据获取的参量数据确定各布线层的分区方案；
根据分区方案，识别各个分区的电路特征信息，建立带有分区识别信息的印制电路板三维几何模型；
根据识别得到的特征信息计算各个分区的等效性能参数，根据分区识别信息，为印制电路板三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数；
配置压合过程仿真计算的边界条件和载荷，调用印制电路板树脂固化变形模块进行求解，根据压合成型工艺中压合结束的时刻中止仿真计算，得到压合成型仿真结果；
根据分区方案，识别印制电路板的各层、各区的孔特征信息，根据孔特征信息得到材料性能的演变数据；
根据压合成型仿真结果，结合材料性能的演变数据，配置后加工过程的边界条件和载荷，继续求解，根据后加工工艺中加工结束的时刻中止仿真计算，得到后加工仿真结果；
根据后加工仿真结果，结合材料性能的演变数据，配置回流焊过程的边界条件和载荷，继续求解，根据回流焊工艺中回流焊结束的时刻结束仿真计算，得到回流焊仿真结果。
进一步的，材料性能的演变为打孔、孔内镀铜以及表面蚀刻-镀铜后引起的各层各区材料性能的变化。
进一步的，根据材料性能的演变数据，在印制电路板后加工仿真时配置对应的载荷与边界条件，至少得到印制电路板在后加工过程中的温度、位移和应力的空间分布。
进一步的，根据回流焊工艺参数，在印制电路板回流焊分析时配置对应的边界条件和计算时间，根据材料性能的演变数据得到回流焊仿真时的起始材料性能参数，调用传热模型，至少得到印制电路板在回流焊过程中的温度、位移和应力的空间分布。
进一步的，电路特征信息，至少包括：铜体积分数、树脂体积分数和铜线走向。
进一步的，所述孔特征信息，至少包括：孔数量、孔尺寸、孔体积分数和孔深度。
进一步的，根据孔特征信息得到材料性能的演变数据，包括：通过布线层等效性能模型获得经蚀刻-镀铜后表层的刚度的分布，结合细观有限元分析和实验获得打孔和孔内镀铜工艺引起的各层各区刚度变化。
进一步的，识别各个分区的特征信息，包括：
将布线设计图二值化，以第一颜色像素代表铜箔，以其他颜色像素代表树脂；
输出每一层布线图中每一个分区中第一颜色像素的比例以及由第一颜色像素组成的连续线条的方向，以第一颜色像素的比例为铜含量，以第一颜色像素组成的连续线条方向为铜线走向；
将识别到的铜含量和铜线走向数据以分区中心点的坐标信息进行标记，以数据文件的形式存储。
进一步的，建立带有分区识别信息的印制电路板三维几何模型，包括：
在有限元软件中建立每一个布线层的几何模型；
然后通过批处理的方式确定的分区方案将每一个布线层进行等尺寸切割，得到具有分区的几何模型；
读取每一个分区的中心点坐标位置信息为每一个分区标记唯一识别信息，根据印制电路板叠层方案建立各个绝缘层的几何模型并与布线层几何模型按叠层方案装配成完整的示例印制电路板几何模型。
进一步的，识别印制电路板的各层、各区的孔特征信息，包括：
将布线设计图二值化，以第二颜色像素代表孔，以其他颜色像素代表非孔；
输出孔分布图中每一个分区中第二颜色像素的比例以及由连续第二颜色像素组成的独立区块的数量；
以第二颜色像素的比例为孔含量，以连续第二颜色像素组成的独立区块的数量为孔数量；
将识别到的孔含量和孔数量数据按照分区坐标位置进行标记，以数据文件的形式存储。
本发明第二方面提供了一种印制电路板压合成型-后加工-回流焊的仿真系统。
一种印制电路板压合成型-后加工-回流焊的仿真系统，包括：
数据获取模块，被配置为：获取印制电路板的参量数据；
分区模块，被配置为：根据获取的参量数据确定各布线层的分区方案；
模型构建模块，被配置为：根据分区方案，识别各个分区的电路特征信息，建立带有分区识别信息的印制电路板三维几何模型；
模型参数匹配模块，被配置为：根据识别得到的特征信息计算各个分区的等效性能参数，根据分区识别信息，为印制电路板三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数；
压合成型仿真模块，被配置为：配置压合过程仿真计算的边界条件和载荷，调用印制电路板树脂固化变形模块进行求解，根据压合成型工艺中压合结束的时刻中止仿真计算，得到压合成型仿真结果；
材料性能演变数据获取模块，被配置为：根据分区方案，识别印制电路板的各层、各区的孔特征信息，根据孔特征信息得到材料性能的演变数据；
后加工仿真模块，被配置为：根据压合成型仿真结果，结合材料性能的演变数据，配置后加工过程的边界条件和载荷，继续求解，根据后加工工艺中加工结束的时刻中止仿真计算，得到后加工仿真结果；
回流焊仿真模块，被配置为：根据后加工仿真结果，结合材料性能的演变数据，配置回流焊过程的边界条件和载荷，继续求解，根据回流焊工艺中回流焊结束的时刻结束仿真计算，得到回流焊仿真结果。
本发明第三方面提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如本发明第一方面所述的印制电路板压合成型-后加工-回流焊的仿真方法中的步骤。
本发明第四方面提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的程序，所述处理器执行所述程序时实现如本发明第一方面所述的印制电路板压合成型-后加工-回流焊的仿真方法中的步骤。
与现有技术相比，本发明的有益效果是：
1、本发明所提出的印制电路板压合成型-后加工-回流焊的全程建模与分析方法对千变万化的具有任意数量布线层、任意尺寸、任意复杂程度的PCB均具有适用性，且通过几何分区、材料性能合理等效与合理演变保证了仿真分析具有满足工程应用需要的精度要求。
2、本发明提出的模拟仿真方法能够在继承整个加工历史的条件下输出PCB在回流焊高温状态下的翘曲变形状态，可以直接验证PCB布线设计、工艺设计等对PCB回流焊状态下翘曲变形的影响。
3、本发明提出的方法可以输出任意工序、任意时间的仿真结果数据，对PCB制造工艺的研究提供了充足的便利条件。
本发明附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1为本发明实施例1提供的印制电路板压合成型-后加工-回流焊的仿真方法的流程示意图。
图2为本发明实施例1提供的PCB的8个布线层的设计图。
图3为本发明实施例1提供的等尺寸分区的多层PCB几何模型示意图。
图4为本发明实施例1提供的PCB压合成型后表层厚度方向位移分布示意图。
图5为本发明实施例1提供的PCB回流焊接后表层厚度方向位移分布示意图。
图6为本发明实施例2提供的PCB的8个布线层的设计图。
图7为本发明实施例2提供的按特征信息分区示意图。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
应该指出，以下详细说明都是示例性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
实施例1：
如图1所示，本发明实施例1提供了一种可应用于复杂、大尺寸、多层印制电路板的压合成型-后加工-回流焊的全程建模与分析方法，通过全耦合或者顺序耦合的方法对压合成型、后加工工艺过程和回流焊进行全程仿真分析；针对后加工工艺过程，利用分区刚度的折减或者增强来模拟压合成型后打孔、孔内镀铜、表层蚀刻与镀铜这些加工过程对回流焊起始力学性能的影响。
对于特定的PCB，首先预处理其设计文件，获取PCB几何轮廓、叠层方案、每个布线层的布线设计图以及打孔设计图。随后确定PCB制造过程中各个工艺步的工艺参数、确定分区方案并建立PCB仿真分析模型，依次调用压合过程分析模块、后加工过程分析模块以及回流焊过程分析模块对PCB的整个制造过程展开有限元仿真分析。
具体的，基于等尺寸分区方案的PCB压合成型-后加工-回流焊全过程仿真分析，包括以下过程：
本实施例借助有限元软件和基于Python语言开发的智能脚本实现了PCB等尺寸分区建模和制造过程的仿真分析，该实施方式具有效率高、实施简便的优点，在仿真精度方面的劣势也可以通过提高分区数量有效弥补，具体实施过程如下：
S1.1：从PCB设计软件中将示例PCB每一层的布线图输出为足够清晰的位图格式(如.jpg、.png等)图片文件，如图2所示。
S1.2：获取PCB压合-后加工-回流焊各工艺阶段的温度、压力以及时间等工艺参数；
S1.3：解析示例PCB每一层的布线图，确定满足精度要求和计算效率的等尺寸分区方案，并应用基于Python语言开发的布线图识别脚本，在脚本运行过程中，调用OpenCV计算机视觉库中的特定函数将布线设计图二值化(以黑色像素代表铜箔、白色像素代表树脂，这里也可以采用其他颜色，只要能将铜箔和树脂进行有效的区分即可)并输出每一层布线图、每一个分区中黑色像素的比例以及由黑色像素组成的连续线条的方向，以黑色像素的比例为铜含量，以黑色像素组成的连续线条方向为铜线走向。随后，将识别到的铜含量和铜线走向数据以分区中心点的坐标信息进行标记，以数据文件的形式存储在计算机存储器中。
S1.4：在有限元软件中建立每一个布线层的几何模型，然后通过批处理的方式根据S1.3中确定的分区方案将每一个布线层进行等尺寸切割，得到具有分区的几何模型。读取每一个分区中心点的坐标信息为每一个分区标记唯一识别信息，同时根据PCB叠层方案建立各个绝缘层的几何模型并与布线层几何模型按叠层方案装配成完整的示例PCB几何模型，如图3所示。
S1.5：根据每一个分区的特征信息计算其等效模量、泊松比、密度、比热容、导热系数、热膨胀系数和化学收缩系数，以数据文件的形式存储在计算机存储器中。
S1.6：在有限元软件中通过S1.4中标记的分区的识别信息在S1.5中存储的等效材料性能数据文件中查找对应的等效材料性能并将其与分区的几何模型绑定。
S1.7：根据示例PCB压合成型过程的实际生产工艺条件，在有限元软件中建立对应的边界条件和载荷。
S1.8：调用树脂固化变形模块，定义树脂固化反应动力学模型、黏弹性本构模型等。
S1.9：在有限元求解器中进行求解，并输出压合成型过程的仿真计算结果，如图4所示。
S1.10：根据分区方案，应用基于Python语言开发的孔特征信息识别脚本，在脚本运行过程中，调用OpenCV计算机视觉库中的特定函数将布线设计图二值化(以黑色像素代表孔、白色像素代表非孔，这里也可以采用其他颜色，只要能将孔和非孔进行有效的区分即可)并输出孔分布图中每一个分区中黑色像素的比例以及由连续黑色像素组成的独立区块的数量，以黑色像素的比例为孔含量，以连续黑色像素组成的独立区块的数量为孔数量。随后，将识别到的孔含量和孔数量数据按照分区坐标位置进行标记，并据此计算材料性能的演变，以数据文件的形式存储在计算机存储器中。
S1.11：继承压合成型过程的仿真计算结果，在有限元求解器中继续求解，在涉及加工导致的材料性能演变时，调用材料性能演变数据更新各分区等效材料性能，从而得到后加工过程的仿真计算结果。
S1.12：继承后加工过程的仿真计算结果，继承加工过程结束状态的材料性能数据，在有限元求解器中继续求解，得到并输出回流焊过程的仿真计算结果，如图5所示。
实施例2：
本发明实施例2提供了一种考虑布线层铜分布特征以及孔特征进行分区的PCB压合成型-后加工-回流焊全过程仿真分析方法，借助有限元软件和基于Python语言开发的智能脚本实现PCB按布线层铜分布特征和孔分布特征进行分区的制造过程建模和仿真分析，该实施方式能够充分考虑PCB各分区内铜线定向分布以及孔集中排布带来的各向异性材料性能，具有仿真精度高的优点，但实施过程较为复杂。具体实施过程与实施例1相似，仅采取的分区方案与其不同，具体的，包括：
S2.1：从PCB设计软件中将示例PCB每一层的布线图输出为足够清晰的位图格式(如.jpg、.png等)图片文件，如图6所示。
S2.2：获取PCB压合-后加工-回流焊各工艺阶段的温度、压力以及时间等工艺参数；
S2.3：解析示例PCB每一层的布线图，根据布线层铜分布特征以及孔特征确定满足精度要求和计算效率的分区方案，如图7所示，A1、A2、A3区为铜线束定向分布区，B1、B2区为纯树脂区，C1区为孔集中分布区。
S2.4：应用基于Python语言自主开发的智能布线图识别脚本，在脚本运行过程中，调用OpenCV计算机视觉库中的特定函数将布线设计图二值化(以黑色像素代表铜箔、白色像素代表树脂，这里也可以采用其他颜色，只要能将铜箔和树脂进行有效的区分即可)并输出每一层布线图中每一个分区中黑色像素的比例以及由黑色像素组成的连续线条的方向，以黑色像素的比例为铜含量，以黑色像素组成的连续线条方向为铜线走向，随后，将识别到的铜含量和铜走向数据按照分区坐标位置进行标记，以数据文件的形式存储在计算机存储器中。
S2.5：在有限元软件中建立每一个布线层的几何模型，然后通过批处理的方式根据S2.3中确定的分区方案切割每一个布线层，得到具有分区的几何模型。读取每一个分区中心点的坐标信息为每一个分区标记唯一识别信息，同时根据PCB叠层方案建立各个绝缘层的几何模型并与布线层几何模型按叠层方案装配成完整的示例PCB几何模型。
S2.6：根据每一个分区的特征信息计算其等效模量、泊松比、密度、比热容、导热系数、热膨胀系数和化学收缩系数，以数据文件的形式存储在计算机存储器中；
S2.7：在有限元软件中通过S2.5中标记的分区的识别信息在S2.6中存储的等效材料性能数据文件中查找对应的等效材料性能并将其与分区的几何模型绑定；
S2.8：根据示例PCB压合成型过程的实际生产工艺条件，在有限元软件中建立对应的边界条件和载荷；
S2.9：调用树脂固化变形模块，定义树脂固化反应动力学模型、黏弹性本构模型等；
S2.10：在有限元求解器中进行求解，输出压合成型过程的仿真计算结果。
S2.11：根据S2.3中确定的分区方案，应用基于Python语言开发的孔特征信息识别脚本，在脚本运行过程中，调用OpenCV计算机视觉库中的特定函数将布线设计图二值化(以黑色像素代表孔、白色像素代表非孔，这里也可以采用其他颜色，只要能将孔和非孔进行有效的区分即可)并输出孔分布图中每一个分区中黑色像素的比例以及由连续黑色像素组成的独立区块的数量，以黑色像素的比例为孔含量，以连续黑色像素组成的独立区块的数量为孔数量。随后，将识别到的孔含量和孔数量数据按照分区坐标位置进行标记，以数据文件的形式存储在计算机存储器中。
S2.12：继承压合成型过程的仿真计算结果，在有限元求解器中继续求解，在涉及加工导致的材料性能演变时，调用材料性能演变数据更新各分区等效材料性能，从而得到后加工过程的仿真计算结果。
S2.13：继承后加工过程的仿真计算结果，继承加工过程结束状态的材料性能数据，在有限元求解器中继续求解，得到并输出回流焊过程的仿真计算结果。
实施例3：
本发明实施例3提供了一种印制电路板压合成型-后加工-回流焊的仿真系统，包括：
数据获取模块，被配置为：获取印制电路板的参量数据；
分区模块，被配置为：根据获取的参量数据确定各布线层的分区方案；
模型构建模块，被配置为：根据分区方案，识别各个分区的电路特征信息，建立带有分区识别信息的印制电路板三维几何模型；
模型参数匹配模块，被配置为：根据识别得到的特征信息计算各个分区的等效性能参数，根据分区识别信息，为印制电路板三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数；
压合成型仿真模块，被配置为：配置压合过程仿真计算的边界条件和载荷，调用印制电路板树脂固化变形模块进行求解，根据压合成型工艺中压合结束的时刻中止仿真计算，得到压合成型仿真结果；
材料性能演变数据获取模块，被配置为：根据分区方案，识别印制电路板的各层、各区的孔特征信息，根据孔特征信息得到材料性能的演变数据；
后加工仿真模块，被配置为：根据压合成型仿真结果，结合材料性能的演变数据，配置后加工过程的边界条件和载荷，继续求解，根据后加工工艺中加工结束的时刻中止仿真计算，得到后加工仿真结果；
回流焊仿真模块，被配置为：根据后加工仿真结果，结合材料性能的演变数据，配置回流焊过程的边界条件和载荷，继续求解，根据回流焊工艺中回流焊结束的时刻结束仿真计算，得到回流焊仿真结果。
所述系统的工作方法与实施例1或实施例2所述的仿真方法相同，这里不再赘述，
实施例4：
本发明实施例4提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如本发明实施例1或实施例2所述的印制电路板压合成型-后加工-回流焊的仿真方法中的步骤。
实施例5：
本发明实施例5提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的程序，所述处理器执行所述程序时实现如本发明实施例1或实施例2所述的印制电路板压合成型-后加工-回流焊的仿真方法中的步骤。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
包括以下过程：
获取印制电路板的参量数据；
根据获取的参量数据确定各布线层的分区方案；
根据分区方案，识别各个分区的电路特征信息，建立带有分区识别信息的印制电路板三维几何模型；
根据识别得到的特征信息计算各个分区的等效性能参数，根据分区识别信息，为印制电路板三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数；
配置压合过程仿真计算的边界条件和载荷，调用印制电路板树脂固化变形模块进行求解，根据压合成型工艺中压合结束的时刻中止仿真计算，得到压合成型仿真结果；
根据分区方案，识别印制电路板的各层、各区的孔特征信息，根据孔特征信息得到材料性能的演变数据；
根据压合成型仿真结果，结合材料性能的演变数据，配置后加工过程的边界条件和载荷，继续求解，根据后加工工艺中加工结束的时刻中止仿真计算，得到后加工仿真结果；
根据后加工仿真结果，结合材料性能的演变数据，配置回流焊过程的边界条件和载荷，继续求解，根据回流焊工艺中回流焊结束的时刻结束仿真计算，得到回流焊仿真结果。
2.如权利要求1所述的印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
材料性能的演变为打孔、孔内镀铜以及表面蚀刻-镀铜后引起的各层各区材料性能的变化。
3.如权利要求1所述的印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
根据材料性能的演变数据，在印制电路板后加工仿真时配置对应的载荷与边界条件，至少得到印制电路板在后加工过程中的温度、位移和应力的空间分布。
4.如权利要求1所述的印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
根据回流焊工艺参数，在印制电路板回流焊分析时配置对应的边界条件和计算时间，根据材料性能的演变数据得到回流焊仿真时的起始材料性能参数，调用传热模型，至少得到印制电路板在回流焊过程中的温度、位移和应力的空间分布。
5.如权利要求1所述的印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
电路特征信息，至少包括：铜体积分数、树脂体积分数和铜线走向。
6.如权利要求1所述的印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
所述孔特征信息，至少包括：孔数量、孔尺寸、孔体积分数和孔深度。
7.如权利要求1所述的印制电路板压合成型-后加工-回流焊的仿真方法，其特征在于：
根据孔特征信息得到材料性能的演变数据，包括：通过布线层等效性能模型获得经蚀刻-镀铜后表层的刚度的分布，结合细观有限元分析和实验获得打孔和孔内镀铜工艺引起的各层各区刚度变化；
或者，
识别各个分区的特征信息，包括：
将布线设计图二值化，以第一颜色像素代表铜箔，以其他颜色像素代表树脂；
输出每一层布线图中每一个分区中第一颜色像素的比例以及由第一颜色像素组成的连续线条的方向，以第一颜色像素的比例为铜含量，以第一颜色像素组成的连续线条方向为铜线走向；
将识别到的铜含量和铜线走向数据以分区中心点的坐标信息进行标记，以数据文件的形式存储；
或者，
建立带有分区识别信息的印制电路板三维几何模型，包括：
在有限元软件中建立每一个布线层的几何模型；
然后通过批处理的方式确定的分区方案将每一个布线层进行等尺寸切割，得到具有分区的几何模型；
读取每一个分区的中心点坐标位置信息为每一个分区标记唯一识别信息，根据印制电路板叠层方案建立各个绝缘层的几何模型并与布线层几何模型按叠层方案装配成完整的示例印制电路板几何模型；
或者，
识别印制电路板的各层、各区的孔特征信息，包括：
将布线设计图二值化，以第二颜色像素代表孔，以其他颜色像素代表非孔；
输出孔分布图中每一个分区中第二颜色像素的比例以及由连续第二颜色像素组成的独立区块的数量；
以第二颜色像素的比例为孔含量，以连续第二颜色像素组成的独立区块的数量为孔数量；
将识别到的孔含量和孔数量数据按照分区坐标位置进行标记，以数据文件的形式存储。
8.一种印制电路板压合成型-后加工-回流焊的仿真系统，其特征在于：
包括：
数据获取模块，被配置为：获取印制电路板的参量数据；
分区模块，被配置为：根据获取的参量数据确定各布线层的分区方案；
模型构建模块，被配置为：根据分区方案，识别各个分区的电路特征信息，建立带有分区识别信息的印制电路板三维几何模型；
模型参数匹配模块，被配置为：根据识别得到的特征信息计算各个分区的等效性能参数，根据分区识别信息，为印制电路板三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数；
压合成型仿真模块，被配置为：配置压合过程仿真计算的边界条件和载荷，调用印制电路板树脂固化变形模块进行求解，根据压合成型工艺中压合结束的时刻中止仿真计算，得到压合成型仿真结果；
材料性能演变数据获取模块，被配置为：根据分区方案，识别印制电路板的各层、各区的孔特征信息，根据孔特征信息得到材料性能的演变数据；
后加工仿真模块，被配置为：根据压合成型仿真结果，结合材料性能的演变数据，配置后加工过程的边界条件和载荷，继续求解，根据后加工工艺中加工结束的时刻中止仿真计算，得到后加工仿真结果；
回流焊仿真模块，被配置为：根据后加工仿真结果，结合材料性能的演变数据，配置回流焊过程的边界条件和载荷，继续求解，根据回流焊工艺中回流焊结束的时刻结束仿真计算，得到回流焊仿真结果。
9.一种计算机可读存储介质，其上存储有程序，其特征在于，该程序被处理器执行时实现如权利要求1-7任一项所述的印制电路板压合成型-后加工-回流焊的仿真方法中的步骤。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-7任一项所述的印制电路板压合成型-后加工-回流焊的仿真方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111603885.0A CN114239455A (zh) | 2021-12-24 | 2021-12-24 | 印制电路板压合成型-后加工-回流焊的仿真方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111603885.0A CN114239455A (zh) | 2021-12-24 | 2021-12-24 | 印制电路板压合成型-后加工-回流焊的仿真方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114239455A true CN114239455A (zh) | 2022-03-25 |
Family
ID=80762972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111603885.0A Pending CN114239455A (zh) | 2021-12-24 | 2021-12-24 | 印制电路板压合成型-后加工-回流焊的仿真方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114239455A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115438493A (zh) * | 2022-09-09 | 2022-12-06 | 鼎富电子(惠州)有限公司 | 基于数字孪生的pcb板制作过程调试系统，方法及加工设备 |
-
2021
- 2021-12-24 CN CN202111603885.0A patent/CN114239455A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115438493A (zh) * | 2022-09-09 | 2022-12-06 | 鼎富电子(惠州)有限公司 | 基于数字孪生的pcb板制作过程调试系统，方法及加工设备 |
| CN115438493B (zh) * | 2022-09-09 | 2023-09-29 | 鼎富电子(惠州)有限公司 | 基于数字孪生的pcb板制作过程调试系统，方法及加工设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114282413A (zh) | 一种印制电路板压合成型过程的仿真方法及系统 | |
| JP4684368B2 (ja) | 配線板及びその製造方法 | |
| CN109241681B (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
| JP2019532377A (ja) | プリント基板メタルマスクの製造方法及びプリント基板メタルマスク製造システム | |
| WO2021042900A1 (zh) | 元件库的创建方法、创建装置、电子设备及存储介质 | |
| CN114239455A (zh) | 印制电路板压合成型-后加工-回流焊的仿真方法及系统 | |
| CN109583526A (zh) | Pcb板的二维码应用方法、装置及存储介质 | |
| CN107590338B (zh) | 一种拟合传输线阻抗上漂的数学模型的方法 | |
| US8345955B2 (en) | Characterizing thermomechanical properties of an organic substrate using finite element analysis | |
| CN110267437B (zh) | 一种印刷电路板涨缩管控方法及装置 | |
| CN100382085C (zh) | 一种印制电路板中集成设计元件的版图设计方法和装置 | |
| EP4057230A1 (en) | Manufacturing method of a component carrier, handling system, computer program and system architecture | |
| KR20100131754A (ko) | 인쇄회로기판의 휨을 억제하는 더미 패턴 설계 방법 | |
| CN107092757B (zh) | 一种pcb设计中过孔压分割线的检查方法 | |
| CN115345121A (zh) | 一种印制电路板全生命周期数值仿真方法和系统 | |
| CN101684999B (zh) | 一种数据格式转换方法 | |
| CN115270704A (zh) | 一种印制电路板组件制造工艺的连续性仿真方法及系统 | |
| CN110443777B (zh) | 一种pcb图像对位方法、装置和计算机存储介质 | |
| TWI813036B (zh) | 設計用以執行品質測試的試樣之電腦實施系統、電腦實施方法、電腦可讀取媒體、程式元件和方法 | |
| CN114900966A (zh) | 电路板近孔背钻方法、电路板、通讯电子设备及加工装置 | |
| CN114189999A (zh) | 一种减小pcb压合后翘曲变形的温度优化设计方法及系统 | |
| CN114282414A (zh) | Pcb用玻纤布经/纬纱铺排方向优化设计方法及系统 | |
| CN106507610A (zh) | 一种印刷电路板的制作方法及印刷电路板 | |
| CN109657374B (zh) | 印刷电路板的建模系统以及建模方法 | |
| CN105357876B (zh) | 锣板模具及pcb板的锣板方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |