CN112769507A - 一种高速信号链路传输质量评估方法及相关设备 - Google Patents
一种高速信号链路传输质量评估方法及相关设备 Download PDFInfo
- Publication number
- CN112769507A CN112769507A CN202011599437.3A CN202011599437A CN112769507A CN 112769507 A CN112769507 A CN 112769507A CN 202011599437 A CN202011599437 A CN 202011599437A CN 112769507 A CN112769507 A CN 112769507A
- Authority
- CN
- China
- Prior art keywords
- speed signal
- signal link
- transmission quality
- analog
- crosstalk noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000013441 quality evaluation Methods 0.000 title claims abstract description 46
- 238000013461 design Methods 0.000 claims abstract description 82
- 238000004088 simulation Methods 0.000 claims abstract description 53
- 238000001303 quality assessment method Methods 0.000 claims abstract description 21
- 230000005284 excitation Effects 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 17
- 238000009826 distribution Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 10
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/391—Modelling the propagation channel
- H04B17/3912—Simulation models, e.g. distribution of spectral power density or received signal strength indicator [RSSI] for a given geographic region
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Quality & Reliability (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开一种高速信号链路传输质量评估方法及相关设备,方法包括:获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据;创建传输质量评估模拟参数,其中,所述传输质量评估模拟参数包括所述模拟垂直串扰噪声数据和所述高速信号链路的其他模拟数据;基于所述传输质量评估模拟参数对所述高速信号链路的传输过程进行模拟仿真,以获得所述高速信号链路的传输质量评估结果。能够提高高速信号链路的传输质量评估结果的精度,增加高速信号链路设计方案的可行性,降低服务器主板设计方案的设计风险和隐患。
Description
技术领域
本申请实施例涉及集成电路技术领域,尤其涉及一种高速信号链路传输质量评估方法及相关设备。
背景技术
目前,在服务器主板的设计过程中,为满足服务器主板上高速率信号在长距离互连时的信号传输质量,通常在服务器主板设计方案评估时,对服务器主板的高速信号链路的设计方案进行传输质量的评估。现有的高速信号链路传输质量评估的方法通常通过模拟仿真芯片封装、PCB板传输链路和Cable线缆等部分阻抗值在加工时的变化以及互连传输线间各高速线对之间的耦合串扰噪声等因素。
然而,现有的高速信号链路传输质量评估方法虽然能够在一定范围内覆盖高速信号传输时受各部件阻抗变化影响及高速线间的耦合串扰噪声影响因素,但欠缺过孔与传输线之间的垂直耦合噪声影响,因此,会降低高速信号链路的传输质量评估结果的精度,降低高速信号链路设计方案的可行性,给服务器主板设计方案带来一定的设计风险和隐患。
发明内容
本申请实施例提供一种高速信号链路传输质量评估方法及相关设备,能够提升高速信号链路的传输质量评估结果的精度,增加高速信号链路设计方案的可行性,降低服务器主板设计方案的设计风险和隐患。
第一方面,一种高速信号链路传输质量评估方法,包括:
获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据;
创建传输质量评估模拟参数,其中,所述传输质量评估模拟参数包括所述模拟垂直串扰噪声数据和所述高速信号链路的其他模拟数据;
基于所述传输质量评估模拟参数对所述高速信号链路的传输过程进行模拟仿真,以获得所述高速信号链路的传输质量评估结果。
根据一种可行的实施方式,所述模拟垂直串扰噪声数据包括模拟垂直串扰噪声波形和模拟垂直串扰噪声数据文本;
所述获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据的步骤,包括:
根据高速信号,模拟出所述服务器主板设计方案中所述高速信号链路对应的所述模拟垂直串扰噪声波形;
将所述模拟垂直串扰噪声波形转换为所述模拟垂直串扰噪声数据文本。
根据一种可行的实施方式,所述根据高速信号,模拟出所述服务器主板设计方案中所述高速信号链路对应的所述模拟垂直串扰噪声波形的步骤,包括:
根据所述服务器主板设计方案中所述高速信号链路对应的CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计方式,利用3D模拟软件提取S参数文档;
根据所述S参数文档和噪声激励源,在Hspice软件中搭建模拟电路工程;
输入所述高速信号,运行所述模拟电路工程,在所述高速线上获取所述模拟垂直串扰噪声波形。
根据一种可行的实施方式,所述根据所述S参数文档和噪声激励源,在Hspice软件中搭建模拟电路工程的步骤,包括:
在所述CPU引脚区域里的所述高速线过孔处模拟生成所述噪声激励源;
根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程。
根据一种可行的实施方式,所述根据所述服务器主板设计方案中所述高速信号链路对应的CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计方式,利用3D模拟软件提取S参数文档的步骤,包括:
根据所述服务器主板设计方案中所述高速信号链路对应的所述CPU引脚区域里的DDR via(Double Data Rate via,双倍数据速率过孔)和UPI trace(Uitra PathInterconnect trace,超路径互连引出线)的设计分布方式,利用3D模拟软件提取所述S参数文档;
根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程;
输入DDR信号,运行所述模拟电路工程,在所述UPI trace上获取所述模拟垂直串扰噪声波形。
根据一种可行的实施方式,所述根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程的步骤,包括:
在所述DDR via处模拟生成所述噪声激励源;
根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程。
根据一种可行的实施方式,所述高速信号链路的其他模拟数据包括模拟水平串扰噪声数据。
第二方面,一种高速信号链路传输质量评估装置,包括:
获取模块,用于获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据;
创建模块,用于创建传输质量评估模拟参数,其中,所述传输质量评估模拟参数包括所述模拟垂直串扰噪声数据和所述高速信号链路的其他模拟数据;
仿真模块,用于基于所述传输质量评估模拟参数对所述高速信号链路的传输过程进行模拟仿真,以获得所述高速信号链路的传输质量评估结果。
第三方面,一种电子设备,包括:储存器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器用于执行存储器中存储的计算机程序时实现如上述任一项所述高速信号链路传输质量评估方法的步骤。
第四方面,一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任一项所述高速信号链路传输质量评估方法的步骤。
本申请实施例提供的高速信号链路传输质量评估方法及相关设备,在对服务器主板的高速信号链路传输质量进行评估的过程中,增加模拟垂直串扰噪声数据,能够提升高速信号链路的传输质量评估结果的精度,提高评估准确性,进而增加高速信号链路设计方案的可行性,还可以根据评估结果修正设计方案,提高设计质量,降低服务器主板设计方案的设计风险和隐患,为生产高品质服务器主板提供设计基础。
附图说明
图1为本申请实施例提供的一种高速信号链路传输质量评估方法的示意性流程图;
图2为本申请实施例提供的一种获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据方法的示意性流程图;
图3为本申请实施例提供的CPU引脚区域里的DDR via和UPI trace的一种平面分布示意图;
图4为本申请实施例提供的CPU引脚区域里的DDR via和UPI trace的一种垂直分布示意图;
图5为本申请实施例提供的一种高速信号链路传输质量评估装置的示意性结构框图;
图6为本申请实施例提供的一种电子设备的示意性结构框图;
图7为本申请实施例提供的一种计算机可读存储介质的示意性结构框图。
具体实施方式
为了更好的理解本说明书实施例提供的技术方案,下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明,应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明,而不是对本说明书技术方案的限定,在不冲突的情况下,本说明书实施例以及实施例中的技术特征可以相互组合。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
现有的高速信号链路传输质量评估方法虽然能够在一定范围内覆盖高速信号传输时受各部件阻抗变化影响及高速线间的耦合串扰噪声影响因素,但欠缺过孔与传输线之间的垂直耦合噪声影响,因此,会降低高速信号链路的传输质量评估结果的精度,降低高速信号链路设计方案的可行性,给服务器主板设计方案带来一定的设计风险和隐患。
有鉴于此,本申请提供一种高速信号链路传输质量评估方法,能够提升高速信号链路的传输质量评估结果的精度,增加高速信号链路设计方案的可行性,降低服务器主板设计方案的设计风险和隐患。示例性的,图1为本申请实施例提供的一种高速信号链路传输质量评估方法的示意性流程图。如图1所示,本申请实施例提供的一种高速信号链路传输质量评估方法,包括:
S100:获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据。服务器主板的设计方案中通常包括走线和过孔的分布,其中,高速信号链路属于走线的一部分,用于传输高速信号。高速信号链路在主板上水平设置,过孔则是垂直于主板设置,因此,高速信号链路与过孔是垂直位置关系,模拟高速信号链路与过孔的串扰噪声得到的则是模拟垂直串扰噪声数据。
S200:创建传输质量评估模拟参数,其中,传输质量评估模拟参数包括模拟垂直串扰噪声数据和高速信号链路的其他模拟数据。
示例性的,高速信号链路的其他模拟数据可以包括模拟水平串扰噪声数据。水平串扰噪声数据则是多条高速信号链路之间或者高速信号链路与其他高速线之间的串扰噪声数据。另外,高速信号链路的其他模拟数据还可以包括服务器主板其他各部分的阻抗值在加工时的变化及互连传输线之间的耦合串扰等数据,此处不做一一列举。
S300:基于传输质量评估模拟参数对高速信号链路的传输过程进行模拟仿真,以获得高速信号链路的传输质量评估结果。模拟仿真的过程可以是将传输质量评估模拟参数输入进模拟仿真软件中运行,最后得到对应的高速信号链路的传输质量评估结果。在高速信号链路的传输质量评估结果中可以看到能够反映水平和垂直串扰噪声强弱的参考数据或者参考波形,以及能够反映其他模拟仿真因素的评估结果。通过反映水平和垂直串扰噪声强弱的参考数据或者参考波形以及反映其他模拟仿真因素的评估结果,能够得出服务器主板设计方案是否可行性、可行性的评分、可行性等级、存在的风险因素以及风险因素的等级等。
本申请实施例提供的高速信号链路传输质量评估方法,针对现有的高速信号链路传输质量评估方法虽然能够在一定范围内覆盖高速信号传输时受各部件阻抗变化影响及高速线间的耦合串扰噪声影响因素,但欠缺过孔与传输线之间的垂直耦合噪声影响,在对服务器主板的高速信号链路传输质量进行评估的过程中,增加模拟垂直串扰噪声数据,能够提升高速信号链路的传输质量评估结果的精度,提高评估准确性,进而增加高速信号链路设计方案的可行性,还可以根据评估结果修正设计方案,提高设计质量,降低服务器主板设计方案的设计风险和隐患,为生产高品质服务器主板提供设计基础。
在一种可行的实施方式中,示例性的,模拟垂直串扰噪声数据可以包括模拟垂直串扰噪声波形和模拟垂直串扰噪声数据文本。图2为本申请实施例提供的一种获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据方法的示意性流程图。如图2所示,步骤S100可以包括:
S110:根据高速信号,模拟出服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声波形。模拟服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声波形需要的是真实的信号,高速信号链路传输的信号通常为高速信号,所以需要以高速信号作为模拟信号源。
S120:将模拟垂直串扰噪声波形转换为模拟垂直串扰噪声数据文本。模拟垂直串扰噪声波形属于波形数据,不能直接用于模拟仿真,需要将模拟垂直串扰噪声波形转换为属于文本数据的模拟垂直串扰噪声数据文本。
在一种可行的实施方式中,示例性的,步骤S110可以包括:
根据服务器主板设计方案中高速信号链路对应的CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计方式,利用3D模拟软件提取S参数文档。CPU引脚区域里通常需要设置密集的高速线和高速线过孔,考虑到CPU引脚区域的空间有限,通常高速线比较密集,高速线过孔和高速线之间的距离较小,容易产生垂直方向的串扰噪声。3D模拟软件是常规的模拟软件工具,提取的S参数文档是将CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计的设计数据输入到3D模拟软件中,从设计参数或图纸中提取出的S参数文档则是将设计方案数据化处理的过程。
在CPU引脚区域里的高速线过孔处模拟生成噪声激励源。垂直串扰噪声是在CPU引脚区域里的高速线过孔和高速线之间产生的,所以需要在高速线过孔处模拟生成噪声激励源,此时,高速线过孔处可以看做是模拟垂直串扰噪声的模拟信号源的输入端。
根据S参数文档和噪声激励源,在Hspice软件中搭建模拟电路工程。S参数文档携带的是高速线过孔和高速线的分布的设计数据,结合设计数据与噪声激励源,在常规电路模拟软件Hspice中搭建模拟电路工程,可以理解为搭建高速线过孔和高速线对应的模拟运行电路的模型。
输入高速信号,运行模拟电路工程,在高速线上获取模拟垂直串扰噪声波形。将高速信号输入到搭建的模拟电路工程中,运行模拟电路工程,能够在高速线上获得模拟垂直串扰噪声波形,此过程可以看做是模拟激噪声激励源经过高速线与高速线过孔组成的模拟电路后从高速线处输出模拟串扰噪声信号的波形,即为模拟垂直串扰噪声波形。
本申请实施例提供的高速信号链路传输质量评估方法,通过在高速线过孔处模拟生成噪声激励源,在Hspice软件中搭建模拟电路工程,最后在在高速线上获取模拟垂直串扰噪声波形,仿真得到高速线过孔与高速线之间的模拟垂直串扰噪声波形。提供了准确的传输质量评估模拟参数进行高速信号链路的传输过程的模拟仿真,进一步提升高速信号链路传输质量评估结果的评估精度,提高评估准确性,进而提高设计质量,还可以根据评估结果修正设计方案,为生产高品质服务器主板提供设计基础。
在一种可行的实施方式中,示例性的,根据服务器主板设计方案中高速信号链路对应的CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计方式,利用3D模拟软件提取S参数文档的步骤可以包括:
根据服务器主板设计方案中高速信号链路对应的CPU引脚区域里的DDR via和UPItrace的设计分布方式,利用3D模拟软件提取S参数文档。示例性的,图3为本申请实施例提供的CPU引脚区域里的DDR via和UPI trace的一种平面分布示意图;图4为本申请实施例提供的CPU引脚区域里的DDR via和UPI trace的一种垂直分布示意图。结合图3和图4,CPU引脚区域里的高速线过孔和高速线可以分别是DDR via和UPI trace。图3所示的高速信号DQ只是示意性表示DDR via用于传输DQ(Bidirectional data,双向数据)信号,DQS(Bidirectional data strobe,双向数据选通)1+和DQS2+示意性的表示为输入的正相位DQ信号,DQS1+和DQS2+均为正相位信号,但是信号的具体相位值不同;DQS1-和DQS2-示意性的表示为输入的负相位DQ信号,DQS1-和DQS2-均为负相位信号,但是信号的具体相位值不同。图4所示的R为DDR via的孔径。
在DDR via处模拟生成噪声激励源。
根据S参数文档和噪声激励源,在Hspice软件中搭建模拟电路工程。
输入DDR信号,运行模拟电路工程,在UPI trace上获取模拟垂直串扰噪声波形。此处的高速信号可以采用DDR信号。
本申请实施例提供的高速信号链路传输质量评估方法,采用DDR信号,在DDR via处模拟生成噪声激励源,在UPI trace上获取模拟垂直串扰噪声波形,模拟出CPU引脚区域的DDR via与UPI trace之间的模拟垂直串扰噪声数据,列举出典型的高速线与高速线过孔之间的模拟垂直串扰噪声数据的获取过程,可以提升高速信号链路传输质量评估结果的评估精度,提高评估准确性,进而提高设计质量。
示例性的,表1为未引入模拟垂直串扰噪声数据和引入模拟垂直串扰噪声数据分别对应的高速信号链路传输质量评估结果的眼图参数。如表1所示,项目栏中With XTLK(Crosstalk,串扰)代表考虑模拟垂直串扰噪声数据,即本申请提供的高速信号链路传输质量评估方法;Without XTLK代表未考虑模拟垂直串扰噪声数据,即现有高速信号链路传输质量评估方法;Eye Height和Eye Width分别表示评估结果包含的眼图参数,Eye Height和Eye Width的数值越小代表串扰噪声越大,说明考虑模拟垂直串扰噪声数据的情况下,评估结果的眼图参数越差,则代表考虑模拟垂直串扰噪声数据的情况下评估结果更准确,相比较于未考虑模拟垂直串扰噪声数据的评估结果更值得参考。表1所示数据更进一步证明,本申请提供的高速信号链路传输质量评估方法相比较于现有的方法具有明显的改进效果,能够明显提升高速信号链路传输质量评估精度和准确度,进而增加高速信号链路设计方案的可行性,能够提高设计质量,也可以根据评估结果修正设计方案,为生产高品质服务器主板提供设计基础。
项目 | Eye Height(眼高/p) | Eye Width(眼宽/p) |
With XTLK | 22.43 | 16.14 |
Without XTLK | 25.23 | 18.48 |
表1
图5为本申请实施例提供的一种高速信号链路传输质量评估装置的示意性结构框图。如图5所示,本申请实施例提供一种高速信号链路传输质量评估装置,包括:
获取模块100,用于获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据;
创建模块200,用于创建传输质量评估模拟参数,其中,传输质量评估模拟参数包括模拟垂直串扰噪声数据和高速信号链路的其他模拟数据;
仿真模块300,用于基于传输质量评估模拟参数对高速信号链路的传输过程进行模拟仿真,以获得高速信号链路的传输质量评估结果。
图6为本申请实施例提供的一种电子设备的示意性结构框图。如图6所示,本申请实施例提供了一种电子设备600,包括存储器610、处理器620及存储在存储器610上并可在处理器620上运行的计算机程序611,处理器620执行计算机程序611时实现以下步骤:
获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据。
创建传输质量评估模拟参数,其中,传输质量评估模拟参数包括模拟垂直串扰噪声数据和高速信号链路的其他模拟数据。
基于传输质量评估模拟参数对高速信号链路的传输过程进行模拟仿真,以获得高速信号链路的传输质量评估结果。
在具体实施过程中,处理器620执行计算机程序611时,可以实现上述实施例中任一实施方式。
由于本实施例所介绍的电子设备为实施本申请实施例中高速信号链路传输质量评估方法,故而基于本申请实施例中所介绍的方法,本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式,所以在此对于该电子设备如何实现本申请实施例中的方法不再详细介绍,只要本领域所属技术人员实施本申请实施例中的方法所采用的设备,都属于本申请所欲保护的范围。
图7为本申请实施例提供的一种计算机可读存储介质的示意性结构框图。如图7所示,本实施例提供了一种计算机可读存储介质700,其上存储有计算机程序711,该计算机程序711被处理器执行时实现如下步骤:
获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据。
创建传输质量评估模拟参数,其中,传输质量评估模拟参数包括模拟垂直串扰噪声数据和高速信号链路的其他模拟数据。
基于传输质量评估模拟参数对高速信号链路的传输过程进行模拟仿真,以获得高速信号链路的传输质量评估结果。
在具体实施过程中,该计算机程序711被处理器执行时可以实现上述实施例中任一实施方式。
本说明书是参照根据本说明书实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品,该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本说明书的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然,本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样,倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内,则本说明书也意图包含这些改动和变型在内。
Claims (10)
1.一种高速信号链路传输质量评估方法,其特征在于,包括:
获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据;
创建传输质量评估模拟参数,其中,所述传输质量评估模拟参数包括所述模拟垂直串扰噪声数据和所述高速信号链路的其他模拟数据;
基于所述传输质量评估模拟参数对所述高速信号链路的传输过程进行模拟仿真,以获得所述高速信号链路的传输质量评估结果。
2.根据权利要求1所述的高速信号链路传输质量评估方法,其特征在于,所述模拟垂直串扰噪声数据包括模拟垂直串扰噪声波形和模拟垂直串扰噪声数据文本;
所述获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据的步骤,包括:
根据高速信号,模拟出所述服务器主板设计方案中所述高速信号链路对应的所述模拟垂直串扰噪声波形;
将所述模拟垂直串扰噪声波形转换为所述模拟垂直串扰噪声数据文本。
3.根据权利要求2所述的高速信号链路传输质量评估方法,其特征在于,
所述根据高速信号,模拟出所述服务器主板设计方案中所述高速信号链路对应的所述模拟垂直串扰噪声波形的步骤,包括:
根据所述服务器主板设计方案中所述高速信号链路对应的CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计方式,利用3D模拟软件提取S参数文档;
根据所述S参数文档和噪声激励源,在Hspice软件中搭建模拟电路工程;
输入所述高速信号,运行所述模拟电路工程,在所述高速线上获取所述模拟垂直串扰噪声波形。
4.根据权利要求3所述的高速信号链路传输质量评估方法,其特征在于,所述根据所述S参数文档和噪声激励源,在Hspice软件中搭建模拟电路工程的步骤,包括:
在所述CPU引脚区域里的所述高速线过孔处模拟生成所述噪声激励源;
根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程。
5.根据权利要求3所述的高速信号链路传输质量评估方法,其特征在于,所述根据所述服务器主板设计方案中所述高速信号链路对应的CPU引脚区域里的高速线过孔和高速线之间的垂直分布设计方式,利用3D模拟软件提取S参数文档的步骤,包括:
根据所述服务器主板设计方案中所述高速信号链路对应的所述CPU引脚区域里的DDRvia和UPItrace的设计分布方式,利用3D模拟软件提取所述S参数文档;
根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程;
输入DDR信号,运行所述模拟电路工程,在所述UPI trace上获取所述模拟垂直串扰噪声波形。
6.根据权利要求5所述的高速信号链路传输质量评估方法,其特征在于,所述根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程的步骤,包括:
在所述DDR via处模拟生成所述噪声激励源;
根据所述S参数文档和所述噪声激励源,在Hspice软件中搭建所述模拟电路工程。
7.根据权利要求1所述的高速信号链路传输质量评估方法,其特征在于,所述高速信号链路的其他模拟数据包括模拟水平串扰噪声数据。
8.一种高速信号链路传输质量评估装置,其特征在于,包括:
获取模块,用于获取服务器主板设计方案中高速信号链路对应的模拟垂直串扰噪声数据;
创建模块,用于创建传输质量评估模拟参数,其中,所述传输质量评估模拟参数包括所述模拟垂直串扰噪声数据和所述高速信号链路的其他模拟数据;
仿真模块,用于基于所述传输质量评估模拟参数对所述高速信号链路的传输过程进行模拟仿真,以获得所述高速信号链路的传输质量评估结果。
9.一种电子设备,其特征在于,包括:储存器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1-7中任一项所述高速信号链路传输质量评估方法的步骤。
10.一种计算机可读存储介质,其特征在于,其上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-7中任一项所述高速信号链路传输质量评估方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011599437.3A CN112769507B (zh) | 2020-12-30 | 2020-12-30 | 一种高速信号链路传输质量评估方法及相关设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011599437.3A CN112769507B (zh) | 2020-12-30 | 2020-12-30 | 一种高速信号链路传输质量评估方法及相关设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112769507A true CN112769507A (zh) | 2021-05-07 |
CN112769507B CN112769507B (zh) | 2022-12-20 |
Family
ID=75697084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011599437.3A Active CN112769507B (zh) | 2020-12-30 | 2020-12-30 | 一种高速信号链路传输质量评估方法及相关设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112769507B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114417781A (zh) * | 2022-03-31 | 2022-04-29 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
CN115455897A (zh) * | 2022-08-04 | 2022-12-09 | 苏州浪潮智能科技有限公司 | 一种评估高速差分信号对pn线传输时延的方法及系统 |
CN115828832A (zh) * | 2023-02-16 | 2023-03-21 | 苏州浪潮智能科技有限公司 | 电路板的串扰预测方法、装置、电子设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103413001A (zh) * | 2013-08-19 | 2013-11-27 | 上海交通大学 | 一种硅通孔三维耦合串扰噪声模型及其建模方法 |
CN104899363A (zh) * | 2015-05-27 | 2015-09-09 | 浪潮电子信息产业股份有限公司 | 一种提高信号完整性的pin field出线设计方法 |
CN109145347A (zh) * | 2018-06-05 | 2019-01-04 | 郑州云海信息技术有限公司 | 一种提升主板信号仿真精度的方法及系统 |
-
2020
- 2020-12-30 CN CN202011599437.3A patent/CN112769507B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103413001A (zh) * | 2013-08-19 | 2013-11-27 | 上海交通大学 | 一种硅通孔三维耦合串扰噪声模型及其建模方法 |
CN104899363A (zh) * | 2015-05-27 | 2015-09-09 | 浪潮电子信息产业股份有限公司 | 一种提高信号完整性的pin field出线设计方法 |
CN109145347A (zh) * | 2018-06-05 | 2019-01-04 | 郑州云海信息技术有限公司 | 一种提升主板信号仿真精度的方法及系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114417781A (zh) * | 2022-03-31 | 2022-04-29 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
CN114417781B (zh) * | 2022-03-31 | 2022-06-17 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
CN115455897A (zh) * | 2022-08-04 | 2022-12-09 | 苏州浪潮智能科技有限公司 | 一种评估高速差分信号对pn线传输时延的方法及系统 |
CN115455897B (zh) * | 2022-08-04 | 2024-01-23 | 苏州浪潮智能科技有限公司 | 一种评估高速差分信号对pn线传输时延的方法及系统 |
CN115828832A (zh) * | 2023-02-16 | 2023-03-21 | 苏州浪潮智能科技有限公司 | 电路板的串扰预测方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112769507B (zh) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112769507B (zh) | 一种高速信号链路传输质量评估方法及相关设备 | |
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
WO2020038040A1 (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
WO2020087874A1 (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
CN112784519B (zh) | Pcb走线参数设定装置、方法及存储介质 | |
CN105488287B (zh) | 时序修正方法和电子装置 | |
CN106575960A (zh) | 单触发电路 | |
CN108268676A (zh) | 管脚复用的验证方法及装置 | |
US20010044709A1 (en) | Noise countermeasure determination method and apparatus and storage medium | |
CN104915496A (zh) | 一种差分信号线的布线方法及装置 | |
US7926013B2 (en) | Validating continuous signal phase matching in high-speed nets routed as differential pairs | |
US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
CN116776785A (zh) | 一种集成芯片的被动模式验证方法及系统 | |
JP5040463B2 (ja) | クロストークノイズ解析方法 | |
CN114547854B (zh) | 一种芯片封装电磁建模系统、方法和装置 | |
JP2021082023A (ja) | 回路設計支援装置および回路設計支援方法 | |
CN114137388B (zh) | 线路板信号寻迹检测系统 | |
CN104977483A (zh) | 测试装置、测试系统以及测试方法 | |
CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
Silva et al. | LPDDR4 SIPI Co-Simulation and Measurement Correlation for IOT Computer Vision Application | |
CN110377971B (zh) | 一种芯片驱动eq值最优值确定方法及装置 | |
CN106442407A (zh) | 一种增材制造产品的可靠性验证方法 | |
JP5239648B2 (ja) | 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法 | |
RU2613402C1 (ru) | Способ поиска топологического дефекта в непрерывной динамической системе на основе функции чувствительности | |
US20030158616A1 (en) | Program conversion system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |