CN104899363A - 一种提高信号完整性的pin field出线设计方法 - Google Patents
一种提高信号完整性的pin field出线设计方法 Download PDFInfo
- Publication number
- CN104899363A CN104899363A CN201510275605.6A CN201510275605A CN104899363A CN 104899363 A CN104899363 A CN 104899363A CN 201510275605 A CN201510275605 A CN 201510275605A CN 104899363 A CN104899363 A CN 104899363A
- Authority
- CN
- China
- Prior art keywords
- signal
- attack
- pin field
- crosstalk
- victim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004088 simulation Methods 0.000 claims description 14
- 238000005457 optimization Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种提高信号完整性的pin field出线设计方法，具体实现过程为，在芯片下方信号pin分布的区域pin field区域的出线端，将攻击信号远离受害信号，降低高速信号间的串扰，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。该一种提高信号完整性的pin field出线设计方法与现有技术相比，在pinfield出线端采用攻击信号远离受害信号、增加GND过孔设计，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的，实用性强。
Description
技术领域
本发明涉及服务器主板研发技术领域，具体地说是一种实用性强、提高信号完整性的pin field出线设计方法。
背景技术
伴随着云计算的到来，服务器的发展迅速崛起。在服务器的设计中，信号速率越来越高，为提高信号完整性，高速信号优化设计也逐渐成为发展的趋势。
在高速信号链路中，PCB的长距离传输线、材料介质、连接器、过孔等因素对信号都会造成很大损耗。尤其在出线端pinfield区域，如图1所示，pin field区域为芯片下方信号pin分布的区域，该区域信号和过孔密集，串扰也较大，尤其过孔在垂直电磁场分布带来的串扰问题，严重影响信号质量。
为解决上述该问题，现提供一种提高信号完整性的pin field出线设计方法，该方法是在pinfield出线端采用攻击信号远离受害信号、增加GND过孔设计，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强、提高信号完整性的pin field出线设计方法。
一种提高信号完整性的pin field出线设计方法，其具体实现过程为：
在芯片下方信号pin分布的区域pin field区域的出线端，将攻击信号远离受害信号，降低高速信号间的串扰，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。
所述攻击信号与受害信号的远离操作过程为：
首先对芯片上layout走线设计通过仿真工具进行仿真分析；
在得到的仿真结果中，查看时域串扰，然后根据串扰结果得出每根信号线的攻击信号强弱的排名；
根据攻击信号的强弱排名，在芯片的板卡上找到最强攻击信号与受害信号距离最近的位置，即pinfield区域；
在该区域将攻击信号远离受害信号。
所述仿真工具采用Sigrity Speed2000-SI Metric，然后进行时域串扰仿真分析。
所述pinfield区域内还开设有若干GND过孔，使得pinfield出线端的串扰降低，达到提高信号完整性的目的。
本发明的一种提高信号完整性的pin field出线设计方法，具有以下优点：
本发明提出的一种提高信号完整性的pin field出线设计方法，在pinfield出线端采用攻击信号远离受害信号、增加GND过孔设计，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的，实用性强，易于推广。
附图说明
附图1为pinfield出线端优化前示意图。
附图2为pinfield出线端优化后示意图。
附图3为pinfield出线端仿真优化前时域串扰示意图。
附图4为pinfield出线端仿真优化后时域串扰示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
现提供一种提高信号完整性的pin field出线设计方法，其具体实现过程为：
在芯片下方信号pin分布的区域pin field区域的出线端，pin field区域信号和过孔密集，串扰也较大；将攻击信号远离受害信号，使得pinfield出线端的串扰尽可能的降低，达到提高信号完整性的目的，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。
如附图1、图2所示，图中左边为攻击线，右边为受害线。
所述攻击信号与受害信号的远离操作过程为：
首先对芯片上layout走线设计通过仿真工具进行仿真分析；
任何一对信号之间都存在串扰，通常把噪声源所在的信号称为攻击信号，而把有噪声产生的信号称为受害信号。为便于分析，以下均把处于下方的差分信号作为为受害信号。
在得到的仿真结果中，查看时域串扰，然后根据串扰结果得出每根信号线的攻击信号强弱的排名；
在得到的仿真结果中，不仅可以看到时域串扰，而且可以看每根信号线的攻击信号强弱的排名。根据攻击信号的强弱排名，可以在板卡上找到最强攻击信号与受害信号距离最近的位置，通常这个位置就是pinfield区域，因为该区域信号线及过孔密集，正是串扰最厉害的地方。
在该区域将攻击信号远离受害信号。
如附图3、附图4所示的仿真优化前后对比可知，仿真结果与未优化前进行对比分析，结果显示串扰明显降低。
所述仿真工具采用Sigrity Speed2000-SI Metric，然后进行时域串扰仿真分析。
所述pinfield区域内还开设有若干GND过孔，使得pinfield出线端的串扰降低，达到提高信号完整性的目的。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的一种提高信号完整性的pin field出线设计方法的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
Claims (4)
1.一种提高信号完整性的pin field出线设计方法，其特征在于，具体实现过程为，在芯片下方信号pin分布的区域pin field区域的出线端，将攻击信号远离受害信号，降低高速信号间的串扰，所述攻击信号为噪声源所在的信号，受害信号为有噪声产生的信号。
2.根据权利要求1所述的一种提高信号完整性的pin field出线设计方法，其特征在于，所述攻击信号与受害信号的远离操作过程为：
首先对芯片上layout走线设计通过仿真工具进行仿真分析；
在得到的仿真结果中，查看时域串扰，然后根据串扰结果得出每根信号线的攻击信号强弱的排名；
根据攻击信号的强弱排名，在芯片的板卡上找到最强攻击信号与受害信号距离最近的位置，即pinfield区域；
在该区域将攻击信号远离受害信号。
3.根据权利要求2所述的一种提高信号完整性的pin field出线设计方法，其特征在于，所述仿真工具采用Sigrity Speed2000-SI Metric，然后进行时域串扰仿真分析。
4.根据权利要求1-3任一所述的一种提高信号完整性的pin field出线设计方法，其特征在于，所述pinfield区域内还开设有若干GND过孔，使得pinfield出线端的串扰降低，达到提高信号完整性的目的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510275605.6A CN104899363A (zh) | 2015-05-27 | 2015-05-27 | 一种提高信号完整性的pin field出线设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510275605.6A CN104899363A (zh) | 2015-05-27 | 2015-05-27 | 一种提高信号完整性的pin field出线设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104899363A true CN104899363A (zh) | 2015-09-09 |
Family
ID=54032025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510275605.6A Pending CN104899363A (zh) | 2015-05-27 | 2015-05-27 | 一种提高信号完整性的pin field出线设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104899363A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105357866A (zh) * | 2015-12-09 | 2016-02-24 | 浪潮电子信息产业股份有限公司 | 一种减少高速信号串扰的布线方法 |
| CN107194095A (zh) * | 2017-05-27 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种芯片降扰结构及其制作方法 |
| CN107565278A (zh) * | 2017-08-25 | 2018-01-09 | 郑州云海信息技术有限公司 | 一种高速连接器引脚信号串扰处理方法及装置 |
| CN112528581A (zh) * | 2020-12-08 | 2021-03-19 | 北京百瑞互联技术有限公司 | 改善集成电路绕线后信号串扰的优化方法、装置和介质 |
| CN112769507A (zh) * | 2020-12-30 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种高速信号链路传输质量评估方法及相关设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040041277A1 (en) * | 2002-08-29 | 2004-03-04 | Fujitsu Limited | Multilayer board and a semiconductor device |
| CN1953639A (zh) * | 2005-10-17 | 2007-04-25 | 鸿富锦精密工业（深圳）有限公司 | 减小并行信号线路间远端串扰的布线架构及方法 |
| CN103338007A (zh) * | 2013-06-04 | 2013-10-02 | 上海华力创通半导体有限公司 | 一种噪声处理方法及噪声处理后的电路 |
-
2015
- 2015-05-27 CN CN201510275605.6A patent/CN104899363A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040041277A1 (en) * | 2002-08-29 | 2004-03-04 | Fujitsu Limited | Multilayer board and a semiconductor device |
| CN1953639A (zh) * | 2005-10-17 | 2007-04-25 | 鸿富锦精密工业（深圳）有限公司 | 减小并行信号线路间远端串扰的布线架构及方法 |
| CN103338007A (zh) * | 2013-06-04 | 2013-10-02 | 上海华力创通半导体有限公司 | 一种噪声处理方法及噪声处理后的电路 |
Non-Patent Citations (1)
| Title |
|---|
| 姜付鹏等: "《电磁兼容的电路板设计 基于Altium Designer平台》", 31 May 2011, 机械工业出版社 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105357866A (zh) * | 2015-12-09 | 2016-02-24 | 浪潮电子信息产业股份有限公司 | 一种减少高速信号串扰的布线方法 |
| CN107194095A (zh) * | 2017-05-27 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种芯片降扰结构及其制作方法 |
| CN107565278A (zh) * | 2017-08-25 | 2018-01-09 | 郑州云海信息技术有限公司 | 一种高速连接器引脚信号串扰处理方法及装置 |
| CN112528581A (zh) * | 2020-12-08 | 2021-03-19 | 北京百瑞互联技术有限公司 | 改善集成电路绕线后信号串扰的优化方法、装置和介质 |
| CN112528581B (zh) * | 2020-12-08 | 2024-06-04 | 北京百瑞互联技术股份有限公司 | 改善集成电路绕线后信号串扰的优化方法、装置和介质 |
| CN112769507A (zh) * | 2020-12-30 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种高速信号链路传输质量评估方法及相关设备 |
| CN112769507B (zh) * | 2020-12-30 | 2022-12-20 | 苏州浪潮智能科技有限公司 | 一种高速信号链路传输质量评估方法及相关设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104899363A (zh) | 一种提高信号完整性的pin field出线设计方法 | |
| CN110781556B (zh) | 一种飞机电磁环境效应仿真方法 | |
| CN103179782A (zh) | 阻抗受控、低损耗的单端过孔结构 | |
| CN105007682A (zh) | 一种pcb和一种电路板 | |
| JP2020074592A5 (zh) | ||
| CN103368886B (zh) | 动态削峰方法和装置以及数字预失真处理系统 | |
| Zhang et al. | Statistical analysis of fiber weave effect over differential microstrips on printed circuit boards | |
| JP2013201661A (ja) | エンファシス最適化装置およびエンファシス最適化方法 | |
| TW201143558A (en) | Printed circuit board | |
| CN105357866A (zh) | 一种减少高速信号串扰的布线方法 | |
| CN102056404B (zh) | 一种中和过孔容性的方法 | |
| CN104093265A (zh) | 一种减少Connector引脚相互串扰的设计方法 | |
| CN206061272U (zh) | 一种高速高频印制板跨分割走线结构 | |
| CN101137271B (zh) | 印刷电路板 | |
| CN109275301A (zh) | 一种新设计的19英寸插卡机箱 | |
| CN104244610A (zh) | 一种降低connector过孔影响的设计方法 | |
| CN204046938U (zh) | 一种pcb板以及压接装置 | |
| Duan et al. | Optimization of microstrip-to-via transition for highspeed differential signaling on printed circuit boards by suppression of the parasitic modes in shared antipads | |
| CN204795997U (zh) | 一种插箱拼装导轨结构 | |
| CN103093064A (zh) | 一种pcb高速信号线轨迹控制方法 | |
| Lee et al. | High-speed probe card design to reduce the crosstalk noise for wafer-level test | |
| CN105517327A (zh) | 一种用盲埋孔工艺实现过孔阻抗匹配的方法 | |
| US20160349319A1 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
| Amleshi et al. | 25 Gbps backplane links frequency and time domain characterization-correlation study between test and full-wave 3D EM simulation | |
| US20210367363A1 (en) | Method for designing layout of card edge connector and server card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150909 |