CN105357866A - 一种减少高速信号串扰的布线方法 - Google Patents

一种减少高速信号串扰的布线方法 Download PDF

Info

Publication number
CN105357866A
CN105357866A CN201510904683.8A CN201510904683A CN105357866A CN 105357866 A CN105357866 A CN 105357866A CN 201510904683 A CN201510904683 A CN 201510904683A CN 105357866 A CN105357866 A CN 105357866A
Authority
CN
China
Prior art keywords
mode
speed signal
wiring
crosstalk
signal crosstalk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510904683.8A
Other languages
English (en)
Inventor
李永翠
武宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201510904683.8A priority Critical patent/CN105357866A/zh
Publication of CN105357866A publication Critical patent/CN105357866A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种减少高速信号串扰的布线方法，属于减少信号串扰的领域，要解决的技术问题为高速信号串扰，采用的技术方案步骤为：（1）在layout布线中，找出不是DP/DN/DP/DN的布线方式；（2）针对不是DP/DN/DP/DN的布线方式，改变出引脚方式或者改变芯片Firmware中线的排布方式，从而得到DP/DN/DP/DN的布线方式。

Description

一种减少高速信号串扰的布线方法
技术领域
本发明涉及减少信号串扰的领域，具体地说是一种减少高速信号串扰的布线方法。
背景技术
伴随着云计算的到来，服务器的发展迅速崛起，在服务器的设计中，信号速率越来越高，为提高信号完整性，高速信号优化设计也越来越成为趋势。
在高速链路中，PCB（英文全称为PrintedCircuitBoard，中文翻译为印制线路板）上的长距离传输链路，主要需要考虑的因素有：阻抗匹配、损耗和串扰。其中，串扰主要会引起损耗、码间干扰、眼图的jitter变大，避免串扰最有效的方法便是增大高速差分线走线间距，间距越大，串扰越小。但是，对于高密板卡或者从成本上来说，此方法不可行，原因为走线间距的增大，带来布线空间和成本的需求增大。因此，研发工程师致力于降低串扰的优化设计，使得串扰越小越好。
减少高速信号串扰、有效降低串扰是需要解决的技术问题。
发明内容
本发明的技术任务是针对以上不足，提供一种减少高速信号串扰的布线方法，来解决高速信号串扰的问题。
本发明的技术任务是按以下方式实现的：
一种减少高速信号串扰的布线方法，步骤为：
（1）在layout（英文全称为layout，中文翻译为布局）布线中，找出不是DP/DN/DP/DN的布线方式；
（2）针对不是DP/DN/DP/DN的布线方式，改变出引脚方式或者改变芯片Firmware（英文全称为Firmware，中文翻译为固件）中线的排布方式，从而得到DP/DN/DP/DN的布线方式。
本发明的一种减少高速信号串扰的布线方法具有以下优点：在高速信号布线时，将高速信号间布线以DP/DN/DP/DN…排列，可有效降低串扰；该方法简单易用，可操作性强，达到信号完整性的目的。
附图说明
下面结合附图对本发明进一步说明。
附图1为实施例中layout布线方式case1示意图；
附图2为实施例中layout布线方式case2示意图；
　　附图3为实施例中Hspice时域仿真case1与case2串扰对比。
具体实施方式
　　参照说明书附图和具体实施例对本发明的一种减少高速信号串扰的布线方法作以下详细地说明。
实施例：
本发明的一种减少高速信号串扰的布线方法，步骤为：
（1）在layout布线中，找出不是DP/DN/DP/DN的布线方式；
（2）针对不是DP/DN/DP/DN的布线方式，改变出引脚方式或者改变芯片Firmware中线的排布方式，从而得到DP/DN/DP/DN的布线方式。
针对layout走线设计的两种差分线排布方式进行仿真分析。case1是：采用DP/DN/DN/DP方式布线；case2是：采用DP/DN/DP/DN方式布线。在仿真中，将上面差分线作为攻击线，下面差分线作为受害线，采用Hspcie仿真工具进行时域仿真分析，得到时域两种情况下的时域串扰。
仿真结果表明，case2的DP/DN/DP/DN布线方式串扰明显小于case1的DP/DN/DN/DP布线方式，并且该方法简单可行，易操作。
因此在layout布线中，找出不是DP/DN/DP/DN的布线方式,针对不是DP/DN/DP/DN的布线方式，采用改变出引脚方式或者改变芯片Firmware中线的排布方式，从而得到DP/DN/DP/DN的布线方式。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims (1)

1.一种减少高速信号串扰的布线方法，其特征在于步骤为：
（1）在layout布线中，找出不是DP/DN/DP/DN的布线方式；
（2）针对不是DP/DN/DP/DN的布线方式，改变出引脚方式或者改变芯片Firmware中线的排布方式，从而得到DP/DN/DP/DN的布线方式。
CN201510904683.8A 2015-12-09 2015-12-09 一种减少高速信号串扰的布线方法 Pending CN105357866A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510904683.8A CN105357866A (zh) 2015-12-09 2015-12-09 一种减少高速信号串扰的布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510904683.8A CN105357866A (zh) 2015-12-09 2015-12-09 一种减少高速信号串扰的布线方法

Publications (1)

Publication Number Publication Date
CN105357866A true CN105357866A (zh) 2016-02-24

Family

ID=55333685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510904683.8A Pending CN105357866A (zh) 2015-12-09 2015-12-09 一种减少高速信号串扰的布线方法

Country Status (1)

Country Link
CN (1) CN105357866A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106777669A (zh) * 2016-12-13 2017-05-31 郑州云海信息技术有限公司 一种线路部署方法及装置
CN107041073A (zh) * 2017-05-27 2017-08-11 郑州云海信息技术有限公司 一种减小高速信号串扰的布线方法
CN107944112A (zh) * 2017-11-16 2018-04-20 郑州云海信息技术有限公司 一种快速评估系统高速链路风险点的方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102797A (zh) * 2014-08-08 2014-10-15 浪潮电子信息产业股份有限公司 一种降低差分串扰的pcb走线设计方法
CN104102787A (zh) * 2014-07-23 2014-10-15 浪潮电子信息产业股份有限公司 一种减少Dual Stripline走线串扰影响的设计方法
CN104182576A (zh) * 2014-08-20 2014-12-03 浪潮电子信息产业股份有限公司 一种减少高速差分对之间串扰影响的设计方法
CN104899363A (zh) * 2015-05-27 2015-09-09 浪潮电子信息产业股份有限公司 一种提高信号完整性的pin field出线设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102787A (zh) * 2014-07-23 2014-10-15 浪潮电子信息产业股份有限公司 一种减少Dual Stripline走线串扰影响的设计方法
CN104102797A (zh) * 2014-08-08 2014-10-15 浪潮电子信息产业股份有限公司 一种降低差分串扰的pcb走线设计方法
CN104182576A (zh) * 2014-08-20 2014-12-03 浪潮电子信息产业股份有限公司 一种减少高速差分对之间串扰影响的设计方法
CN104899363A (zh) * 2015-05-27 2015-09-09 浪潮电子信息产业股份有限公司 一种提高信号完整性的pin field出线设计方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106777669A (zh) * 2016-12-13 2017-05-31 郑州云海信息技术有限公司 一种线路部署方法及装置
CN106777669B (zh) * 2016-12-13 2020-07-21 苏州浪潮智能科技有限公司 一种线路部署方法及装置
CN107041073A (zh) * 2017-05-27 2017-08-11 郑州云海信息技术有限公司 一种减小高速信号串扰的布线方法
CN107944112A (zh) * 2017-11-16 2018-04-20 郑州云海信息技术有限公司 一种快速评估系统高速链路风险点的方法及系统

Similar Documents

Publication Publication Date Title
CN107357376A (zh) 一种硬盘背板、制作及其实现方法
CN105357866A (zh) 一种减少高速信号串扰的布线方法
CN102509964B (zh) 一种六类网络信息接口电路结构
CN105511574A (zh) 一种基于龙芯处理器的vpx主板
CN104102797A (zh) 一种降低差分串扰的pcb走线设计方法
CN206559720U (zh) 一种优化过孔信号质量的pcb结构
CN104899363A (zh) 一种提高信号完整性的pin field出线设计方法
WO2018218907A1 (zh) 一种优化pcie连接器区域信号质量的设计方法
CN102509972B (zh) 一种超六类网络信息接口电路结构
CN105117548A (zh) 一种适用于dual stripline设计的差分走线方法
CN202120214U (zh) 一种实现远程控制的kvm
CN201867719U (zh) 嵌入式计算机集中通信控制装置
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN104102606A (zh) 一种pci-express信号长距离传输的方法
CN105517327A (zh) 一种用盲埋孔工艺实现过孔阻抗匹配的方法
CN108366486B (zh) 一种减小clk高速信号串扰的布局和布线方法
CN205178164U (zh) 一种线端连接器
CN103730779B (zh) 一种配线架超六类网络信息接口电路改进结构
CN204406395U (zh) 一种cpci架构的高速通讯互联系统
CN105335587A (zh) 一种抑制信号串扰噪声的芯片Pinout设计方法
CN102509965B (zh) 一种5e类网络信息接口电路结构
CN209281382U (zh) 多扩展槽的扩展复用pcie总线控制系统
CN206271975U (zh) 高可靠性的HD Mini SAS 连接器
CN107632955B (zh) 多接口工业控板
CN204761835U (zh) 一种单板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160224

RJ01 Rejection of invention patent application after publication