CN107565278A - 一种高速连接器引脚信号串扰处理方法及装置 - Google Patents

一种高速连接器引脚信号串扰处理方法及装置 Download PDF

Info

Publication number
CN107565278A
CN107565278A CN201710742926.1A CN201710742926A CN107565278A CN 107565278 A CN107565278 A CN 107565278A CN 201710742926 A CN201710742926 A CN 201710742926A CN 107565278 A CN107565278 A CN 107565278A
Authority
CN
China
Prior art keywords
signal
high speed
speed connector
area
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710742926.1A
Other languages
English (en)
Inventor
孟瑶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710742926.1A priority Critical patent/CN107565278A/zh
Publication of CN107565278A publication Critical patent/CN107565278A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明公开了一种高速连接器引脚信号串扰处理方法,该方法包括以下步骤:根据检测到的高速连接器上的引脚信号,确定高速连接器上当前存在的信号差分对;针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。应用本发明实施例所提供的技术方案,通过确定高速连接器上信号差分对对应的信号区域,并在信号区域的边缘位置添加GND短接孔,可以减小高速连接器引脚信号之间的串扰,提高高速连接器的引脚信号质量。本发明还公开了一种高速连接器引脚信号串扰处理装置,具有相应技术效果。

Description

一种高速连接器引脚信号串扰处理方法及装置
技术领域
本发明涉及电子信息技术领域,特别是涉及一种高速连接器引脚信号串扰处理方法及装置。
背景技术
随着电子信息技术的快速发展,人们对电子通信类产品的质量及体积要求越来越高,因此,研发出高可靠性、小体积的电子产品已成为大势所趋。要设计高可靠性、小体积的电子产品,需要在设计的各个关口寻找突破,其中,减小整机设计体系中的印刷电路板的体积就是重要的一环。但是,对于层数少、尺寸小的印刷电路板来说,在高速连接器与印刷电路板互联时,高速连接器各引脚信号之间的布线间距必然变小,从而高速连接器各引脚信号之间的串扰必然加重,高速连接器引脚信号质量降低。
串扰是信号完整性问题之一,它是指有害信号从一个传输线传递到相邻传输线。在同一印刷电路板中,任何一对传输线之间都存在串扰,通常把噪声源所在的传输线称为攻击传输线或侵害传输线,把受到攻击传输线攻击后,有噪声形成的传输线称为受害传输线。如图1所示,侵害传输线A、B,受害传输线C、D。C21A是TX信号差分对A加载于RX信号差分对C上的近端串扰;C21D是TX信号差分对A加载于RX信号差分对D上的近端串扰;C21C是TX信号差分对B加载于RX信号差分对C上的近端串扰;C21B是TX信号差分对B加载于RX信号差分对D上的近端串扰。其中,TX信号为发送数据信号,RX信号为接收数据信号。如图2所示,为高速连接器引脚信号串扰未经处理的侵害传输线对受害传输线的串扰示意图,从图2中可以看出,当前高速连接器引脚信号的频率(freq)为6.017GHZ,TX信号差分对A加载于RX信号差分对D上的近端串扰C21D的大小为-41.247db。
综上所述,如何有效地解决高速连接器引脚信号之间串扰问题,是目前本领域技术人员急需解决的技术问题。
发明内容
为解决上述技术问题,本发明提供如下技术方案:
一种高速连接器引脚信号串扰处理方法,包括:
根据检测到的高速连接器上的引脚信号,确定所述高速连接器上当前存在的信号差分对;
针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。
在本发明的一种具体实施方式中,不同信号差分对对应的信号区域不同。
在本发明的一种具体实施方式中,针对每个信号差分对,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
在本发明的一种具体实施方式中,在所述在该信号区域的边缘位置添加GND短接孔之后,还包括:
判断该信号差分对与其他信号差分对是否达到隔离状态;
如果否,则重复执行所述在该信号区域的边缘位置添加GND短接孔的步骤。
在本发明的一种具体实施方式中,所述在该信号区域的边缘位置添加GND短接孔,包括:
确定该信号差分对对应的引脚信号在该信号区域中的布线方式;
根据所述布线方式,在该信号区域的边缘位置添加GND短接孔。
一种高速连接器引脚信号串扰处理装置,包括:
差分对确定模块,用于根据检测到的高速连接器上的引脚信号,确定所述高速连接器上当前存在的信号差分对;
区域确定模块,用于针对每个信号差分对,确定该信号差分对对应的信号区域;
短接孔添加模块,用于在该信号区域的边缘位置添加GND短接孔。
在本发明的一种具体实施方式中,不同信号差分对对应的信号区域不同。
在本发明的一种具体实施方式中,针对每个信号差分对,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
在本发明的一种具体实施方式中,还包括隔离状态判断模块,用于:
在所述在该信号区域的边缘位置添加GND短接孔之后,判断该信号差分对与其他信号差分对是否达到隔离状态,如果否,则触发所述短接孔添加模块。
在本发明的一种具体实施方式中,短接孔添加模块,包括:
布线方式确定子模块,用于确定该信号差分对对应的引脚信号在该信号区域中的布线方式;
短接孔添加子模块,用于根据所述布线方式,在该信号区域的边缘位置添加GND短接孔。
应用本发明实施例所提供的技术方案,根据检测到的高速连接器上的引脚信号,确定高速连接器上当前存在的信号差分对,针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。通过确定高速连接器上信号差分对对应的信号区域,并在信号区域的边缘位置添加GND短接孔,可以减小高速连接器引脚信号之间的串扰,提高高速连接器的引脚信号质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种高速连接器引脚信号之间的串扰分析示意图;
图2为高速连接器引脚信号串扰未经处理的侵害传输线对受害传输线的串扰示意图;
图3为本发明实施例中一种高速连接器引脚信号串扰处理方法的实施流程图;
图4为本发明实施例中一种对高速连接器上信号差分对的区域隔离划分示意图;
图5为本发明实施例中一种在信号区域的边缘位置添加GND短接孔后的效果示意图;
图6为本发明实施例中对高速连接器引脚信号串扰处理后的侵害传输线对受害传输线串扰的示意图;
图7为本发明实施例中一种高速连接器引脚信号串扰处理装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图3,为本发明实施例中一种高速连接器引脚信号串扰处理方法的实施流程图,该方法可以包括以下步骤:
S301:根据检测到的高速连接器上的引脚信号,确定高速连接器上当前存在的信号差分对。
在高速连接器与印刷电路板互联时,可以检测高速连接器上存在的引脚信号,从而确定高速连接器上当前存在的信号差分对。由于印刷电路板的大小有限,高速连接器上存在的各信号差分对之间的间隔可能会比较小,因此各信号差分对之间会存在信号串扰。
S302:针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。
在确定高速连接器上当前存在的信号差分对后,可以对当前存在的信号差分对进行区域划分。针对每个信号差分对,确定区域划分后该信号差分对对应的信号区域,并在该信号区域的边缘位置添加GND短接孔,以减小高速连接器引脚信号串扰,为整个系统提供更大的裕量,减小系统误判的风险。
在本发明的一种具体实施方式中,不同信号差分对对应的信号区域不同。
如图4所述,高速连接器上当前存在8个信号差分对,为减小TX与RX信号彼此之间的串扰,现对TX与RX、RX与RX、TX与TX进行信号区域隔离,即通过隔离线1、2、3、4将各信号差分对对应的信号区域隔离,隔离出8个彼此独立的区域,使得不同信号差分对对应的信号区域不同。
在本发明的一种具体实施方式中,针对每个信号差分对,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
针对每个信号差分对,在该信号差分对对应的信号区域的边缘位置添加GND短接孔时,为满足GND短接孔的可制造性条件,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
PCB板厂的制造能力范围为:信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离不小于8mil,1mm=39.37mil。预设阈值可以设置为PCB板厂的制造能力范围内的任意值。
在本发明的一种具体实施方式中,在该信号区域的边缘位置添加GND短接孔,可以包括以下步骤:
步骤一:确定该信号差分对对应的引脚信号在该信号区域中的布线方式;
步骤二:根据布线方式,在该信号区域的边缘位置添加GND短接孔。
为方便描述,将上述两个步骤结合起来进行说明。
在针对每个信号差分对,确定出该信号差分对对应的信号区域后,可以确定该信号差分对对应的引脚信号在该信号区域中的布线方式,根据布线方式,在该信号区域的边缘位置添加GND短接孔,以在添加GND短接孔时绕开布线,更好的使该信号差分对对应的引脚信号与其他信号差分对对应的引脚信号分隔开。如图5所示,为本发明实施例中一种在信号区域的边缘位置添加GND短接孔后的效果示意图。从图中可以看出,小圆是GND短接孔,基本已将高速连接器上的所有差分对独立隔离起来。
如图6所示,为本发明实施例中对高速连接器引脚信号串扰处理后的侵害传输线对受害传输线串扰的示意图。从图6中可以看出,当前高速连接器引脚信号的频率(freq)同样为6.017GHZ,TX信号差分对A加载于RX信号差分对D上的近端串扰C21D的大小为-51.409db。与图2未使用本发明实施例所提供的方案对高速连接器引脚信号串扰处理相比,侵害传输线对受害传输线的串扰有大约10db的下降。
应用本发明实施例所提供的方法,根据检测到的高速连接器上的引脚信号,确定高速连接器上当前存在的信号差分对,针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。通过确定高速连接器上信号差分对对应的信号区域,并在信号区域的边缘位置添加GND短接孔,可以减小高速连接器引脚信号之间的串扰,提高高速连接器的引脚信号质量。
在本发明的一种具体实施方式中,在步骤S302之后,该方法还可以包括以下步骤:
判断该信号差分对与其他信号差分对是否达到隔离状态,如果否,则重复执行在该信号区域的边缘位置添加GND短接孔的步骤。
针对每个信号差分对,在其对应的信号区域的边缘位置添加了一部分GND短接孔后,可以判断该信号差分对与其他信号差分对是否达到隔离状态,如果未达到隔离状态则重复执行在该信号区域的边缘位置添加GND短接孔的步骤,直至该信号差分对与其他信号差分对达到隔离状态为止,以使高速连接器信号之间的串扰得到有效的处理,提高高速连接器的信号质量。
相应于上面的方法实施例,本发明实施例还提供了一种高速连接器引脚信号串扰处理装置,下文描述的一种高速连接器引脚信号串扰处理装置与上文描述的一种高速连接器引脚信号串扰处理方法可相互对应参照。
参见图7,该装置包括以下模块:
差分对确定模块701,用于根据检测到的高速连接器上的引脚信号,确定所述高速连接器上当前存在的信号差分对;
区域确定模块702,用于针对每个信号差分对,确定该信号差分对对应的信号区域;
短接孔添加模块703,用于在该信号区域的边缘位置添加GND短接孔。
应用本发明实施例所提供的装置,根据检测到的高速连接器上的引脚信号,确定高速连接器上当前存在的信号差分对,针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。通过确定高速连接器上信号差分对对应的信号区域,并在信号区域的边缘位置添加GND短接孔,可以减小高速连接器引脚信号之间的串扰,提高高速连接器的引脚信号质量。
在本发明的一种具体实施方式中,不同信号差分对对应的信号区域不同。
在本发明的一种具体实施方式中,针对每个信号差分对,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
在本发明的一种具体实施方式中,还包括隔离状态判断模块,用于:
在所述在该信号区域的边缘位置添加GND短接孔之后,判断该信号差分对与其他信号差分对是否达到隔离状态,如果否,则触发所述短接孔添加模块703。
在本发明的一种具体实施方式中,短接孔添加模块703,包括:
布线方式确定子模块,用于确定该信号差分对对应的引脚信号在该信号区域中的布线方式;
短接孔添加子模块,用于根据所述布线方式,在该信号区域的边缘位置添加GND短接孔。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种高速连接器引脚信号串扰处理方法,其特征在于,包括:
根据检测到的高速连接器上的引脚信号,确定所述高速连接器上当前存在的信号差分对;
针对每个信号差分对,确定该信号差分对对应的信号区域,在该信号区域的边缘位置添加GND短接孔。
2.根据权利要求1所述的方法,其特征在于,不同信号差分对对应的信号区域不同。
3.根据权利要求1所述的方法,其特征在于,针对每个信号差分对,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
4.根据权利要求1所述的方法,其特征在于,在所述在该信号区域的边缘位置添加GND短接孔之后,还包括:
判断该信号差分对与其他信号差分对是否达到隔离状态;
如果否,则重复执行所述在该信号区域的边缘位置添加GND短接孔的步骤。
5.根据权利要求1至4之中任一项所述的方法,其特征在于,所述在该信号区域的边缘位置添加GND短接孔,包括:
确定该信号差分对对应的引脚信号在该信号区域中的布线方式;
根据所述布线方式,在该信号区域的边缘位置添加GND短接孔。
6.一种高速连接器引脚信号串扰处理装置,其特征在于,包括:
差分对确定模块,用于根据检测到的高速连接器上的引脚信号,确定所述高速连接器上当前存在的信号差分对;
区域确定模块,用于针对每个信号差分对,确定该信号差分对对应的信号区域;
短接孔添加模块,用于在该信号区域的边缘位置添加GND短接孔。
7.根据权利要求6所述的装置,其特征在于,不同信号差分对对应的信号区域不同。
8.根据权利要求6所述的装置,其特征在于,针对每个信号差分对,该信号差分对对应的信号区域的边缘位置与该信号差分对对应的引脚的距离均大于或等于预设阈值。
9.根据权利要求6所述的装置,其特征在于,还包括隔离状态判断模块,用于:
在所述在该信号区域的边缘位置添加GND短接孔之后,判断该信号差分对与其他信号差分对是否达到隔离状态,如果否,则触发所述短接孔添加模块。
10.根据权利要求6至9之中任一项所述的装置,其特征在于,短接孔添加模块,包括:
布线方式确定子模块,用于确定该信号差分对对应的引脚信号在该信号区域中的布线方式;
短接孔添加子模块,用于根据所述布线方式,在该信号区域的边缘位置添加GND短接孔。
CN201710742926.1A 2017-08-25 2017-08-25 一种高速连接器引脚信号串扰处理方法及装置 Pending CN107565278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710742926.1A CN107565278A (zh) 2017-08-25 2017-08-25 一种高速连接器引脚信号串扰处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710742926.1A CN107565278A (zh) 2017-08-25 2017-08-25 一种高速连接器引脚信号串扰处理方法及装置

Publications (1)

Publication Number Publication Date
CN107565278A true CN107565278A (zh) 2018-01-09

Family

ID=60977123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710742926.1A Pending CN107565278A (zh) 2017-08-25 2017-08-25 一种高速连接器引脚信号串扰处理方法及装置

Country Status (1)

Country Link
CN (1) CN107565278A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114252703A (zh) * 2021-11-19 2022-03-29 苏州浪潮智能科技有限公司 移除治具板上传输线远端串扰影响的方法、装置、系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636881A (zh) * 2007-03-20 2010-01-27 泰科电子公司 具有消除串扰特性的电连接器
CN103428990A (zh) * 2009-03-25 2013-12-04 莫列斯公司 高数据率连接器系统
CN104093265A (zh) * 2014-07-24 2014-10-08 浪潮电子信息产业股份有限公司 一种减少Connector引脚相互串扰的设计方法
CN104349578A (zh) * 2013-08-09 2015-02-11 福州高意通讯有限公司 一种多路传输的高频电路板
CN104899363A (zh) * 2015-05-27 2015-09-09 浪潮电子信息产业股份有限公司 一种提高信号完整性的pin field出线设计方法
CN107041073A (zh) * 2017-05-27 2017-08-11 郑州云海信息技术有限公司 一种减小高速信号串扰的布线方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636881A (zh) * 2007-03-20 2010-01-27 泰科电子公司 具有消除串扰特性的电连接器
CN103428990A (zh) * 2009-03-25 2013-12-04 莫列斯公司 高数据率连接器系统
CN104349578A (zh) * 2013-08-09 2015-02-11 福州高意通讯有限公司 一种多路传输的高频电路板
CN104093265A (zh) * 2014-07-24 2014-10-08 浪潮电子信息产业股份有限公司 一种减少Connector引脚相互串扰的设计方法
CN104899363A (zh) * 2015-05-27 2015-09-09 浪潮电子信息产业股份有限公司 一种提高信号完整性的pin field出线设计方法
CN107041073A (zh) * 2017-05-27 2017-08-11 郑州云海信息技术有限公司 一种减小高速信号串扰的布线方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114252703A (zh) * 2021-11-19 2022-03-29 苏州浪潮智能科技有限公司 移除治具板上传输线远端串扰影响的方法、装置、系统
CN114252703B (zh) * 2021-11-19 2024-01-12 苏州浪潮智能科技有限公司 移除治具板上传输线远端串扰影响的方法、装置、系统

Similar Documents

Publication Publication Date Title
US9940425B2 (en) Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing
US7239526B1 (en) Printed circuit board and method of reducing crosstalk in a printed circuit board
CN105319787B (zh) 液晶显示模组
US20180294885A1 (en) Optical module
US6234807B1 (en) Circuit board connector edge with straddle pattern tab design for impedance-controlled connections
WO2016109915A1 (en) Enhanced echo cancellation in full-duplex communication
Ye Intentional and un-intentional far end crosstalk cancellation in high speed differential link
CN100574553C (zh) 印刷电路板
CN103294423A (zh) 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN107565278A (zh) 一种高速连接器引脚信号串扰处理方法及装置
CN101389183A (zh) 一种差分信号线的贯孔区域设计系统及方法
CN208241977U (zh) 一种pcb板
US20190208601A1 (en) Optical module
CN101137271B (zh) 印刷电路板
Enriquez et al. Additional coupling for far end crosstalk cancellation in high speed interconnects
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
CN110162819A (zh) 一种基于改进型系统法的电磁兼容分析方法
Choi et al. Eye-diagram estimation and analysis of High-Bandwidth Memory (HBM) interposer channel with crosstalk reduction schemes on 2.5 D and 3D IC
US7017001B2 (en) Compact PCI backplane and method of data transfer across the compact PCI backplane
US8407644B2 (en) Reducing crosstalk in the design of module nets
CN106793457A (zh) 一种连接装置及其制作方法
CN101808479B (zh) 减少信号布线设备中的层数的方法
CN210641126U (zh) 一种pcb板
CN207305041U (zh) 一种印刷电路板
Chew et al. Enhanced Reversible USB Connector (eUSB-R) for ESD/EOS Components Removal in USB4/USB3 High Speed Interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180109

RJ01 Rejection of invention patent application after publication