CN110536541A - 一种减小stub影响的PCB结构及设计方法 - Google Patents

一种减小stub影响的PCB结构及设计方法 Download PDF

Info

Publication number
CN110536541A
CN110536541A CN201910784114.2A CN201910784114A CN110536541A CN 110536541 A CN110536541 A CN 110536541A CN 201910784114 A CN201910784114 A CN 201910784114A CN 110536541 A CN110536541 A CN 110536541A
Authority
CN
China
Prior art keywords
signal
stub
analysis device
logic analysis
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910784114.2A
Other languages
English (en)
Inventor
张霞
吕平
刘勤让
沈剑良
陈艇
李沛杰
虎艳宾
刘冬培
张文建
赵博
张波
赵玉林
王永胜
王锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL DIGITAL SWITCH SYSTEM ENGINEERING TECHNOLOGY RESEARCH CENTER
Tianjin Binhai New Area Information Technology Innovation Center
Original Assignee
NATIONAL DIGITAL SWITCH SYSTEM ENGINEERING TECHNOLOGY RESEARCH CENTER
Tianjin Binhai New Area Information Technology Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL DIGITAL SWITCH SYSTEM ENGINEERING TECHNOLOGY RESEARCH CENTER, Tianjin Binhai New Area Information Technology Innovation Center filed Critical NATIONAL DIGITAL SWITCH SYSTEM ENGINEERING TECHNOLOGY RESEARCH CENTER
Priority to CN201910784114.2A priority Critical patent/CN110536541A/zh
Publication of CN110536541A publication Critical patent/CN110536541A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种减小stub影响的PCB设计方法，该设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚焊盘中的盘中孔连通高速数字信号链路。相应的提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。

Description

一种减小stub影响的PCB结构及设计方法
技术领域
本发明涉及PCB制造领域，尤其是一种减小stub影响的PCB结构及设计方法。
背景技术
PCB板广泛应用于数字信号处器、超大规模FPGA、PowerPC平台的无线基站主板等主板产品中。高速PCB板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量。
发明内容
当高速数字信号链路中存在逻辑分析器件时，若利用现有方法设计PCB，通常需要在逻辑分析器件的引脚与相应的扇出过孔间设置一段信号线，当实际应用中不连接逻辑分析仪时，这段信号线即变为stub。
针对这一问题，本发明实施例一个方面提出一种减小stub影响的PCB设计方法，设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚的焊盘连通高速数字信号链路。其中，将逻辑分析器件引脚与扇出过孔之间的信号线作为高速数字信号通路中的一部分，以连通高速数字信号链路。逻辑分析器件引脚的焊盘处设有盘中孔。
本发明实施例另一方面提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。
与现有技术相比，本发明的有益效果在于，PCB走线合理。当信号传输链路中存在逻辑分析器件，但实际应用中不连接逻辑分析仪时，逻辑分析器件的引脚与相应的扇出过孔间设置的信号线不再为stub，保证了信号的完整性。
附图说明
图1是原PCB结构设计示意图；
图2是原PCB结构平面示意图；
图3是现PCB结构设计示意图；
图4是现PCB结构平面示意图；
图5是原PCB设计S参数仿真曲线——插损；
图6是原PCB设计S参数仿真曲线——回损；
图7是现PCB设计S参数仿真曲线——插损；
图8是现PCB设计S参数仿真曲线——回损。
附图标记说明：
逻辑分析器件-U1，光模块-U2，FPGA-U3，U2信号线-1，过孔-2，2mm走线-3，焊盘-4，过孔背钻孔-5，U3信号线-6，盘中孔-7，盘中孔背钻孔-8。
具体实施方式
设计高速数字信号电路板时，必需要考虑stub线对信号完整性的影响，否则当电路信号的频率增加到一定高度后，stub会引起阻抗跌落，导致出现阻抗不连续，产生的信号反射会对周围的其他信号造成干扰，严重时将影响到线路系统的正常工作。
当高速器件可以放在PCB的同一表面时，若从表层打孔到内层走线，可以将信号线布设在远离PCB表面高速器件的层，这样过孔中的stub较短，可以减小stub对信号完整性的影响，有利于提高信号传输质量。此外还可以通过背钻孔的方式减小过孔中stub的长度，以减小stub对信号完整性的影响。
当高速数字信号链路中存在中间器件，例如逻辑分析器件时，若利用现有方法设计PCB，通常需要在逻辑分析器件的引脚与相应的扇出过孔间设置一段信号线，当实际应用中不连接逻辑分析仪时，这段信号线即变为stub，由于信号线位于过孔的外部，因此不能通过背钻孔的方式减小stub。例如，如图1、2所示，高速信号电路板上设有光模块U2、FPGA U3和逻辑分析器件U1。光模块U2和FPGA U3之间构成高速信号传输通路(信号速率为10.3125Gbps)，逻辑分析芯片U1用于检测信号链路上的光信号。现有技术中常见的布线方式为U2信号线1和U3信号线6通过过孔2相连，同时采用背钻孔的方式减小stub的影响。逻辑分析器件U1对应的焊盘4与过孔2之间通过一段信号线相连，本实施例中信号线为2mm走线3。当实际应用中不需要连接逻辑分析器件U1采样高速信号时，这段信号线即变为stub。
针对这种情况，本发明实施例提出一种PCB设计方法，包括第一差分信号线焊盘，过孔，第二差分信号线焊盘，第三差分信号线焊盘，其中位于高速信号链路中间器件对应的差分信号焊盘处还设有盘中孔。以上述电路板为例，第一差分信号线焊盘为光模块U2对应的pad，第二差分信号线焊盘对应FPGA U3的pad，第三差分信号线焊盘为逻辑分析器件U1的pad，逻辑分析芯片U1的pad处设有盘中孔7。
如图3、4所示，采用这种PCB结构进行布线时，U3信号线6不再与过孔2相连，而是连接在逻辑分析器件U1对应的盘中孔7上，此时无论逻辑分析器件U1是否在位，2mm走线3均不再是stub，高速信号的传输路径均为U2信号线1-2mm走线3-盘中孔7-U3信号线6。
根据设计需要，当光模块U2和逻辑分析器件U1之间需要内部走线时，高速信号的传输路径为U2信号线1-过孔2-2mm走线3-盘中孔7-U3信号线6。
进行上述设计时，可以通过过孔背钻孔5减小过孔2stub的影响，通过盘中孔背钻孔8减小盘中孔7stub的影响。或者采用其他常规手段减小过孔2、盘中孔7stub的影响。
以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明创造的保护范围之内。

Claims (7)

1.一种减小stub影响的PCB设计方法，设计方法用于减小由逻辑分析器件造成的stub，其特征在于，利用逻辑分析器件引脚的焊盘连通高速数字信号链路。
2.如权利要求1所述一种减小stub影响的PCB设计方法，其特征在于，将逻辑分析器件引脚与扇出过孔之间的信号线作为信号通路中的一部分，通过信号线和焊盘连通高速数字信号链路。
3.如权利要求1所述一种减小stub影响的PCB设计方法，其特征在于，逻辑分析器件引脚的焊盘处设有盘中孔，利用盘中孔连通高速数字信号链路。
4.一种减小stub影响的PCB结构，其特征在于，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。
5.如权利要求4所述一种减小stub影响的PCB结构，其特征在于，逻辑分析器件引脚的焊盘处设有盘中孔，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与盘中孔相连。
6.如权利要求5所述一种减小stub影响的PCB结构，其特征在于，所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。
7.如权利要求6所述一种减小stub影响的PCB结构，其特征在于，过孔处设有过孔背钻孔；盘中孔处设有盘中孔背钻孔。
CN201910784114.2A 2019-08-23 2019-08-23 一种减小stub影响的PCB结构及设计方法 Pending CN110536541A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910784114.2A CN110536541A (zh) 2019-08-23 2019-08-23 一种减小stub影响的PCB结构及设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910784114.2A CN110536541A (zh) 2019-08-23 2019-08-23 一种减小stub影响的PCB结构及设计方法

Publications (1)

Publication Number Publication Date
CN110536541A true CN110536541A (zh) 2019-12-03

Family

ID=68664083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910784114.2A Pending CN110536541A (zh) 2019-08-23 2019-08-23 一种减小stub影响的PCB结构及设计方法

Country Status (1)

Country Link
CN (1) CN110536541A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110996508A (zh) * 2019-12-26 2020-04-10 新华三技术有限公司合肥分公司 电路板及其制作方法和电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438491A (en) * 1980-10-14 1984-03-20 Constant James N Computer having plural IC chips with each chip including a transceiver
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
US20060118332A1 (en) * 2004-12-02 2006-06-08 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
CN101877935A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 主板布局布线方法及利用该方法布局布线的主板
CN102065630A (zh) * 2009-11-13 2011-05-18 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
US20120229997A1 (en) * 2011-03-07 2012-09-13 Hon Hai Precision Industry Co., Ltd. Printed circuit board
CN102686007A (zh) * 2011-03-07 2012-09-19 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
CN203015284U (zh) * 2012-12-21 2013-06-19 广州兴森快捷电路科技有限公司 高速pcb差分过孔结构
CN203120293U (zh) * 2013-02-27 2013-08-07 思澜科技（成都）有限公司 电阻抗断层成像串行数据采集系统多选1开关电路pcb
US20140075749A1 (en) * 2010-09-30 2014-03-20 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
CN105765544A (zh) * 2013-12-26 2016-07-13 英特尔公司 多芯片封装链路
CN109788628A (zh) * 2019-01-08 2019-05-21 北大方正集团有限公司 测试用电路板
CN211240246U (zh) * 2019-08-23 2020-08-11 天津市滨海新区信息技术创新中心 一种减小stub影响的PCB结构

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438491A (en) * 1980-10-14 1984-03-20 Constant James N Computer having plural IC chips with each chip including a transceiver
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
US20060118332A1 (en) * 2004-12-02 2006-06-08 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
CN101877935A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 主板布局布线方法及利用该方法布局布线的主板
CN102065630A (zh) * 2009-11-13 2011-05-18 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
US20140075749A1 (en) * 2010-09-30 2014-03-20 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
CN102686007A (zh) * 2011-03-07 2012-09-19 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
US20120229997A1 (en) * 2011-03-07 2012-09-13 Hon Hai Precision Industry Co., Ltd. Printed circuit board
CN203015284U (zh) * 2012-12-21 2013-06-19 广州兴森快捷电路科技有限公司 高速pcb差分过孔结构
CN203120293U (zh) * 2013-02-27 2013-08-07 思澜科技（成都）有限公司 电阻抗断层成像串行数据采集系统多选1开关电路pcb
CN105765544A (zh) * 2013-12-26 2016-07-13 英特尔公司 多芯片封装链路
US20180300275A1 (en) * 2013-12-26 2018-10-18 Intel Corporation Multichip package link
CN109788628A (zh) * 2019-01-08 2019-05-21 北大方正集团有限公司 测试用电路板
CN211240246U (zh) * 2019-08-23 2020-08-11 天津市滨海新区信息技术创新中心 一种减小stub影响的PCB结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110996508A (zh) * 2019-12-26 2020-04-10 新华三技术有限公司合肥分公司 电路板及其制作方法和电子设备

Similar Documents

Publication Publication Date Title
KR101212042B1 (ko) 전자 회로 시험 장치
CN100574552C (zh) 印刷电路板
CN100412559C (zh) 芯片测试方法及相关装置
CN101196557A (zh) 一种现场可编程门阵列测试的方法、装置和系统
CN101680914A (zh) 使用有源探针集成电路的电子电路的测试
CN101174907B (zh) 一种射频单板的测试装置
CN108153630A (zh) 一种信号测试装置
CN107703375A (zh) 移动终端天线测试系统和方法
CN105445509B (zh) 一种应用于多颗射频芯片并行测试的悬臂式探针系统
CN108255652B (zh) 一种信号测试装置
CN110536541A (zh) 一种减小stub影响的PCB结构及设计方法
CN108089955A (zh) 一种基于OCuLink接口的PCIE信号测试治具及测试方法
CN211240246U (zh) 一种减小stub影响的PCB结构
CN108051654B (zh) 一种采用斜边渐变结构的磁场探头
US7107380B1 (en) Configuration for dockable portable computers using a single ethernet physical layer chip and transformer
CN113125855B (zh) 一种印制板差分信号线阻抗测量方法
US6822498B1 (en) Clock distribution system for automatic test equipment
US5936946A (en) Measuring device for the interface of a transmission path with full-duplex transmission in the common carrier duplex process
US9261534B2 (en) Shield pin arrangement
CN203311623U (zh) 一种双通道读取gps信息的自动测录仪
KR102638924B1 (ko) 반도체 디바이스 테스트 장치
CN114975347A (zh) 适用于s参数测试的封装结构及其加工设计方法
CN217278542U (zh) 一种应用于芯片测试抗干扰能力强的垂直式探针卡
CN202494512U (zh) 一种可拆卸的振动测试装置
CN210488534U (zh) 一种用于pcie子卡的调试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination