CN114975347A - 适用于s参数测试的封装结构及其加工设计方法 - Google Patents

适用于s参数测试的封装结构及其加工设计方法 Download PDF

Info

Publication number
CN114975347A
CN114975347A CN202210670942.5A CN202210670942A CN114975347A CN 114975347 A CN114975347 A CN 114975347A CN 202210670942 A CN202210670942 A CN 202210670942A CN 114975347 A CN114975347 A CN 114975347A
Authority
CN
China
Prior art keywords
substrate
packaging
package
plastic
packaging substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210670942.5A
Other languages
English (en)
Inventor
李祝安
王剑峰
周立彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei High Tech Electronic Co ltd
Original Assignee
Wuxi Zhongwei High Tech Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei High Tech Electronic Co ltd filed Critical Wuxi Zhongwei High Tech Electronic Co ltd
Priority to CN202210670942.5A priority Critical patent/CN114975347A/zh
Publication of CN114975347A publication Critical patent/CN114975347A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及集成电路封装测试技术领域，具体公开了一种适用于S参数测试的封装结构，其中，包括：塑封料层，设置在所述塑封料层内的封装基板，且所述封装基板的上表面与所述塑封料层的上表面齐平，所述塑封料层能够包封所述封装基板的侧面；设置在所述封装基板上的再布线层，所述再布线层能够将所述封装基板上的焊盘引出；设置在所述塑封料层和所述封装基板上的光刻胶层。本发明还公开了一种适用于S参数测试的封装结构的加工设计方法。本发明提供的适用于S参数测试的封装结构能够满足在封装基板上直接进行S参数测试。

Description

适用于S参数测试的封装结构及其加工设计方法
技术领域
本发明涉及集成电路封装测试技术领域，尤其涉及一种适用于S参数测试的封装结构及适用于S参数测试的封装结构的加工设计方法。
背景技术
随着近年来微电子技术的飞速发展，信号速率在不断地加快，信号完整性要求也随之提高。针对以往的低速信号，由于PCB板上的传输线长度远远大于封装基板上的传输线长度，反射、损耗、串扰等影响传输线性能的大部分因素存在于PCB板上，封装基板上引起的影响可忽略不计。然而对于高速信号，封装基板上传输线的反射、损耗、串扰等问题会凸显出来，对整个通道的传输线性能也会造成不可忽视的影响，因此封装基板上的S参数测试也成为目前业内重点关注的一项内容。
S参数即散射参数，作为描述线性无源传输通道的频域特性，通过S参数可以反映信号完整性关注的信号反射、串扰、损耗等大部分问题。一般使用矢网探针台来测试S参数，通过测量输入功率和输出功率的比值来反应DUT对不同输入信号的响应。
对封装基板进行S参数测试，不仅可以确保封装的高可靠性，排除封装引入的寄生，更好的分析芯片性能，而且在系统级测试中，可以与PCB板实测模型联合考虑，确保系统正常工作。
但是当前的封装基板无法直接实现S参数的测试。因此如何能够满足在封装基板上直接进行S参数测试成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种适用于S参数测试的封装结构及适用于S参数测试的封装结构的加工设计方法，解决相关技术中存在的无法直接在封装基板上进行S参数测试的问题。
作为本发明的第一个方面，提供一种适用于S参数测试的封装结构，其中，包括：
塑封料层，
设置在所述塑封料层内的封装基板，且所述封装基板的上表面与所述塑封料层的上表面齐平，所述塑封料层能够包封所述封装基板的侧面；
设置在所述封装基板上的再布线层，所述再布线层能够将所述封装基板上的焊盘引出；
设置在所述塑封料层和所述封装基板上的光刻胶层。
进一步地，所述封装基板上被引出的焊盘的节距满足预设距离要求。
进一步地，所述预设距离为0.1mm。
进一步地，当所述封装基板上的信号为单端信号时，所述封装基板上被引出的焊盘的排列为GSG排列方式。
进一步地，当所述封装基板上的信号为差分信号时，所述封装基板上被引出的焊盘的排列为GSSG排列方式。
作为本发明的另一个方面，提供一种前文所述的适用于S参数测试的封装结构的加工设计方法，其中，所述加工设计方法包括：
信号网络焊盘再设计；
基板临时键合；
基板晶圆级塑封；
再布线加工。
进一步地，所述信号网络焊盘再设计，包括：
根据封装基板上的信号网络焊盘排列和节距以及S参数测试用探针排列和节距进行再设计，其中，所述焊盘再设计的特征包括键合指、倒装FC的bump焊盘和BGA焊盘。
进一步地，所述基板临时键合，包括：
将所述封装基板安装在临时键合膜上，其中，针对大尺寸以及多芯片的封装基板，以其中一个芯片的中心为基准对位点进行装片，并位于对位视窗可调范围内；针对小尺寸以及单芯片的基板，参考定位标识进行装片，并位于对位视窗内。
进一步地，所述基板晶圆级塑封，包括：
将所述封装基板进行整体塑封，并对于超过塑封厚度上限的封装基板进行减薄处理。
进一步地，所述再布线加工，包括：
在进行整体塑封后的所述封装基板上通过再布线加工工艺形成再布线层。
本发明提供的适用于S参数测试的封装结构，通过在封装基板上面再做一层布线，改变了封装基板上信号焊盘的排列和节距，满足了不同种类探针下的信号S参数测试，实现了封装基板的可测试性，且结构简单、加工方便、灵活性强。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的适用于S参数测试的封装结构的剖视图。
图2为本发明提供的单端信号引出端再设计的示意图。
图3为本发明提供的差分信号引出端再设计的示意图。
图4为本发明提供的适用于S参数测试的封装结构的加工设计方法流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种适用于S参数测试的封装结构，图1是根据本发明实施例提供的适用于S参数测试的封装结构的剖视图，如图1所示，包括：
塑封料层1，
设置在所述塑封料层1内的封装基板2，且所述封装基板2的上表面与所述塑封料层1的上表面齐平，所述塑封料层1能够包封所述封装基板2的侧面；
设置在所述封装基板2上的再布线层5，所述再布线层5能够将所述封装基板上的焊盘4引出；
设置在所述塑封料层1和所述封装基板2上的光刻胶层3。
在本发明实施例中，通过在封装基板上面再做一层布线，改变了封装基板上信号焊盘的排列和节距，满足了不同种类探针下的信号S参数测试，实现了封装基板的可测试性，且结构简单、加工方便、灵活性强。
在本发明实施例中，所述封装基板2上被引出的焊盘的节距满足预设距离要求。
优选地，所述预设距离为0.1mm。
在本发明实施例中，如图2所示，当所述封装基板上的信号为单端信号时，所述封装基板上被引出的焊盘的排列为GSG排列方式。如图3所示，当所述封装基板上的信号为差分信号时，所述封装基板上被引出的焊盘的排列为GSSG排列方式。
需要说明的是，封装基板2上焊盘的节距为0.4mm，再设计后新焊盘的节距为0.1mm。对于单端信号，新焊盘的排列为GSG；对于差分信号，新焊盘的排列为GSSG。但不局限于此种信号网络焊盘排列、节距和S参数测试用探针排列、节距。
作为本发明的另一实施例，提供一种前文所述的适用于S参数测试的封装结构的加工设计方法，其中，如图4所示，所述加工设计方法包括：
信号网络焊盘再设计；
基板临时键合；
基板晶圆级塑封；
再布线加工。
在本发明实施例中，所述信号网络焊盘再设计，包括：
根据封装基板上的信号网络焊盘排列和节距以及S参数测试用探针排列和节距进行再设计，其中，所述焊盘再设计的特征包括键合指、倒装FC的bump焊盘和BGA焊盘。
应当理解的是，在信号网络焊盘再设计时，根据基板上信号网络焊盘排列、节距和S参数测试用探针排列、节距进行再设计。设计时需要考虑再布线设计的阻抗匹配及损耗对S参数测试结果信号网络产生的影响。
在本发明实施例中，所述基板临时键合，包括：
将所述封装基板安装在临时键合膜上，其中，针对大尺寸以及多芯片的封装基板，以其中一个芯片的中心为基准对位点进行装片，并位于对位视窗可调范围内；针对小尺寸以及单芯片的基板，参考定位标识进行装片，并位于对位视窗内。
应当理解的是，在将基板装在临时键合膜上时，针对大尺寸、多芯片的基板，以其中一个芯片的中心为基准对位点装片，并位于对位视窗可调的范围内；针对小尺寸、单芯片的基板，直接参考定位标识进行装片，并位于对位视窗即可。
在本发明实施例中，所述基板晶圆级塑封，包括：
将所述封装基板进行整体塑封，并对于超过塑封厚度上限的封装基板进行减薄处理。
应当理解的是，在将基板采用晶圆级塑封的方式进行整体塑封时，塑封厚度根据基板厚度来确定，对于超过塑封厚度极限的基板，需要提前进行减薄操作。减薄的基板时需考虑减薄是否会破坏需测试的信号网络。
在本发明实施例中，所述再布线加工，包括：
在进行整体塑封后的所述封装基板上通过再布线加工工艺形成再布线层。
应当理解的是，在再布线加工时，通过涂胶、曝光、显影、电镀等工序形成设计图案，形成有一定厚度的再布线层。
综上，本发明实施例提供的适用于S参数测试的封装结构及其制作方法，在封装基板上进行信号S参数测试，与传统在PCB板上进行信号S参数测试相比，省去了电缆、转接头等设备的复杂连接及其对测试结果的影响，结构更简单、精度更高以及灵活性更强；另外，在封装基板上再做一层布线结构，改变了封装基板上信号焊盘的排列和节距，满足了不同种类探针下的信号S参数测试，实现了封装基板的可测试性。由于封装基板材料的热膨胀系数与塑封料相匹配，与现有直接将芯片进行塑封的方案相比，能够很好地抑制塑封后圆片的翘曲问题，同时将封装基板临时键合对位窗口中，可有效追踪后续再布线加工工艺的准确性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种适用于S参数测试的封装结构，其特征在于，包括：
塑封料层，
设置在所述塑封料层内的封装基板，且所述封装基板的上表面与所述塑封料层的上表面齐平，所述塑封料层能够包封所述封装基板的侧面；
设置在所述封装基板上的再布线层，所述再布线层能够将所述封装基板上的焊盘引出；
设置在所述塑封料层和所述封装基板上的光刻胶层。
2.根据权利要求1所述的封装结构，其特征在于，所述封装基板上被引出的焊盘的节距满足预设距离要求。
3.根据权利要求2所述的封装结构，其特征在于，所述预设距离为0.1mm。
4.根据权利要求1所述的封装结构，其特征在于，当所述封装基板上的信号为单端信号时，所述封装基板上被引出的焊盘的排列为GSG排列方式。
5.根据权利要求1所述的封装结构，其特征在于，当所述封装基板上的信号为差分信号时，所述封装基板上被引出的焊盘的排列为GSSG排列方式。
6.一种权利要求1至5中任意一项所述的适用于S参数测试的封装结构的加工设计方法，其特征在于，所述加工设计方法包括：
信号网络焊盘再设计；
基板临时键合；
基板晶圆级塑封；
再布线加工。
7.根据权利要求6所述的加工设计方法，其特征在于，所述信号网络焊盘再设计，包括：
根据封装基板上的信号网络焊盘排列和节距以及S参数测试用探针排列和节距进行再设计，其中，所述焊盘再设计的特征包括键合指、倒装FC的bump焊盘和BGA焊盘。
8.根据权利要求6所述的加工设计方法，其特征在于，所述基板临时键合，包括：
将所述封装基板安装在临时键合膜上，其中，针对大尺寸以及多芯片的封装基板，以其中一个芯片的中心为基准对位点进行装片，并位于对位视窗可调范围内；针对小尺寸以及单芯片的基板，参考定位标识进行装片，并位于对位视窗内。
9.根据权利要求6所述的加工设计方法，其特征在于，所述基板晶圆级塑封，包括：
将所述封装基板进行整体塑封，并对于超过塑封厚度上限的封装基板进行减薄处理。
10.根据权利要求9所述的加工设计方法，其特征在于，所述再布线加工，包括：
在进行整体塑封后的所述封装基板上通过再布线加工工艺形成再布线层。
CN202210670942.5A 2022-06-15 2022-06-15 适用于s参数测试的封装结构及其加工设计方法 Pending CN114975347A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210670942.5A CN114975347A (zh) 2022-06-15 2022-06-15 适用于s参数测试的封装结构及其加工设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210670942.5A CN114975347A (zh) 2022-06-15 2022-06-15 适用于s参数测试的封装结构及其加工设计方法

Publications (1)

Publication Number Publication Date
CN114975347A true CN114975347A (zh) 2022-08-30

Family

ID=82962203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210670942.5A Pending CN114975347A (zh) 2022-06-15 2022-06-15 适用于s参数测试的封装结构及其加工设计方法

Country Status (1)

Country Link
CN (1) CN114975347A (zh)

Similar Documents

Publication Publication Date Title
US7476555B2 (en) Method of chip manufacturing
US7199593B2 (en) Apparatus and methods for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6194739B1 (en) Inline ground-signal-ground (GSG) RF tester
US7913202B2 (en) Wafer level I/O test, repair and/or customization enabled by I/O layer
TWI600099B (zh) 平面延伸電導體超越基材邊緣的方法和設備
JPS6376278A (ja) 接続装置
US20130330846A1 (en) Test vehicles for encapsulated semiconductor device packages
CN103926521A (zh) 可测试性设计微探针
Carlton et al. Accurate measurement of high-speed package and interconnect parasitics
US20080231302A1 (en) Wafer translator having metallization pattern providing high density interdigitated contact pads for component
CN109786265B (zh) 一种封装器件、制备方法及信号测量的方法
CN217691160U (zh) 适用于s参数测试的封装结构
CN114975347A (zh) 适用于s参数测试的封装结构及其加工设计方法
Caggiano et al. RF electrical measurements of fine pitch BGA packages
US5903164A (en) Active wafer level contacting system
US7348597B1 (en) Apparatus for performing high frequency electronic package testing
US6809524B1 (en) Testing of conducting paths using a high speed I/O test package
US20030234660A1 (en) Direct landing technology for wafer probe
Lomax et al. Area I/O flip-chip packaging to minimize interconnect length
JP2568495B2 (ja) 半導体装置
Banker Designing ASICs for use with multichip modules
JP2816695B2 (ja) 固定プローブボード
Engl Package Characterization Techniques and Evaluation of a Plastic Package for mm-Wave Applications
Banerjee et al. Wafer level interconnects for 3D packaging
Martens et al. Electronic Packaging and High Frequencies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination