CN108153630A - 一种信号测试装置 - Google Patents

一种信号测试装置 Download PDF

Info

Publication number
CN108153630A
CN108153630A CN201711391053.0A CN201711391053A CN108153630A CN 108153630 A CN108153630 A CN 108153630A CN 201711391053 A CN201711391053 A CN 201711391053A CN 108153630 A CN108153630 A CN 108153630A
Authority
CN
China
Prior art keywords
signal
test
test fixture
connector
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711391053.0A
Other languages
English (en)
Inventor
管乐
陈进
赵振伟
李东新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Information Industry Co Ltd
Original Assignee
Dawning Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Information Industry Co Ltd filed Critical Dawning Information Industry Co Ltd
Priority to CN201711391053.0A priority Critical patent/CN108153630A/zh
Publication of CN108153630A publication Critical patent/CN108153630A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种信号测试装置，该信号测试装置包括：主板、测试夹具、示波器，测试夹具和主板连接，测试夹具还和示波器连接；其中，测试夹具包括：夹层卡连接器、PCIE插槽，主板上的中央处理器和夹层卡连接器连接，夹层卡连接器和PCIE插槽连接，PCIE插槽和示波器连接。本发明通过夹层卡连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够将夹层卡连接器这种非标准的连接器信号转换为PCIE插槽这种标准连接器的信号，进而能够进行夹层卡连接器的非标准PCIE接口信号的多种测试。

Description

一种信号测试装置
技术领域
本发明涉及计算机领域，具体来说，涉及一种信号测试装置。
背景技术
Mezzanine Card(或夹层卡，或简称为MEZZ卡)是一个应用范围、适应环境范围和市场领域范围都很广的PCIE(Peripheral Component Interconnect express，外部设备高速互连标准，其是一种高速串行计算机扩展总线标准)卡，该夹层卡通常用作网络交换卡。此外，OCP(Open Compute Project，开放计算项目)连接器是夹层卡的一个重要的组成部分，它连接由CPU提供的PCIE高速信号引脚和夹层卡的I/O接口。另外，根据夹层卡设计标准OCP夹层卡2.0设计规范的规定内容，整个OCP卡由子板模块(主板和Mezzanine卡互联的连接器)、载卡(或称中间层模块)两部分构成，其中，子板模块和载卡之间由连接器连接，子板模块上连接器使用公座，载卡上连接器使用母座。同时，载卡的连接器的引脚与具有可配置IO资源的芯片(例如，CPU)引脚通过PCB设计连接在一起，子板模块上连接器引脚与IO接口也是通过PCB设计连接起来。此外，子板PCB上可以设计不同的IO接口实现不同的功能，这样，同一个载卡可以通过子板的设计实现不同的扩展功能，使芯片的应用更加灵活。
此外，由于PCIE设备具有高速信号速率高(目前可到8Gb/s)，带宽足(8条链路总带宽为8GB/s)的优点，其被广泛用于高速信号链路设计，因此PCIE高速总线也被用于夹层卡的设计，而连接夹层卡的载卡和子板连接器由于密度大，探棒点测比较困难，精准度无法保证，给一致性测试带来极大的困难，难以保证高速信号的完整性。
此外，目前PCIE通用接口信号完整性发送端和接收端的一致性测试，一般通过PCI-SIG协会提供的标准PCIE测试夹具。同时，发送端测试的测试方法为：发送端测试时通过CLB(Compliance Load Board，一致性载入板)测试夹具引出差分对REFCLK(参考时钟)和差分对DATA，然后用示波器采集REFCLK和DATA信号波形，利用PCI-SIG公司提供的软体SIGTEST分析波形，利用内嵌的SPEC眼图模板分析被采集信号的眼高和眼宽，进一步对比分析信号质量是否符合协会的标准。另外，接收端测试的测试方法为：接收端测试要求进行误码率测试，其测试原理为通过信号发生器产生PRBS(伪随机比特序列)码型，通过CLB测试夹具到CPU的接收端，CPU通过内部的loopback(回环模式)将接受到的码型通过发送端回环到CLB，然后通过连接器到信号发生器的接收端，信号发生器通过对比发送端和接收端的码型，可以侦测出码型是否有变化，从而计算出误码率。但是，当前PCIE信号互联接口的连接器较多，对于非标准的接口没有统一的测试夹具。
针对相关技术中的问题，目前尚未提出有效的解决方案。
发明内容
针对相关技术中的问题，本发明提出一种信号测试装置。
本发明解决其技术问题所采用的技术方案是：构造一种信号测试装置，该信号测试装置包括：主板、测试夹具、示波器，测试夹具和主板连接，测试夹具还和示波器连接；其中，测试夹具包括：夹层卡连接器、PCIE插槽，主板上的中央处理器和夹层卡连接器连接，夹层卡连接器和PCIE插槽连接，PCIE插槽和示波器连接。
根据本发明的一个实施例，测试夹具具有相对设置的第一表面和第二表面，其中，夹层卡连接器设置在第一表面上，PCIE插槽设置在第二表面上。
根据本发明的一个实施例，测试夹具上设有多个定位孔。
根据本发明的一个实施例，信号测试装置还包括：测试板，PCIE插槽和测试板连接，测试板和示波器连接。
本发明的有益技术效果在于：
本发明通过夹层卡连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够将OCP夹层卡连接器这种非标准的连接器信号转换为PCIE插槽这种标准连接器的信号，进而能够进行夹层卡连接器的非标准PCIE接口信号的多种测试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的信号测试装置的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明的实施例，提供了一种信号测试装置。
如图1所示，根据本发明实施例的信号测试装置包括：主板、测试夹具、示波器，测试夹具和主板连接，测试夹具还和示波器连接；其中，测试夹具包括：夹层卡连接器、PCIE插槽，主板上的中央处理器和夹层卡连接器连接，夹层卡连接器和PCIE插槽连接，PCIE插槽和示波器连接。
在该实施例中，本发明基于CPU与夹层卡之间PCIE信号的完整性的验证和测试，在现有协会标准测试方法的基础上，该测试装置还支持现有协会标准的测试方法。该信号测试装置是首先制作的夹层卡的标准尺寸的载卡，将夹层卡连接器(或载卡上的连接器)和PCIE插槽互联，从而实现协会测试方法的覆盖，其中，该PCIE插槽为标准的PCIE插槽，例如，该PCIE插槽为x8插槽或x16插槽等。
此外，通过该夹具的研制，成功将非标准夹层卡连接器转换为PCIE插槽这种标准连接器的连接器，从而OCP接口均可以进行一致性测试，该测试具体有以下几种测试：PCIE通用接口信号完整性的发送端一致性测试；PCIE通用接口信号完整性的接收端误码率测试；接入增加的PCIE信号的测试实际卡的识别、连通性以及实际工况下CPU接收端信号Margin(边缘)测试。
借助于本发明的上述技术方案，通过夹层卡连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够将夹层卡连接器这种非标准的连接器信号转换为PCIE插槽这种标准连接器的信号，进而能够进行夹层卡连接器的非标准PCIE接口信号的多种测试。
根据本发明的一个实施例，测试夹具具有相对设置的第一表面和第二表面，其中，夹层卡连接器设置在第一表面上，PCIE插槽设置在第二表面上。
根据本发明的一个实施例，测试夹具上设有多个定位孔，该定位孔的数量和位置均可根据实际需求进行设置。
根据本发明的一个实施例，信号测试装置还包括：测试板，PCIE插槽和测试板连接，测试板和示波器连接，其中，该测试板可为CLB板，从而通过该CLB测试板连接测试夹具和示波器，从而进行测试。
根据本发明的实施例，还提供了一种将夹层卡连接器这种非标准连接器转换为PCIE插槽这种标准连接器的测试方法：在PCIE设备的一致性测试中所用到的测试夹具包括现有的标准测试测试夹具和本发明所公开的信号测试装置中的测试夹具，其中，该标准测试测试夹具上仅设有x8或x16等标准插槽。此外，本发明所公开的信号测试装置中的测试夹具要求夹层卡连接器和PCIE插槽链接紧密，从而能够尽可能缩短PCB线长，同时，PCIE插槽与示波器之间通过SMP接头或SMA接头紧密链接。
在测试设备可直接与现有的标准测试测试夹具直接连接的情况下，通过现有的标准测试测试夹具进行测试，然而在测试设备不能与现有的标准测试测试夹具直接连接的情况下，通过本发明所公开的信号测试装置中的测试夹具进行测试，具体地：该测试治具将夹层卡连接器与主板待测连接器接口连接，该夹层卡连接器的另一端与PCIE插槽连接，从而能将REFCLK和DATA这两组差分对信号引入示波器，并可以通过可配置逻辑模块的切换开关进行速率以及切换，并将其发送端的波形保存并用SIGTEST软件进行分析，得到信号质量的判断。
此外，该信号测试装置装置还按照仿真要求连接器的转换尽可能减少对测试链路的影响，机构方面严格按照夹层卡的标准卡尺寸进行打板，此外，还在测试夹具上打造多个定位孔(如4个定位孔)固定测试夹具。同时，此测试夹具依照从以下几个方面优化：
PCB板材：选取IT-170GRA1作为板卡材料，减小信号衰减；
走线长度：8对DATA差分对等长，控制时延；
走线宽度：阻抗突变控制，减小反射；叠层设计：采用8层板设计，8对差分线DATA参考GND，85欧姆阻抗；
夹具验证：采用辅料进行高速线DATA的阻抗，衰减以及各高速差分对之间的串扰验证，保证满足设计要求；
应用验证：保证插入标准x8PCIE插槽可以识别，并进行Margin测试及系统压力测试。
综上所述，借助于本发明的上述技术方案，通过夹层卡连接器和PCIE插槽连接，从而通过上面这种设计后的测试夹具，能够将夹层卡连接器这种非标准的连接器信号转换为PCIE插槽这种标准连接器的信号，进而能够进行夹层卡连接器的非标准PCIE接口信号的多种测试。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种信号测试装置，其特征在于，包括：主板、测试夹具、示波器，所述测试夹具和所述主板连接，所述测试夹具还和所述示波器连接；
其中，所述测试夹具包括：夹层卡连接器、PCIE插槽，所述主板上的中央处理器和所述夹层卡连接器连接，所述夹层卡连接器和所述PCIE插槽连接，所述PCIE插槽和所述示波器连接。
2.根据权利要求1所述的信号测试装置，其特征在于，所述测试夹具具有相对设置的第一表面和第二表面，其中，所述夹层卡连接器设置在所述第一表面上，所述PCIE插槽设置在所述第二表面上。
3.根据权利要求1所述的信号测试装置，其特征在于，所述测试夹具上设有多个定位孔。
4.根据权利要求1所述的信号测试装置，其特征在于，所述信号测试装置还包括：测试板，所述PCIE插槽和所述测试板连接，所述测试板和所述示波器连接。
CN201711391053.0A 2017-12-21 2017-12-21 一种信号测试装置 Pending CN108153630A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711391053.0A CN108153630A (zh) 2017-12-21 2017-12-21 一种信号测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711391053.0A CN108153630A (zh) 2017-12-21 2017-12-21 一种信号测试装置

Publications (1)

Publication Number Publication Date
CN108153630A true CN108153630A (zh) 2018-06-12

Family

ID=62464852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711391053.0A Pending CN108153630A (zh) 2017-12-21 2017-12-21 一种信号测试装置

Country Status (1)

Country Link
CN (1) CN108153630A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656760A (zh) * 2018-12-03 2019-04-19 郑州云海信息技术有限公司 一种中间层板卡转接与测试方法和装置
CN109828872A (zh) * 2018-12-28 2019-05-31 曙光信息产业(北京)有限公司 信号测试装置及方法
CN110515788A (zh) * 2019-09-29 2019-11-29 浪潮商用机器有限公司 一种数据接口的测试装置
CN111812373A (zh) * 2020-06-28 2020-10-23 浪潮电子信息产业股份有限公司 一种PCIe主板信号自动测试装置
CN112162187A (zh) * 2020-09-11 2021-01-01 浪潮电子信息产业股份有限公司 一种信号测试系统
CN112601235A (zh) * 2020-11-20 2021-04-02 浪潮电子信息产业股份有限公司 一种wlan接口的测试系统及测试方法
CN112731020A (zh) * 2020-12-21 2021-04-30 南昌华勤电子科技有限公司 转接电路、信号测试系统和方法
CN114137332A (zh) * 2021-10-26 2022-03-04 中科可控信息产业有限公司 信号测试装置、方法、计算机设备和存储介质
CN114546062A (zh) * 2022-02-18 2022-05-27 苏州浪潮智能科技有限公司 一种板卡槽接元件安装控制方法、装置及存储介质
CN114637637A (zh) * 2022-03-25 2022-06-17 苏州浪潮智能科技有限公司 一种高效的pcie发送端眼图测试装置及控制方法
CN115834369A (zh) * 2022-11-11 2023-03-21 苏州浪潮智能科技有限公司 一种服务器网络配置方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203930811U (zh) * 2014-07-09 2014-11-05 浪潮电子信息产业股份有限公司 一种支持ncsi的io板卡
CN205376969U (zh) * 2015-12-18 2016-07-06 山东海量信息技术研究院 一种Mezz卡
CN107145416A (zh) * 2017-05-05 2017-09-08 郑州云海信息技术有限公司 一种支持ocp接口的pcie信号测试方法及测试治具系统
US20170262396A1 (en) * 2016-03-14 2017-09-14 Dell Products L.P. Open Compute Project Network Card Converted to PCIe Riser
CN206773693U (zh) * 2017-06-09 2017-12-19 郑州云海信息技术有限公司 一种符合OCP Mezzanine card标准的PCIe Riser卡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203930811U (zh) * 2014-07-09 2014-11-05 浪潮电子信息产业股份有限公司 一种支持ncsi的io板卡
CN205376969U (zh) * 2015-12-18 2016-07-06 山东海量信息技术研究院 一种Mezz卡
US20170262396A1 (en) * 2016-03-14 2017-09-14 Dell Products L.P. Open Compute Project Network Card Converted to PCIe Riser
CN107145416A (zh) * 2017-05-05 2017-09-08 郑州云海信息技术有限公司 一种支持ocp接口的pcie信号测试方法及测试治具系统
CN206773693U (zh) * 2017-06-09 2017-12-19 郑州云海信息技术有限公司 一种符合OCP Mezzanine card标准的PCIe Riser卡

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656760A (zh) * 2018-12-03 2019-04-19 郑州云海信息技术有限公司 一种中间层板卡转接与测试方法和装置
CN109828872A (zh) * 2018-12-28 2019-05-31 曙光信息产业(北京)有限公司 信号测试装置及方法
CN110515788B (zh) * 2019-09-29 2023-12-29 浪潮商用机器有限公司 一种数据接口的测试装置
CN110515788A (zh) * 2019-09-29 2019-11-29 浪潮商用机器有限公司 一种数据接口的测试装置
CN111812373A (zh) * 2020-06-28 2020-10-23 浪潮电子信息产业股份有限公司 一种PCIe主板信号自动测试装置
CN112162187A (zh) * 2020-09-11 2021-01-01 浪潮电子信息产业股份有限公司 一种信号测试系统
CN112601235A (zh) * 2020-11-20 2021-04-02 浪潮电子信息产业股份有限公司 一种wlan接口的测试系统及测试方法
CN112731020A (zh) * 2020-12-21 2021-04-30 南昌华勤电子科技有限公司 转接电路、信号测试系统和方法
CN114137332A (zh) * 2021-10-26 2022-03-04 中科可控信息产业有限公司 信号测试装置、方法、计算机设备和存储介质
CN114546062A (zh) * 2022-02-18 2022-05-27 苏州浪潮智能科技有限公司 一种板卡槽接元件安装控制方法、装置及存储介质
CN114546062B (zh) * 2022-02-18 2023-07-14 苏州浪潮智能科技有限公司 一种板卡槽接元件安装控制方法、装置及存储介质
CN114637637A (zh) * 2022-03-25 2022-06-17 苏州浪潮智能科技有限公司 一种高效的pcie发送端眼图测试装置及控制方法
CN114637637B (zh) * 2022-03-25 2024-06-28 苏州浪潮智能科技有限公司 一种高效的pcie发送端眼图测试装置及控制方法
CN115834369A (zh) * 2022-11-11 2023-03-21 苏州浪潮智能科技有限公司 一种服务器网络配置方法及系统
CN115834369B (zh) * 2022-11-11 2024-10-18 苏州浪潮智能科技有限公司 一种服务器网络配置方法及系统

Similar Documents

Publication Publication Date Title
CN108153630A (zh) 一种信号测试装置
CN101458289A (zh) 主机板线路检测装置
US7523007B2 (en) Calibration device
CN108255652B (zh) 一种信号测试装置
US6294908B1 (en) Top and bottom access functional test fixture
CN101634962A (zh) Pci接口测试卡
TW200623298A (en) Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment
CN100517257C (zh) 高速外围部件互连总线接口测试装置
CN101553741A (zh) 用于自动半导体晶片测试的半自动多路转接系统
CN109828872A (zh) 信号测试装置及方法
CN102735945A (zh) 信号测试装置
CN117491738B (zh) 芯片插座安装接触电阻测试装置及方法
CN116775389A (zh) 测试装置、信号眼图校准系统及方法
CN206523565U (zh) Usb通道损耗测试治具
CN115291075B (zh) 一种高速信号质量的测试方法和测试装置
CN201141902Y (zh) 电子元件的检测系统
CN101398465B (zh) 电子元件的检测系统及其方法
CN100401084C (zh) 一种插卡测试装置
CN101752013B (zh) 测试装置
CN104280639B (zh) 一种高速视频总线连接器的测试装置及测试方法
US20090140746A1 (en) Testing circuit board
CN201122174Y (zh) 测试电路板架构
CN102565664B (zh) 一种测试覆盖率的评估方法
CN107860949A (zh) 一种便捷的PXIe模块调试工装
CN114706718A (zh) 一种PCIe信号完整性验证方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180612