CN115455897B - 一种评估高速差分信号对pn线传输时延的方法及系统 - Google Patents

一种评估高速差分信号对pn线传输时延的方法及系统 Download PDF

Info

Publication number
CN115455897B
CN115455897B CN202210932405.3A CN202210932405A CN115455897B CN 115455897 B CN115455897 B CN 115455897B CN 202210932405 A CN202210932405 A CN 202210932405A CN 115455897 B CN115455897 B CN 115455897B
Authority
CN
China
Prior art keywords
line
differential
transmission delay
parameter
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210932405.3A
Other languages
English (en)
Other versions
CN115455897A (zh
Inventor
武宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210932405.3A priority Critical patent/CN115455897B/zh
Publication of CN115455897A publication Critical patent/CN115455897A/zh
Application granted granted Critical
Publication of CN115455897B publication Critical patent/CN115455897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种评估高速差分信号对PN线传输时延的方法及系统，涉及信号传输的技术领域，包括：获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；根据所述插损参数计算差分模式中P线上的第一参数文档和N线上的第二参数文档；根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延；计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。本申请可评估差分信号对P和N线时延偏差随频率的变化情况，从而可提前进行产品的设计改善，以及后期主板差分对P和N线时延差测试判定，以此有效改善高速信号长距离传输质量，提高产品的设计品质。

Description

一种评估高速差分信号对PN线传输时延的方法及系统
技术领域
本申请涉及信号传输的技术领域，具体涉及一种评估高速差分信号对PN线传输时延的方法及系统。
背景技术
目前，服务器主板开发时，因为信号逐渐提升，为实现高速信号长距离传输的可行性，通常会采用更好的电性材料以及Cable(有线电视电缆)线来提升改善高速信号传输能耗，同时也会进行PCB板的走线进行优化，例如采用10度角布线，来改善差分对P和N线长距离传输时延偏差。然而，因为主板在设计时受到结构尺寸和器件摆放空间的限制，高速差分信号在实际布局走线时还是会存在局部走线以水平或者垂直进行布线。
基于现有的主板设计时，高速差分走线会存在水平或者垂直方式两种走线模式，同时，因叠层设计使用的是PP板材是以经纬向玻璃布编织设计。所以，高速差分线以水平或者垂直方式走线时，差分对中一根走线，P走线会集中在PP板材经纬向编织的玻璃布上布线，而另一根N走线会在玻璃经纬编织的空隙中编织，玻璃布和填充空隙部分的树脂的介电常数存在较大的偏差。因而，差分对P和N线上的信号传输速率将不同，高速信号在P和N线上传输时，会在接收端处存在时延偏差。当高速差分信号在对P和N线上传输时延差超过定义值，则会造成信号上升或者下降沿变缓，引起信号边沿抖动数值变大以及信号共模噪声增强等问题，不仅影响高速信号长距离传输质量，也因信号共模噪声变大带来主板系统电磁辐射影响加剧，降低主板产品的品质。现有技术中并不存在能够直接判断出高速差分信号对P和N线上的时延偏差值的方法，因此，亟需一种能够直接评估高速差分对PN线的传输时延随频率的变化方法。
发明内容
为了解决上述背景技术中提到的至少一个问题，本申请提供了一种评估高速差分信号对PN线传输时延的方法及系统，通过此方法可评估差分信号对P和N线时延偏差随频率的变化情况，从而可提前进行产品的设计改善，以及后期主板差分对P和N线时延差测试判定，以此有效改善高速信号长距离传输质量，提高产品的设计品质。
本申请实施例提供的具体技术方案如下：
第一方面，提供一种评估高速差分信号对PN线传输时延的方法，所述方法包括：
获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延；
计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差；
在一个具体的实施例中，在所述获取主板布线信息之前，还包括：
设置板卡叠层，根据所述板卡叠层定义目标阻抗值；
并根据所述目标阻抗值计算出对应的差分走线线宽；
根据所述差分走线线宽对主板进行布线，布线完成后，得到所述主板布线信息。
在一个具体的实施例中，所述根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数。
在一个具体的实施例中，根据所述第一参数文档和所述第二参数文档，计算得到P线上的第一传输时延和N线上的第二传输时延，通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
在一个具体的实施例中，所述方法还包括根据所述差分时延偏差进行差分对调整，具体包括：
判断所述差分时延偏差是否满足于预设范围值；
若所述差分时延偏差满足预设范围值，则不进行差分对调整；
若所述差分时延偏差超出预设范围值，则进行差分对调整。
在一个具体的实施例中，当所述差分时延偏差超出预设范围值，则进行差分对调整，具体包括：
调整当前差分对走线：用10度方式布线代替长距离水平或者垂直布线；
和/或优化差分对P和N走线等长处理：调整差分对内P和N走线互联长度偏差在预设范围内。
在一个具体的实施例中，所述将所述主板布线信息导入模拟软件，之后还包括：
在模拟软件中，对端口进行设置以及根据待测的频宽，设置对应的频率范围。
第二方面，提供一种评估高速差分信号影响PN线传输时延的系统，所述系统包括：
仿真模块，所述仿真模块用于获取主板布线信息，并将所述主板布线信息导入模拟软件，输出插损参数；
第一计算模块，所述第一计算模块用于根据所述插损参数计算差分模式中的第一参数文档和第二参数文档；
第二计算模块，所述第二计算模块用于根据所述第一参数文档和所述第二参数文档，计算得到第一传输时延和第二传输时延；
第三计算模块，所述第三计算模块用于计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
第三方面，提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
步骤A：获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
步骤B：根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
步骤C：根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延；
步骤D：计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
步骤A：获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
步骤B：根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
步骤C：根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延；
步骤D：计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
本申请实施例具有如下有益效果：
1.本申请实施例提供获取主板布线信息，将主板布线信息导入模拟软件进行模拟，通过模拟软件模拟分析得到插损参数，通过插损参数计算差分模式中的第一参数文档和第二参数文档，根据第一参数文档和第二参数文档计算得到第一传输时延和第二传输时延，通过第一传输时延和第二传输时延的差值得到差分时延偏差，根据计算得到的差分时延偏差，以进行差分对调整；通过采用此方法，可进一步评估差分对P和N线时延偏差随频率变化情况，从而可提前进行产品设计改善及后期主板差分对P和N线时延差测试判定，以此有效改善高速信号长距离传输质量，提高产品的设计品质。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出根据本申请中的高速差分走线在主板上产生玻纤效应问题示意图；
图2示出根据本申请中的高速差分走线P和N时延差带来共模噪声波形示意图；
图3示出根据本申请中的模拟差分走线P和N时延差下造成共模噪声增大幅度示意图；
图4示出根据本申请中的评估高速差分信号对PN线传输时延的方法的示意图；
图5示出根据本申请中的差分信号在各端口的传输方式的示意图；
图6示出根据本申请中的差分信号在P和N线上时延差传输方式的示意图；
图7示出根据本申请中的差分信号在P和N线时延差随频率变化的示意图；
图8示出根据本申请中的评估高速差分信号影响PN线传输时延的系统的示意图；
图9示出根据本申请中的计算机设备的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如背景技术中所述，如图1所示，高速差分走线在PCB Routing时产生玻纤效应问题示意图，其中差分对中一根走线，如P走线会集中在PP板材经纬向编制的玻璃布上布线，而另一根N走线会在玻璃经纬编织的空隙中编织。同时，因玻璃布和填充空隙部分的树脂的介电常数存在较大误差，因而，差分对P和N线上的信号传输速率将不同，从而，高速信号在P和N线上传输时，会在接收端处存在时延偏差。如图2和图3所示，其中图2为高速差分走线P和N时延差带来共模噪声波形示意图，图3是模拟分析差分走线P和N时延差下造成共模噪声增大幅度示意图。二者结合来看为理论分析和信号模拟分析两种方式得到的效果图，可以看出在差分在P和N线上的信号传输时延偏差，会造成高速信号差分上升时间偏缓，抖动变大，信号共模噪声增加，其系统电磁干扰辐射影响加重的问题发生。基于以上问题，本申请提出了一种评估高速差分信号对PN线传输时延的方法及系统，通过评估差分对P和N线时延偏差随频率变化情况，从而可提前进行产品设计改善及后期主板差分对P和N线时延差测试判定。
实施例一
一种评估高速差分信号对PN线传输时延的方法，如图4所示，所述方法包括：
步骤S1：获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数。
在获取主板布线信息，之前还包括设置板卡叠层，根据所述板卡叠层定义目标阻抗值；并根据所述目标阻抗值计算出对应的差分走线线宽；根据所述差分走线线宽对主板进行布线，布线完成后，得到所述主板布线信息。
具体的，在对差分信号链路进行模拟分析之前，需要先对板卡叠层进行设计，并以此定义出目标阻抗值对应差分走线线宽数值，根据此差分走线线宽进行PCB主板的布线，布线完成后，导入3D模拟软件中，具体的模拟软件为HFSS。在对差分信号链路进行模拟计算之前，对相关的链路进行Port端口设置以及分析频宽设置，具体的根据待测的频宽，设置对应的频率范围。其中，针对频率范围的分析，采用现有的PNA网分仪，其中PNA网分仪包括有多种型号的网分仪，包括N5221A、N5222A、N5224A、N5225A和N5227A型，其中N5221A型网分仪对应的频率范围为“10MHz～13.5GHz”，N5222A型网分仪对应的频率范围为“10MHz～26.5GHz”，N5224A型网分仪对应的频率范围为“10MHz～43.5GHz”，N5225A型网分仪对应的频率范围为“10MHz～50GHz”，N5227A型网分仪对应的频率范围为“10MHz～67GHz”。其中PNA网分仪最高频宽能够设置到67GHz；为了适用常规测试需求的配置，3D模拟分析的最高频宽设置在40～43GHz即可，因此本申请中的PNA网分仪的型号为“N5224A”，其频率范围为10MHz～43.5GHz。
根据图5和6中所示的链路传输方向，通过3D软件模拟出来其对应的信号传输方式，从而测试出差分信号在P和N线上传输各方向上的S参数文档，即插损参数，例如可以模拟“1to2”和“3to2”两个方向上的损耗参数文档。
步骤S2：根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档。
在一个具体的实施例中，所述根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数。
将步骤S1中经过模拟分析得到的损耗参数文档，分别得到S21、S23、S43和S41对应的参数，然后代入步骤S2中的公式中，计算得到混合传输模式下的P线上的S2d1和N线上的S4d1两个参数文档。
步骤S3：根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延。
在一个具体的实施例中，根据所述第一参数文档和所述第二参数文档，计算得到P线上的第一传输时延和N线上的第二传输时延，通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
将步骤S2中计算得到的S2d1和S4d1两个参数文档，分别代入上述S3中的公式，从而计算得到第一传输时延Δt1，第一传输时延为单端1到单端2的传输时延；第二传输时延Δt2，第二传输时延为单端3到单端4的传输时延。
在一个具体的实施例中，其中频率f的数值在前期分析模拟时，需要设置频宽数值在至少设置1.5倍的基频，当分析的频率为PCIE532Gbps速率信号时，此信号的基频率点是32Gbps/2＝16GHz频点，因此需要设置的频率为即1.5x16＝24GHz频值。
步骤S4：计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
具体的，第一传输时延和第二传输时延的差值即为P和N线的传输时延差，从而获取差分对P和N线上传输时延偏差随频率变化的情况。如图7所示，为根据步骤S1～步骤S4中内容，计算得到差分对P和N线时延差随频率变化的偏差值的示意图，从图中时延偏差的走势可以看出，在频率为0～30GHz范围内，随着频率的升高，时延偏差呈逐步下降的趋势。
在一个具体的实施例中，以分析当前评估信号速率的基频率点下的时延差是否能满足要求，假如我们分析PCIE532Gbps速率信号话，此信号的基频率点是32Gbps/2＝16GHz频点，因而，用公式分析时延偏差时，我们需关注16GHz频点的时延偏差值是否满足Spec数值要求，同时，在前期模拟分析时，要求模拟分析频宽数值至少设置1.5倍基频，即1.5x16＝24GHz频值，如果按上述最高频宽为40GHz设置也是可以的，只是3D模拟软件仿真解析用时会比较长，但解析频宽会比较大，用来分析更高速率的信号也是可以的。
还包括，步骤S5：根据所述差分时延偏差进行差分对调整。
具体包括判断所述差分时延偏差是否满足于预设范围值；若所述差分时延偏差满足预设范围值，则不进行差分对调整；若所述差分时延偏差超出预设范围值，则进行差分对调整。
当所述差分时延偏差超出预设范围值，则进行差分对调整，具体包括：调整当前差分对走线：用10度方式布线代替长距离水平或者垂直布线；进一步的优化差分对P和N走线等长处理：调整差分对内P和N走线互联长度偏差在预设范围内。
在一个具体的实施例中，首先进行预设范围值的设置，例如预设范围值是“2～3ps”，将计算得到的差分时延偏差值与预设范围值进行对比，例如计算得到的差分时延偏差值为“4ps”，此时差分时延偏差超出预设范围值，需要进行差分对调整，具体的将当前分对走线尽量用10度方式布线来代替长距离水平或垂直走线布线方式，以此消除玻纤效应带来的P和N之间时延偏差增大问题。进一步的，还可以优化下差分对P和N走线等长处理，利用3W2S绕线补偿原理，尽量是差分对内P和N走线端对端的通道互联长度偏差满足1mil范围之内。
通过以上步骤，可以获取差分对P和N线上传输时延偏差随频率的变化情况，并以此来评估其需求频率带范围内差分对P和N线上的传输时延差值是否能够满足预设范围值，并以此评估当前PCB板的布线质量是否能满足设计要求，同时也可以作为后期办卡生产打样测量时的应用，并以此评估板卡实际生产质量状况是否满足设计规范要求。
实施例二
对应上述实施例，本申请提供了一种评估高速差分信号影响PN线传输时延的系统，如图8所示，所述系统包括：
仿真模块，所述仿真模块用于获取主板布线信息，并将所述主板布线信息导入模拟软件，输出插损参数；
第一计算模块，所述第一计算模块用于根据所述插损参数计算差分模式中的第一参数文档和第二参数文档；
第二计算模块，所述第二计算模块用于根据所述第一参数文档和所述第二参数文档，计算得到第一传输时延和第二传输时延；
第三计算模块，所述第三计算模块用于计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
在一个具体的实施例中，仿真模块还包括在所述获取主板布线信息之前设置板卡叠层，根据所述板卡叠层定义目标阻抗值；并根据所述目标阻抗值计算出对应的差分走线线宽；根据所述差分走线线宽对主板进行布线，布线完成后，得到所述主板布线信息。
在一个具体的实施例中，第一计算模块具体包括根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数。
在一个具体的实施例中，第二计算模块包括所述第一参数文档和所述第二参数文档，计算得到P线上的第一传输时延和N线上的第二传输时延，通过以下公式计算：
通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
在一个具体的实施例中，还包括调整模块，所述调整模块用于根据所述差分时延偏差进行差分对调整。
在一个具体的实施例中，调整模块包括判断所述差分时延偏差是否满足于预设范围值；若所述差分时延偏差满足预设范围值，则不进行差分对调整；若所述差分时延偏差超出预设范围值，则进行差分对调整。当所述差分时延偏差超出预设范围值，则进行差分对调整，具体包括：调整当前差分对走线：用10度方式布线代替长距离水平或者垂直布线；优化差分对P和N走线等长处理：调整差分对内P和N走线互联长度偏差在预设范围内。
在一个具体的实施例中，仿真模块还包括将所述主板布线信息导入模拟软件，之后还包括：在模拟软件中，对端口进行设置以及根据待测的频宽，设置对应的频率范围。
实施例三
提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以下步骤：
步骤101：获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
步骤102：根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
步骤103：根据所述第一参数文档和所述第二参数文档，计算得到P线上的第一传输时延和N线上的第二传输时延；
步骤104：计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
在一个具体的实施例中，步骤101还包括在所述获取主板布线信息之前设置板卡叠层，根据所述板卡叠层定义目标阻抗值；并根据所述目标阻抗值计算出对应的差分走线线宽；根据所述差分走线线宽对主板进行布线，布线完成后，得到所述主板布线信息。
在一个具体的实施例中，步骤102还包括根据所述插损参数计算差分模式中的第一参数文档和第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数。
在一个具体的实施例中，步骤103包括所述第一参数文档和所述第二参数文档，计算得到第一传输时延和第二传输时延，通过以下公式计算：
通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
在一个具体的实施例中，还包括步骤105：根据所述差分时延偏差进行差分对调整。具体包括判断所述差分时延偏差是否满足于预设范围值；若所述差分时延偏差满足预设范围值，则不进行差分对调整；若所述差分时延偏差超出预设范围值，则进行差分对调整。当所述差分时延偏差超出预设范围值，则进行差分对调整，具体包括：调整当前差分对走线：用10度方式布线代替长距离水平或者垂直布线；优化差分对P和N走线等长处理：调整差分对内P和N走线互联长度偏差在预设范围内。
在一个具体的实施例中，步骤101还包括将所述主板布线信息导入模拟软件，之后还包括：在模拟软件中，对端口进行设置以及根据待测的频宽，设置对应的频率范围。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储模拟软件需要的主板布线数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种评估高速差分信号对PN线传输时延的方法。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
实施例四
在一个本实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
步骤101：获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
步骤102：根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
步骤103：根据所述第一参数文档和所述第二参数文档，计算得到P线上的第一传输时延和N线上的第二传输时延；
步骤104：计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差。
在一个具体的实施例中，步骤201还包括在所述获取主板布线信息之前设置板卡叠层，根据所述板卡叠层定义目标阻抗值；并根据所述目标阻抗值计算出对应的差分走线线宽；根据所述差分走线线宽对主板进行布线，布线完成后，得到所述主板布线信息。
在一个具体的实施例中，步骤202还包括根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数。
在一个具体的实施例中，步骤203包括所述第一参数文档和所述第二参数文档，计算得到P线上的第一传输时延和N线上的第二传输时延，通过以下公式计算：
通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
在一个具体的实施例中，还包括步骤205：根据所述差分时延偏差进行差分对调整。具体包括判断所述差分时延偏差是否满足于预设范围值；若所述差分时延偏差满足预设范围值，则不进行差分对调整；若所述差分时延偏差超出预设范围值，则进行差分对调整。当所述差分时延偏差超出预设范围值，则进行差分对调整，具体包括：调整当前差分对走线：用10度方式布线代替长距离水平或者垂直布线；优化差分对P和N走线等长处理：调整差分对内P和N走线互联长度偏差在预设范围内。
在一个具体的实施例中，步骤201还包括将所述主板布线信息导入模拟软件，之后还包括：在模拟软件中，对端口进行设置以及根据待测的频宽，设置对应的频率范围。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
尽管已描述了本申请实施例中的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例中范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (8)

1.一种评估高速差分信号对PN线传输时延的方法，其特征在于，所述方法包括：
获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延；
计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差；
其中，所述根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数；
其中，根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延，通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
2.根据权利要求1所述的评估高速差分信号对PN线传输时延的方法，其特征在于，在所述获取主板布线信息之前，还包括：
设置板卡叠层，根据所述板卡叠层定义目标阻抗值；
并根据所述目标阻抗值计算出对应的差分走线线宽；
根据所述差分走线线宽对主板进行布线，布线完成后，得到所述主板布线信息。
3.根据权利要求2所述的评估高速差分信号对PN线传输时延的方法，其特征在于，所述方法还包括根据所述差分时延偏差进行差分对调整，具体包括：
判断所述差分时延偏差是否满足于预设范围值；
若所述差分时延偏差满足预设范围值，则不进行差分对调整；
若所述差分时延偏差超出预设范围值，则进行差分对调整。
4.根据权利要求3所述的评估高速差分信号对PN线传输时延的方法，其特征在于，当所述差分时延偏差超出预设范围值，则进行差分对调整，具体包括：
调整当前差分对走线：用10度方式布线代替长距离水平或者垂直布线；
和/或优化差分对P和N走线等长处理：调整差分对内P和N走线互联长度偏差在预设范围内。
5.根据权利要求4所述的评估高速差分信号对PN线传输时延的方法，其特征在于，所述将所述主板布线信息导入模拟软件，之后还包括：
在模拟软件中，对端口进行设置以及根据待测的频宽，设置对应的频率范围。
6.一种评估高速差分信号对PN线传输时延的系统，其特征在于，所述系统包括：
仿真模块，所述仿真模块用于获取主板布线信息，并将所述主板布线信息导入模拟软件，分别输出P线和N线对应的方向上的插损参数；
第一计算模块，根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档；
第二计算模块，所述第二计算模块用于根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延；
第三计算模块，所述第三计算模块用于计算所述第一传输时延和所述第二传输时延的差值，得到差分时延偏差；
其中，所述根据所述插损参数计算差分模式中的P线上的第一参数文档和N线上的第二参数文档，通过以下公式计算：
其中，S2d1为第一参数文档；S4d1为第二参数文档；S21为P线单端输入1到P线单端输出2的参数；S23为N线单端输入3到P线单端输出2的参数；S43为N线单端输入3到N线单端输出4的参数；S41为P线单端输入1到N线单端输出4的参数；
其中，根据所述第一参数文档和所述第二参数文档，计算得到P线上第一传输时延和N线上的第二传输时延，通过以下公式计算：
其中，Δt1为第一传输时延；Δt2为第二传输时延；S2d1为第一参数文档；S4d1为第二参数文档；f为频率。
7.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1～5中任一项所述方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～5中任一项所述的方法的步骤。
CN202210932405.3A 2022-08-04 2022-08-04 一种评估高速差分信号对pn线传输时延的方法及系统 Active CN115455897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210932405.3A CN115455897B (zh) 2022-08-04 2022-08-04 一种评估高速差分信号对pn线传输时延的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210932405.3A CN115455897B (zh) 2022-08-04 2022-08-04 一种评估高速差分信号对pn线传输时延的方法及系统

Publications (2)

Publication Number Publication Date
CN115455897A CN115455897A (zh) 2022-12-09
CN115455897B true CN115455897B (zh) 2024-01-23

Family

ID=84296733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210932405.3A Active CN115455897B (zh) 2022-08-04 2022-08-04 一种评估高速差分信号对pn线传输时延的方法及系统

Country Status (1)

Country Link
CN (1) CN115455897B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115695104B (zh) * 2023-01-03 2023-07-21 成都登临科技有限公司 差分线补偿的方法、装置、电子设备及介质
CN117545191B (zh) * 2023-11-10 2024-05-24 东莞明瑾电子科技有限公司 一种pcb路由器的组装控制方法、装置、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636853A (zh) * 2020-12-25 2021-04-09 无锡市同步电子科技有限公司 一种通过差分信号模态转换分析高速通道的方法
CN112769507A (zh) * 2020-12-30 2021-05-07 苏州浪潮智能科技有限公司 一种高速信号链路传输质量评估方法及相关设备
CN114126236A (zh) * 2022-01-26 2022-03-01 苏州浪潮智能科技有限公司 一种差分传输线的走线设计方法及电路板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201300802A (zh) * 2011-06-28 2013-01-01 Hon Hai Prec Ind Co Ltd 印刷電路板之訊號群延遲分析系統及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636853A (zh) * 2020-12-25 2021-04-09 无锡市同步电子科技有限公司 一种通过差分信号模态转换分析高速通道的方法
CN112769507A (zh) * 2020-12-30 2021-05-07 苏州浪潮智能科技有限公司 一种高速信号链路传输质量评估方法及相关设备
CN114126236A (zh) * 2022-01-26 2022-03-01 苏州浪潮智能科技有限公司 一种差分传输线的走线设计方法及电路板

Also Published As

Publication number Publication date
CN115455897A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
CN115455897B (zh) 一种评估高速差分信号对pn线传输时延的方法及系统
US7949977B2 (en) Method and device for estimating simultaneous switching noise in semiconductor device, and storage medium
US10433422B2 (en) High-speed printed circuit board and differential wiring method thereof
DE102005061962A1 (de) VNA und Verfahren zum Adressieren von Übertragungsleitungseffekten in VNA-Messdaten
CN105930601B (zh) 一种基于查找表的ddr时序及延时偏斜仿真评估方法
KR100958902B1 (ko) 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체
CN110535539A (zh) 针对射频模块的功率补偿方法、装置、设备及介质
JPWO2001082145A1 (ja) クロストーク解析方法、それを用いた電子回路装置の設計乃至製造方法、及びそのための電子回路ライブラリの記録媒体
US8229724B2 (en) Signal transmission system evaluation apparatus and program, and signal transmission system design method
CN112784519A (zh) Pcb走线参数设定装置、方法及存储介质
TW201603512A (zh) 補償電路、資訊處理裝置、補償方法及電腦可讀取的記錄媒體
CN113869000A (zh) 一种基于阻抗的走线评估优化方法、装置、设备及介质
CN114253346B (zh) 时序信号发生器及其校准系统和方法
CN115496026A (zh) 差分对的等时控制方法、装置、设备及存储介质
US20090204363A1 (en) Method for calculating optimal length of trace between adjoining bends and computer accessible storage media
CN109885513B (zh) 一种存储系统的延迟控制方法
US11735921B2 (en) Method for flattening impedance of power delivery network by means of selecting decoupling capacitor
US10043756B2 (en) Local phase correction
CN114220380B (zh) 校准数字电路、源级驱动器和显示面板
CN103257309A (zh) ddr系列pcb板时序补偿方法、系统及终端
CN116341672A (zh) 量子比特频率调整方法、装置、电子设备及可读存储介质
US7290183B2 (en) Method of testing semiconductor apparatus
CN112069767B (zh) 一种传输线布线长度预估方法、装置、设备和介质
CN114528801A (zh) 一种单板pcb走线仿真设计方法及装置
Yan et al. S-parameter based multimode signaling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant