CN114528801A - 一种单板pcb走线仿真设计方法及装置 - Google Patents

一种单板pcb走线仿真设计方法及装置 Download PDF

Info

Publication number
CN114528801A
CN114528801A CN202210150250.8A CN202210150250A CN114528801A CN 114528801 A CN114528801 A CN 114528801A CN 202210150250 A CN202210150250 A CN 202210150250A CN 114528801 A CN114528801 A CN 114528801A
Authority
CN
China
Prior art keywords
line
routing
pcb
simulation
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210150250.8A
Other languages
English (en)
Inventor
李艳军
秦清松
赵帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210150250.8A priority Critical patent/CN114528801A/zh
Publication of CN114528801A publication Critical patent/CN114528801A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/06—Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
    • G06Q10/063—Operations research, analysis or management
    • G06Q10/0639—Performance analysis of employees; Performance analysis of enterprise or organisation operations
    • G06Q10/06393—Score-carding, benchmarking or key performance indicator [KPI] analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Human Resources & Organizations (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Economics (AREA)
  • Computer Hardware Design (AREA)
  • Strategic Management (AREA)
  • Development Economics (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Educational Administration (AREA)
  • Operations Research (AREA)
  • Tourism & Hospitality (AREA)
  • General Business, Economics & Management (AREA)
  • Quality & Reliability (AREA)
  • Marketing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Game Theory and Decision Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种单板PCB走线仿真设计方法及装置，其中方法包括：建立走线单元模型；根据预设步长对走线变量进行调节，以利用走线单元模型进行PCB走线的设置；利用设置的PCB走线运行仿真，并对PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。通过建立走线单元模型，并以预设步长对走线单元模型的变量进行调节完成对PCB走线设计，最后对PCB走线进行评价指标扫描和仿真，得到包含单板PCB走线的评价指标的仿真结果。通过仿真，可以直接查看阻抗，串扰，插损回损等指标，以及每段传输线的参数。这样，方便设计人员判断PCB走线是否满足电性指标要求，从而提高PCB走线的可靠性和稳定性。

Description

一种单板PCB走线仿真设计方法及装置
技术领域
本发明涉及PCB走线技术领域，具体涉及一种单板PCB走线仿真设计方法及装置。
背景技术
当前服务器存储器集成度越来越高，系统中每个单板PCB布局布线挑战也越来越大。对于PCB上信号线，如何保证布局的同时保证良好的信号完整性，是单板PCB走线设计中一个重要研究方向。
发明人发现，现有技术中在进行PCB走线设计时，通常只是保证了信号线能布下，并没有关注其电性指标是否满足要求，比如阻抗，串扰，插损回损等。这样对信号的SI性能定会产生一定的负面影响，对于整个系统的可靠性稳定性也是存在风险隐患。
发明内容
因此，本发明要解决的技术问题是现有技术中只关注布设信号线并没有关注电性指标是否满足要求导致PCB走线存在可靠性和稳定性问题，从而提供一种单板PCB走线仿真设计方法及装置。
本发明实施例的一方面，提供了一种单板PCB走线仿真设计方法，包括：建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；利用设置的PCB走线运行仿真，并对所述PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。
可选地，所述走线单元模型包括：单根线模型；所述单根线模型包括：两段不同线宽并且相连的目标单根线和与所述目标单根线相间隔的对其产生串扰的第一信号线。
可选地，所述第一信号线为至少两段不同线宽并且相连的目标单根线，或者所述第一信号线为相同线宽的信号线。
可选地，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：对于所述单根线模型，以第一段的线宽为目标线宽，第二段的线宽以第一预设步长增加或减少进行布线设置的调节；以第二预设步长增加或减少所述目标单根线与所述第一信号线之间的间距。
可选地，所述走线单元模型包括：差分线模型；所述差分线模型包括一对目标差分线，所述目标差分线包括：至少两段不同线宽的传输线和与所述一对目标差分线相间隔的对其产生串扰的第二信号线。
可选地，所述第二信号线与所述一对目标差分线具有相同结构，或者所述第二信号线为具有相同线宽和线距的信号线。
可选地，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：对于所述差分线模型，以第一段的线宽作为目标线宽，第一段的差分线线距为目标差分线线距，以第三预设步长增加或减少线宽，并以第四预设步长减少差分线距；以第五预设步长增加或减少所述差分线模型与所述第二信号线之间的间距。
本发明实施例的另一方面，还提供了一种单板PCB走线仿真设计装置，包括：建立模块，用于建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；调节模块，用于根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；仿真模块，用于利用设置的PCB走线运行仿真，得到包含单板PCB走线的评价指标的仿真结果。
本发明的另一方面，还提供了一种计算机设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，从而执行上述的单板PCB走线仿真设计方法。
本发明的另一方面，还提供了一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使计算机执行上述的单板PCB走线仿真设计方法。
本发明技术方案，具有如下优点：
根据本发明实施例，通过建立走线单元模型，并以预设步长对走线单元模型的变量进行调节完成对PCB走线设计，最后对所述PCB走线进行评价指标扫描和仿真，得到包含单板PCB走线的评价指标的仿真结果。通过仿真，可以直接查看阻抗，串扰，插损回损等指标，以及每段传输线的参数。这样，方便设计人员判断PCB走线是否满足电性指标要求，从而提高PCB走线的可靠性和稳定性。
本发明通过仿真手法对传输线线宽及走线间距等各参数进行设计，通过仿真扫描得到最优的PCB走线设计方案。以达到保证信号SI质量，进而保证系统的可靠及稳定的目的。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中单板PCB走线仿真设计方法的一个具体示例的流程图；
图2为本发明实施例中叠层参数的表格图；
图3为本发明实施例中单根线模型的示意图；
图4为本发明实施例中差分线模型的示意图；
图5为本发明实施例2中单板PCB走线仿真设计装置的一个具体示例的原理框图；
图6为本发明实施例的计算机设备的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供了一种单板PCB走线仿真设计方法，本实施例的方法重点关注单板PCB因走线空间影响采用渐变传输线设计的阻抗一致性，串扰符合指标，同时对于高速差分信号线符合插损回损指标。此发明是通过仿真手法对传输线线宽及走线间距等各参数进行设计。本发明实施例中，通过仿真手法对传输线线宽及走线间距等各参数进行设计，通过仿真扫描得到最优的PCB走线设计方案。因此，本实施例的设计方法主要通过计算机程序来实现，然后在确定出具体的布线图以及布线参数之后，即可按照这些内容进行实物的PCB走线。
具体地，本发明实施例提供的一种单板PCB走线仿真设计方法，如图1所示，包括以下步骤：
步骤S101，建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距。
走线单元模型也可以称为传输线模型，具体可以包括单根线模型和差分线模型。所述走线单元模型包括线宽、线长以及线间距等走线变量。通过对这些走线变量进行调节，从而实现PCB的走线设计。本发明实施例的走线单元模型为信号层，因此，在建立走线单元模型之前，先进行叠层模型建立，叠层包括信号层，介质层，参考层各层面厚度、坐标、介质介电常数和损耗因子、铜箔处理方式等参数变量化公式化便于参数扫描及其他项目参考，具体地，以12叠层为例，建立的叠层中个参数如图2所示。
作为一种可选的实施方式，对于走线单元模型中的所述单根线模型可以包括：至少两段不同线宽并且相连的目标单根线和与所述目标单根线相间隔的对其产生串扰的第一信号线。具体地，建立一根目标单根线由两段(或更多段(根据布局空间需要))相连的不同线宽不同线长的传输线，如图3所示。其中，目标单根线的第一段为线宽1和线长2，第二段为线宽2和线长2，第一信号线为目标单根线周围的能够对其产生串扰的信号线，两根第一信号分别与目标单根线的间距为线间距1和线间距2。可选地，所述第一信号线为至少两段不同线宽并且相连的目标单根线，也即是第一信号线与目标单根线具有相同的结构，或者所述第一信号线为相同线宽的信号线，也即是第一信号线的各个部分线宽均相同。具体地，同时建立这根目标单根线周围(两边)一定间距对其产生串扰的第一信号线(可以和目标线结构一致，也可以是一根相同线宽的信号线)。线宽&长度&间距变量化，便于参数扫描及其他项目参考。
作为另一种可选实施方式，走线单元模型还可以是差分线模型，所述差分线模型包括一对目标差分线，所述目标差分线包括：至少两段不同线宽的传输线和与所述一对目标差分线相间隔的对其产生串扰的第二信号线。具体地，建立一对目标线由两段(或更多段(根据布局空间需求))相连的不同线宽差分线距不同线长的传输线。如图4所述，目标差分线有两根，二者相隔差分线PN线距，对于其中任一条目标差分线，具有第一段线宽和线长分别为线宽1和线长1，第二段线宽和线长分别为线宽2和线长2。其周围的第二信号线分别与目标差分线相隔线间距1和线间距2。可选地，所述第二信号线与所述一对目标差分线具有相同结构，或者所述第二信号线上包含的为具有相同线宽和线距的信号线，也即是第二信号线的各线具有统一的线宽和线间距。线宽差分线距&长度&间距变量化，便于参数扫描及其他项目参考。
本发明实施例中，通过建立走线单元模型，作为走线布设的最小单元，以便于在进行整体走线设计时，调用该走线单元模型组成完整的传输线，并方便对每个走线单元模型进行调节，已达到符合电性参数的要求，通过最小单元的调整实现对PCB走线的精确布线。
步骤S102，根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置。
本发明实施例中，在进行PCB走线的设置过程中，通过对线宽、线长以及线间距等走线变量进行调节，具体可以对每个变量设置相应的调节步长，以预设步长递进式地对PCB走线进行微调，达到PCB走线精确布设的目的。
作为一种可选实施方式，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：对于所述单根线模型，以第一段的线宽为目标线宽，第二段的线宽以第一预设步长增加或减少进行布线设置的调节；以第二预设步长增加或减少所述目标单根线与所述第一信号线之间的间距。本实施例中，利用第一预设步长和第二预设步长分别对线宽和目标单根线与第一信号线之间的间距进行调整，从而实现对PCB走线的调整。
作为一种可选实施方式，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：对于所述差分线模型，以第一段的线宽作为目标线宽，第一段的差分线线距为目标差分线线距，以第三预设步长增加或减少线宽，并以第四预设步长减少差分线距；以第五预设步长增加或减少所述差分线模型与所述第二信号线之间的间距。本实施例中，以第三预设步长、第四预设步长和第五预设步长分别进行线宽、差分线距和线间距进行调节，从而实现对PCB走线的调整。
本实施例中，以单根线模型和差分线模型作为最小单元，分别以相应的步长作为调整的单位，分别进行传输线的微调，以达到设计的PCB走线满足电性指标的要求。
步骤S103，利用设置的PCB走线运行仿真，并对所述PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。
具体地，本发明实施例中，电性指标可以是指用于对PCB走线进行评价的评价指标。本实施例中，可以在进行传输线线宽线距设计调整过程中，进行评价指标的扫描。
具体地，以每个走线单元模型为例，其中：
单根线模型：以第一段为目标线宽，第二段的线宽以0.1mil为step减少线宽(如果目标线宽是制程可支持的最细设计线宽，那么第二段以0.1mil为step增加线宽)进行扫描来评估阻抗范围。第一段线，第二段线距离周围产生串扰的信号线间距以0.5mil为step增加/减少进行扫描来评估串扰指标。第一段线与第二段线线长以10mil为step进行扫描来评估插损及回损指标。
差分线模型：以第一段为目标线宽差分线线距，第二段的线宽以0.1milstep减少线宽，以0.1mil step减少差分线距进行扫描来评估阻抗范围。第一段线，第二段线距离周围产生串扰的信号线间距以0.5mil为step增加/减少进行扫描来评估串扰指标。第一段线与第二段线线长以10mil为step进行扫描来评估插损及回损指标。
当然，在进行仿真之前，还需要执行以下步骤：端口建立传输线处使用波端口，端口各参数变量化公式化便于其他项目参考；加入求解方式，边界，激励，设置频率范围等；设置需要优化的参数。以上内容可以采用现有的PCB走线的评估策略，这里不做赘述。
根据本发明实施例，通过建立走线单元模型，并以预设步长对走线单元模型的变量进行调节完成对PCB走线设计，最后对所述PCB走线进行评价指标扫描和仿真，得到包含单板PCB走线的评价指标的仿真结果。通过仿真，可以直接查看阻抗，串扰，插损回损等指标，以及每段传输线的参数。这样，方便设计人员判断PCB走线是否满足电性指标要求，从而提高PCB走线的可靠性和稳定性。
本发明通过仿真手法对传输线线宽及走线间距等各参数进行设计，通过仿真扫描得到最优的PCB走线设计方案。以达到保证信号SI质量，进而保证系统的可靠及稳定的目的。
进一步地，本发明实施例中，还可以将仿真得到的S参数放到系统中进行时域频域分析，确定系统的时域频域余量。通过各个项目的仿真分析，将各种叠层结构下的传输线各参数及仿真各电性分析结果以表格的形式保存规范，便于储存和数据在其他方面的使用以及经验传承。
实施例2
本实施例提供一种单板PCB走线仿真设计装置，该装置可以用于执行上述实施例1中的方法，如图5所示，该装置包括：
建立模块501，用于建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；
调节模块502，用于根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；
仿真模块503，用于利用设置的PCB走线运行仿真，得到包含单板PCB走线的评价指标的仿真结果。
根据本发明实施例，通过建立走线单元模型，并以预设步长对走线单元模型的变量进行调节完成对PCB走线设计，最后对所述PCB走线进行评价指标扫描和仿真，得到包含单板PCB走线的评价指标的仿真结果。通过仿真，可以直接查看阻抗，串扰，插损回损等指标，以及每段传输线的参数。这样，方便设计人员判断PCB走线是否满足电性指标要求，从而提高PCB走线的可靠性和稳定性。
可选地，所述走线单元模型包括：单根线模型；所述单根线模型包括：两段不同线宽并且相连的目标单根线和与所述目标单根线相间隔的对其产生串扰的第一信号线。
可选地，所述第一信号线为至少两段不同线宽并且相连的目标单根线，或者所述第一信号线为相同线宽的信号线。
可选地，所述调节模块，包括：第一调节单元，用于对于所述单根线模型，以第一段的线宽为目标线宽，第二段的线宽以第一预设步长增加或减少进行布线设置的调节；第二调节单元，用于以第二预设步长增加或减少所述目标单根线与所述第一信号线之间的间距。
可选地，所述走线单元模型包括：差分线模型；所述差分线模型包括一对目标差分线，所述目标差分线包括：至少两段不同线宽的传输线和与所述一对目标差分线相间隔的对其产生串扰的第二信号线。
可选地，所述第二信号线与所述一对目标差分线具有相同结构，或者所述第二信号线为具有相同线宽和线距的信号线。
可选地，所述调节模块包括：第三调节单元，用于对于所述差分线模型，以第一段的线宽作为目标线宽，第一段的差分线线距为目标差分线线距，以第三预设步长增加或减少线宽，并以第四预设步长减少差分线距；第四调节单元，用于以第五预设步长增加或减少所述差分线模型与所述第二信号线之间的间距。
关于装置实施例的具体描述可以参见上述方法实施例，这里不做赘述。
实施例3
本发明的一个实施例中，还提供了一种计算机设备，其内部结构图可以如图6所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口，还可以包括显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的计算机设备通过网络连接通信。该计算机程序被处理器执行时以实现用于单板PCB走线仿真设计方法，该计算机设备还可以包括显示屏和输入装置，其显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板等。
另一方面，则该计算机设备可以不包括显示屏和输入装置，本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，实现以下步骤：
建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；
根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；
利用设置的PCB走线运行仿真，并对所述PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。
在一个实施例中，提供了一种可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行：
建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；
根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；
利用设置的PCB走线运行仿真，并对所述PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种单板PCB走线仿真设计方法，其特征在于，包括：
建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；
根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；
利用设置的PCB走线运行仿真，并对所述PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。
2.根据权利要求1所述的单板PCB走线仿真设计方法，其特征在于，所述走线单元模型包括：单根线模型；所述单根线模型包括：两段不同线宽并且相连的目标单根线和与所述目标单根线相间隔的对其产生串扰的第一信号线。
3.根据权利要求2所述的单板PCB走线仿真设计方法，其特征在于，所述第一信号线为至少两段不同线宽并且相连的目标单根线，或者所述第一信号线为相同线宽的信号线。
4.根据权利要求2所述的单板PCB走线仿真设计方法，其特征在于，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：
对于所述单根线模型，以第一段的线宽为目标线宽，第二段的线宽以第一预设步长增加或减少进行布线设置的调节；
以第二预设步长增加或减少所述目标单根线与所述第一信号线之间的间距。
5.根据权利要求1所述的单板PCB走线仿真设计方法，其特征在于，所述走线单元模型包括：差分线模型；所述差分线模型包括一对目标差分线，所述目标差分线包括：至少两段不同线宽的传输线和与所述一对目标差分线相间隔的对其产生串扰的第二信号线。
6.根据权利要求5所述的单板PCB走线仿真设计方法，其特征在于，所述第二信号线与所述一对目标差分线具有相同结构，或者所述第二信号线为具有相同线宽和线距的信号线。
7.根据权利要求5所述的单板PCB走线仿真设计方法，其特征在于，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：
对于所述差分线模型，以第一段的线宽作为目标线宽，第一段的差分线线距为目标差分线线距，以第三预设步长增加或减少线宽，并以第四预设步长减少差分线距；
以第五预设步长增加或减少所述差分线模型与所述第二信号线之间的间距。
8.一种单板PCB走线仿真设计装置，其特征在于，包括：
建立模块，用于建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；
调节模块，用于根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；
仿真模块，用于利用设置的PCB走线运行仿真，得到包含单板PCB走线的评价指标的仿真结果。
9.一种计算机设备，其特征在于，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，从而执行如权利要求1-7中任一项所述的单板PCB走线仿真设计方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使计算机执行如权利要求1-7中任一项所述的单板PCB走线仿真设计方法。
CN202210150250.8A 2022-02-18 2022-02-18 一种单板pcb走线仿真设计方法及装置 Withdrawn CN114528801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210150250.8A CN114528801A (zh) 2022-02-18 2022-02-18 一种单板pcb走线仿真设计方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210150250.8A CN114528801A (zh) 2022-02-18 2022-02-18 一种单板pcb走线仿真设计方法及装置

Publications (1)

Publication Number Publication Date
CN114528801A true CN114528801A (zh) 2022-05-24

Family

ID=81622488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210150250.8A Withdrawn CN114528801A (zh) 2022-02-18 2022-02-18 一种单板pcb走线仿真设计方法及装置

Country Status (1)

Country Link
CN (1) CN114528801A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114692565A (zh) * 2022-06-01 2022-07-01 井芯微电子技术(天津)有限公司 多特征参数高速板卡设计阶段质量检测方法、系统及设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114692565A (zh) * 2022-06-01 2022-07-01 井芯微电子技术(天津)有限公司 多特征参数高速板卡设计阶段质量检测方法、系统及设备

Similar Documents

Publication Publication Date Title
US10433422B2 (en) High-speed printed circuit board and differential wiring method thereof
CN105246258B (zh) 一种电路板涨缩比例控制方法及系统
CN114528801A (zh) 一种单板pcb走线仿真设计方法及装置
CN109858092B (zh) Pcb元件布局的方法、装置、计算机设备及存储介质
JP5151571B2 (ja) 電子回路基板の電源雑音解析装置とプログラム
JP2009217621A (ja) 電子回路基板の電源雑音解析方法とシステム並びにプログラム
CN116011388B (zh) 电路板的绕线方法、装置、存储介质及电子设备
CN115455897B (zh) 一种评估高速差分信号对pn线传输时延的方法及系统
CN111125882A (zh) 一种pcb传输线等长设置的走线方法、装置及设备
CN114357932B (zh) 信号线的布线方法、装置、设备及可读存储介质
CN113869000A (zh) 一种基于阻抗的走线评估优化方法、装置、设备及介质
CN116933722B (zh) 一种传输线设置方法、装置、设备及介质
CN106358364A (zh) 一种印刷电路板及Fanout布线方法
CN113033140B (zh) 一种精确获得pcb走线上下层介电常数差异的仿真方法
CN115496026A (zh) 差分对的等时控制方法、装置、设备及存储介质
CN117377196B (zh) 一种差分线设计方法、系统、装置及介质
Brist et al. Pcb trace impedance: Impact of localized pcb copper density
JP2004062661A (ja) プリント配線板設計支援システム、プリント配線板設計ｃａｄシステムおよびプリント配線板の設計を支援するプログラム
CN112888155A (zh) 电路板，电路板过孔优化方法，电子设备及存储介质
CN115859901B (zh) Pcb走线换层设计方法、装置、计算机设备及存储介质
JP2007324511A (ja) 差動インピーダンス整合プリント配線板
CN116362193A (zh) 一种跨分割修复方法、装置、电子设备及存储介质
WO2017159649A1 (ja) プリント配線板、電子回路、配線の決定方法及びプログラム
CN116070576B (zh) 差分信号线线间距修改方法、装置、电子设备及存储介质
CN115481595A (zh) 一种铝基板的热仿真方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220524