CN117545191B - 一种pcb路由器的组装控制方法、装置、设备及介质 - Google Patents
一种pcb路由器的组装控制方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN117545191B CN117545191B CN202311495289.4A CN202311495289A CN117545191B CN 117545191 B CN117545191 B CN 117545191B CN 202311495289 A CN202311495289 A CN 202311495289A CN 117545191 B CN117545191 B CN 117545191B
- Authority
- CN
- China
- Prior art keywords
- wiring
- signal
- adjacent
- compensation
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000008054 signal transmission Effects 0.000 claims abstract description 46
- 238000004458 analytical method Methods 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 25
- 238000010168 coupling process Methods 0.000 claims description 25
- 238000005859 coupling reaction Methods 0.000 claims description 25
- 230000006835 compression Effects 0.000 claims description 22
- 238000007906 compression Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 2
- 230000001276 controlling effect Effects 0.000 description 12
- 230000036544 posture Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009123 feedback regulation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本申请涉及一种PCB路由器的组装控制方法、装置、设备及介质，所述组装控制方法包括：获取PCB路由器的每条信号线的走线长度和相邻信号线间距，计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态，根据调整后的走线姿态和所述相邻信号线间距，分析所述所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度，根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装。本申请具有提高PCB路由器的组装效率和空间利用率的效果。
Description
技术领域
本发明涉及PCB路由器组装的技术领域，尤其是涉及一种PCB路由器的组装控制方法、装置、设备及介质。
背景技术
目前，PCB路由器在现代电子设备中被广泛应用，作为现代电子设备不可缺少的重要组成部件，在批量的PCB路由器组装生产过程，对PCB电路板的组装良率也提出了更高的要求。
现有的PCB路由器的组装方式通常是通过机械或者粘合剂的方式将多个PCB板材拼接在一起，并通过内层电路连接实现信号的传输通信，内层电路在焊接信号走线过程中，往往只考虑未通电情况下的信号线连接和电路板组装空间等参数，按照设定好的程序对电路板进行信号线焊接，但是，信号线走线的尺寸差异往往会产生不同的浪涌电流，进而导致对应信号线存在干扰噪声，影响其他信号线的使能，PCB路由器的组合控制存在进一步的优化空间。
发明内容
为了提高PCB路由器的控制智能性，本申请提供一种PCB路由器的组装控制方法、装置、设备及介质。
第一方面，本申请的上述发明目的是通过以下技术方案得以实现的：
一种PCB路由器的组装控制方法，包括：
获取PCB路由器的每条信号线的走线长度和相邻信号线间距；
计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态；
根据调整后的走线姿态和所述相邻信号线间距，分析所述所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度；
根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装。
通过采用上述技术方案，结合信号线走线长度和相邻行信号线间距，对当前信号线的走线姿态进行调整，有助于实现每条信号线的正负信号同步传播，并通过对相邻信号线间距对相关的信号线之间的信号串扰影响强度进行分析，有助于快速找到相邻走线距离之间的最小影响阈值，提高信号线布线的精确性，并对相邻信号线之间的走线路径进行重规划，来控制PCB路由器进行组装，降低相邻信号线之间的干扰噪声，有助于提高PCB路由器的布线组装智能性。
本申请在一较佳示例中可以进一步配置为：所述计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态，具体包括：
根据相邻信号线之间的走线长度差，根据所述走线长度差和所述相邻信号线间距，计算所述相邻信号线之间的失配源点偏离角度；
根据所述失配源点偏离角度，计算所述信号线的差分对信号的信号传输偏差，其中，所述信号传输偏差通过公式(1)计算得到：
其中，所述T偏表示当前信号线上的信号传输偏差，T传表示差分对信号的初始传播时延，S表示相邻信号线间距，θ表示信号传输偏差对应的偏离角度，表示相邻信号线的偏离直线距离；
根据所述信号传输偏差对所述当前信号线的偏差调整位置进行定位，并分析所述偏差调整位置的走线补偿长度和走线补偿角度；
根据调整后的所述走线补偿长度和所述走线补偿角度，对所述当前信号线的走线姿态进行调整，得到所述当前信号线的偏差补偿布线数据。
通过采用上述技术方案，通过相邻信号线之间的走线长度差和相邻信号线间距，对失配源点的偏离角度进行计算，有助于结合失配源点偏离角度提高走线补偿的准确性，并根据信号传输偏差对当前信号线的偏差调整位置进行定位，结合偏差调整位置的走线补偿长度和走线补偿角度的分析情况，对当前信号线的走线姿态进行进一步调整，使调整后的偏差补偿布线数据与当前的实际偏差更适配，且结合偏差角度和偏差距离等参数，多维度地对当前信号线的偏差情况进行补偿，提高偏差补偿的全面性。
本申请在一较佳示例中可以进一步配置为：所述根据调整后的所述走线补偿长度和所述走线补偿角度，对所述当前信号线的走线姿态进行调整，得到所述当前信号线的偏差补偿布线数据，具体包括：
根据所述走线补偿角度，对所述走线补偿长度进行单段补偿路线进行划分，并对相邻所述单段补偿路线之间的路线转折位置进行过孔标记处理；
根据标记后的转折过孔位置，调整所述当前信号线在所述路线转折位置处的走线姿态；
获取姿态调整后处于同一路由层的目标补偿路线，计算每个所述目标补偿路线与相邻信号线之间的单段间距参数；
根据所述单段间距参数，对相邻的所述目标补偿路线之间的补偿间距进行调整，得到所述当前信号线的偏差补偿布线数据，其中所述补偿间距通过公式(2)计算得到，公式(2)如下所示：
其中，S间表示相邻目标补偿路线之间的补偿间距，|H1-H2|表示相邻目标补偿路线之间的单段间距差。
通过采用上述技术方案，结合走线补偿角度对走线补偿长度进行单段补偿路线划分，并结合单段补偿路线的转折位置进行过孔标记，来提高过孔标记准确性，通过精确的转折过孔位置对当前信号线在路线转折位置处的走线姿态进行调整，提高当前信号线的走线连续性和姿态协调性，获取姿态调整后处于同一路由层的目标补偿路线，对每个目标补偿路线与相邻信号线之间的单段间距参数进行计算，进一步提高目标补偿路线的补偿间距计算准确性。
本申请在一较佳示例中可以进一步配置为：所述根据调整后的走线姿态和所述相邻信号线间距，分析所述所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度，具体包括：
获取所述当前信号线的布线路径上的走线瓶颈位置，并获取所述走线瓶颈位置的通过间距；
根据所述通过间距对所有信号线的所述相邻信号线间距进行等比例压缩，得到符合所述所有信号线通过所述走线瓶颈位置的压缩走线间距，其中，所述压缩走线间距由公式(3)计算得到，公式(3)如下所示：
其中，S压表示当前信号线的压缩走线间距，S通表示所述走线瓶颈位置的通过间距，S1表示当前信号线未压缩前与相邻信号线之间的正常走线间距，S1+…+Sn表示所有通过走线瓶颈位置的总信号线的未压缩间距值；n表示同一路由层通过走线瓶颈位置的所有信号线数量总和；
通过公式(4)计算走线瓶颈位置处的信号串扰影响强度，公式(4)如下所示：
其中，Cm表示相邻信号线之间的耦合互容，Cn表示走线瓶颈位置的总耦合互容，Lm表示相邻信号线之间的耦合互感，Ln表示走线瓶颈位置的总耦合互容，Kb表示压缩走线间距对应的相邻信号线之间的信号串扰影响强度。
通过采用上述技术方案，在当前信号线的布线路径上获取走线瓶颈位置，并采集走线瓶颈位置的信号线通过间距，按照通过间距对所有通过走线瓶颈位置的所有信号线进行等比例压缩，有助于通过压缩走线间距对所有通过走线瓶颈位置的信号线的压缩大小进行控制，并计算相邻信号线之间的信号串扰影响强度，来评估压缩后的压缩走线间距是否对其他信号线存在耦合干扰，有助于对耦合干扰进行压缩补偿。
本申请在一较佳示例中可以进一步配置为：所述根据调整后的走线姿态和所述相邻信号线间距，分析所述所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度，还包括：
根据调整后的所述走线姿态和所述相邻信号线间距，对相邻信号线之间的走线最小距离进行分析；
根据分析得到的所述走线最小距离和对应的信号串扰影响强度，对所述走线瓶颈位置之外的走线间距进行调整；
根据调整后的瓶颈外部走线间距，对所述信号串扰影响强度进行反馈调节，以便于降低所述相邻信号线之间的信号串扰影响。
通过采用上述技术方案，结合调整后的走线姿态和相邻信号线间距，对相邻信号线之间的走线最小间距进行分析，有助于准确地查找到相邻信号线之间的走线最小间距，提高PCB路由器的空间利用率，并结合走线最小距离和对应的信号串扰影响强度，对走线瓶颈位置之外的走线间距进行调整，通过对瓶颈位置之外的走线间距进行调整来规避信号串扰，进而对相应的信号串扰影响强度进行反馈调节，降低相邻信号线之间的信号串扰影响。
本申请在一较佳示例中可以进一步配置为：所述根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装，具体包括：
根据信号串扰影响强度对相邻信号线之间的走线路径进行重新规划；
获取所述PCB路由器的布线空间参数，根据所述布线空间参数与规划后的走线路径，对每条所述信号线的走线间距进行分析；
根据走线间距分析结果，对所有信号线的走线间距进行等比例压缩处理，生成符合所述布线空间参数的PCB路由器的完整组装路线；
根据所述完整组装路线控制所述PCB路由器进行布线组装。
通过采用上述技术方案，结合信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，提高信号线的走线路径规划的合理性，并结合PCB路由器的布线空间参数，对规划后的信号线的走线间距进行分析，提高信号线走线间距与PCB路由器的布线空间的适配性，结合走线间距分析结果，对所有信号线的走线间距进行等比例压缩，使所有信号线的走线路径能够完整地呈现在PCB布线空间中，得到PCB路由器的完整组装路线，有助于提高PCB路由器的布线控制准确性。
本申请在一较佳示例中可以进一步配置为：所述根据所述完整组装路线控制所述PCB路由器进行布线组装之后，还包括：
获取所述PCB路由器的每条信号线的信号回归路径和当前传输信号类型；
根据所述当前传输信号类型，判断所述当前传输信号类型与所述信号回归路径是否匹配；
若否，则对同一布线平面上的每条信号线分别进行信号回归路线方向调整，以便于减少所述信号回归路线上的噪声耦合。
通过采用上述技术方案，获取PCB路由器的每条信号线的信号回归路径和对应的当前传输信号类型，有助于根据传输信号类型对信号回归路径进行调整，通过判断当前传输信号类型与信号回归路径之间是否匹配，对当前传输信号类型和信号回归路径之间不匹配的情况进行针对性调整，通过同一布线平面上的信号回归路线方向调整，减少信号回归路线上的噪声耦合，提高PCB路由器的耦合协调性。
第二方面，本申请的上述发明目的是通过以下技术方案得以实现的：
一种PCB路由器的组装控制装置，包括：
数据获取模块，用于获取PCB路由器的每条信号线的走线长度和相邻信号线间距；
姿态调整模块，用于计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态；
串扰分析模块，用于根据调整后的走线姿态和所述相邻信号线间距，分析所述所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度；
布线组装模块，用于根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装。
通过采用上述技术方案，结合信号线走线长度和相邻行信号线间距，对当前信号线的走线姿态进行调整，有助于实现每条信号线的正负信号同步传播，并通过对相邻信号线间距对相关的信号线之间的信号串扰影响强度进行分析，有助于快速找到相邻走线距离之间的最小影响阈值，提高信号线布线的精确性，并对相邻信号线之间的走线路径进行重规划，来控制PCB路由器进行组装，降低相邻信号线之间的干扰噪声，有助于提高PCB路由器的布线组装智能性。
第三方面，本申请的上述目的是通过以下技术方案得以实现的：
一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述PCB路由器的组装控制方法的步骤。
第四方面，本申请的上述目的是通过以下技术方案得以实现的：
一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述PCB路由器的组装控制方法的步骤。
综上所述，本申请包括以下至少一种有益技术效果：
1、结合信号线走线长度和相邻行信号线间距，对当前信号线的走线姿态进行调整，有助于实现每条信号线的正负信号同步传播，并通过对相邻信号线间距对相关的信号线之间的信号串扰影响强度进行分析，有助于快速找到相邻走线距离之间的最小影响阈值，提高信号线布线的精确性，并对相邻信号线之间的走线路径进行重规划，来控制PCB路由器进行组装，降低相邻信号线之间的干扰噪声，有助于提高PCB路由器的布线组装智能性；
2、通过相邻信号线之间的走线长度差和相邻信号线间距，对失配源点的偏离角度进行计算，有助于结合失配源点偏离角度提高走线补偿的准确性，并根据信号传输偏差对当前信号线的偏差调整位置进行定位，结合偏差调整位置的走线补偿长度和走线补偿角度的分析情况，对当前信号线的走线姿态进行进一步调整，使调整后的偏差补偿布线数据与当前的实际偏差更适配，且结合偏差角度和偏差距离等参数，多维度地对当前信号线的偏差情况进行补偿，提高偏差补偿的全面性；
3、结合走线补偿角度对走线补偿长度进行单段补偿路线划分，并结合单段补偿路线的转折位置进行过孔标记，来提高过孔标记准确性，通过精确的转折过孔位置对当前信号线在路线转折位置处的走线姿态进行调整，提高当前信号线的走线连续性和姿态协调性，获取姿态调整后处于同一路由层的目标补偿路线，对每个目标补偿路线与相邻信号线之间的单段间距参数进行计算，进一步提高目标补偿路线的补偿间距计算准确性。
附图说明
图1是本实施例一种PCB路由器的组装控制方法的实现流程图。
图2是本实施例一种PCB路由器的组装控制方法步骤S20的实现流程图。
图3是本实施例一种PCB路由器的组装控制方法步骤S204的实现流程图。
图4是本实施例一种PCB路由器的组装控制方法步骤S30的实现流程图。
图5是本实施例一种PCB路由器的组装控制方法瓶颈走线间距调整的实现流程图。
图6是本实施例一种PCB路由器的组装控制方法步骤S40的实现流程图。
图7是本实施例一种PCB路由器的组装控制方法布线组装的另一实现流程图。
图8是本实施例一种PCB路由器的组装控制装置的结构框图。
图9是实现PCB路由器的组装控制方法的计算机设备的内部结构示意图。
具体实施方式
以下结合附图对本申请作进一步详细说明。
在一实施例中，如图1所示，本申请公开了一种PCB路由器的组装控制方法，具体包括如下步骤：
S10：获取PCB路由器的每条信号线的走线长度和相邻信号线间距。
具体的，结合PCB路由器的功能需求对PCB的信号过孔进行布局，并结合PCB信号过孔的位置自动规划PCB路由器每条信号线的走线长度和相邻信号线之间的相邻信号线间距。
S20：计算走线长度对应的信号传输偏差，并根据信号传输偏差调整当前信号线的走线姿态。
具体的，如图2所示，步骤S20具体包括以下步骤：
S201：根据相邻信号线之间的走线长度差，根据走线长度差和相邻信号线间距，计算相邻信号线之间的失配源点偏离角度。
具体的，获取相邻信号线的走线长度并计算走线长度差，结合走线长度差和相邻先号线间距，通过余弦公式计算相邻信号线之间的失配源点偏离角度。
S202：根据失配源点偏离角度，计算信号线的差分对信号的信号传输偏差，其中，信号传输偏差通过公式(1)计算得到：
其中，T偏表示当前信号线上的信号传输偏差，T传表示差分对信号的初始传播时延，S表示相邻信号线间距，θ表示信号传输偏差对应的偏离角度，表示相邻信号线的偏离直线距离。
S203：根据信号传输偏差对当前信号线的偏差调整位置进行定位，并分析偏差调整位置的走线补偿长度和走线补偿角度。
具体的，根据信号传输偏差，对当前信号线的偏差调整位置进行定位，如在存在信号传输偏差的相邻信号线之间，寻找长度不匹配的根部位置，将长度不匹配或者差异较大的根部位置标记为偏差调整位置，并进行定位，将信号传输偏差对应的信号线长度差作为走线补偿长度，将长度不匹配的根部源点之间的斜率对应的偏角作为走线补偿角度。
S204：根据调整后的走线补偿长度和走线补偿角度，对当前信号线的走线姿态进行调整，得到当前信号线的偏差补偿布线数据。
具体的，如图3所示，步骤S204具体包括：
S2041：根据走线补偿角度，对走线补偿长度进行单段补偿路线进行划分，并对相邻单段补偿路线之间的路线转折位置进行过孔标记处理。
具体的，根据走线补偿角度，如在高速信号线上的最佳走线弯曲角度为135度，按照最佳走线弯曲角度对走线补偿长度进行分段，划分为符合最佳走线弯曲角度的多个单段补偿路线，在相邻的单段补偿路线的连接位置进行过孔标记，得到路线转折位置标记点。
S2042：根据标记后的转折过孔位置，调整当前信号线在路线转折位置处的走线姿态。
具体的，根据标记后的转折过孔位置，对当前信号线在路线转折位置处的走线姿势，包括环形走线姿态、直线走线姿态以及菊花链走线姿态等多个类型的走线姿态进行调整，得到符合走线补偿角度的走线姿态调整结果。
S2043：获取姿态调整后处于同一路由层的目标补偿路线，计算每个目标补偿路线与相邻信号线之间的单段间距参数。
具体的，在走线姿态调整后，获取调整后的多个过孔之间的布线连接关系，并按照不同的路由层进行划分，从而得到同一路由层的目标补偿路线，由于不同路由层的走线之间存在阻抗，对同一路由层的走线分析来减少多层路由层之间的干扰，按照目标补偿路线的布线位置，计算当前目标补偿路线与相邻信号线之间的单段间距参数，其中，本实施例中的单段间距参数为当前目标补偿路线与相邻信号线之间的垂直间距。
S2044：根据单段间距参数，对相邻的目标补偿路线之间的补偿间距进行调整，得到当前信号线的偏差补偿布线数据，其中补偿间距通过公式(2)计算得到，公式(2)如下所示：
其中，S间表示相邻目标补偿路线之间的补偿间距，|H1-H2|表示相邻目标补偿路线之间的单段间距差。
S30：根据调整后的走线姿态和相邻信号线间距，分析相邻信号线间距对应的相邻信号线之间的信号串扰影响强度。
具体的，如图4所示，步骤S30具体包括以下步骤：
S301：获取当前信号线的布线路径上的走线瓶颈位置，并获取走线瓶颈位置的通过间距。
具体的，按照当前信号线的布线路径，采集布线路径上的走线瓶颈位置，本实施例中的走线瓶颈位置为当前信号线需要经过的过孔对，过孔对之间的走线距离为走线瓶颈位置的通过间距。
S302：根据通过间距对所有信号线的相邻信号线间距进行等比例压缩，得到符合所有信号线通过走线瓶颈位置的压缩走线间距，其中，压缩走线间距由公式(3)计算得到，公式(3)如下所示：
其中，S压表示当前信号线的压缩走线间距，S通表示走线瓶颈位置的通过间距，S1表示当前信号线未压缩前与相邻信号线之间的正常走线间距，S1+…+Sn表示所有通过走线瓶颈位置的总信号线的未压缩间距值；n表示同一路由层通过走线瓶颈位置的所有信号线数量总和。
S303：通过公式(4)计算走线瓶颈位置处的信号串扰影响强度，公式(4)如下所示：
其中，Cm表示相邻信号线之间的耦合互容，Cn表示走线瓶颈位置的总耦合互容，Lm表示相邻信号线之间的耦合互感，Ln表示走线瓶颈位置的总耦合互容，Kb表示压缩走线间距对应的相邻信号线之间的信号串扰影响强度。
具体的，如图5所示，步骤S30还包括：
S304：根据调整后的走线姿态和相邻信号线间距，对相邻信号线之间的走线最小距离进行分析。
具体的，根据调整后的每条信号线的走线姿态和相邻信号线间距，分析相邻信号线之间的最小走线距离，其中，最小走线距离为相邻信号线之间的串扰最大值所对应的走线间距，与相邻信号线的信号传播速度和信号传播类型相关。
S305：根据分析得到的走线最小距离和对应的信号串扰影响强度，对走线瓶颈位置之外的走线间距进行调整。
具体的，结合走线最小距离和对应的信号串扰影响程度，对走线瓶颈位置之外的走线间距进行调整，当走线瓶颈位置越小，则对应增加瓶颈位置之外的信号线距离，来减小信号线之间的串扰。
S306：根据调整后的瓶颈外部走线间距，对信号串扰影响强度进行反馈调节，以便于降低相邻信号线之间的信号串扰影响。
具体的，结合调整后的瓶颈外部走线间距，对信号串扰影响强度进行反馈调节，如获取调整后的瓶颈外部走线间距下的信号串扰影响强度，并与未调整钱的信号串扰影响强度进行比对，根据强度比对结果分析当前瓶颈外部走线间距的调整方向是否正确，并在信号串扰影响强度影响降低时，扩大瓶颈外部走线间距，直到找到信号串扰影响强度最小的间距距离，从而降低相邻信号线之间的信号串扰影响。
S40：根据信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制PCB路由器进行组装。
具体的，如图6所示，步骤S40具体包括：
S401：根据信号串扰影响强度对相邻信号线之间的走线路径进行重新规划。
具体的，根据信号串扰影响强度，对相邻信号线之间的走线路径进行重新规划，如信号串扰影响强度越大则对应扩大对应的走线间距，并按照调整后的走线间距对相邻信号线之间的走线路径进行重新布线。
S402：获取PCB路由器的布线空间参数，根据布线空间参数与规划后的走线路径，对每条信号线的走线间距进行分析。
具体的，根据PCB的产品需求获取PCB路由器的布线空间尺寸大小，从而得到PCB路由器的布线空间参数，按照布线空间参数对规划后的走线路径进行重新分析，将每条信号线之间的走线间距按照布线空间参数进行重新规划，得到与布线空间参数相对应的多条信号线的信号线走线间距。
S403：根据走线间距分析结果，对所有信号线的走线间距进行等比例压缩处理，生成符合布线空间参数的PCB路由器的完整组装路线。
具体的，根据走线间距分析结果，对所有信号线的走线间距进行等比例压缩处理，如当走线间距分析结果大于布线空间参数时，对所有信号线的走线间距进行压缩，当走线间距分析结果等于布线空间参数时，直接对PCB路由器进行布线组装，当走线间距分析结果小于布线空间参数时，对所有信号线的走线间距进行等比例放大处理，从而根据压缩结果，得到与当前布线空间参数相适配的PCB路由器的完整组装路线。
S404：根据完整组装路线控制PCB路由器进行布线组装。
具体的，按照完整组装路线控制PCB组装设备对PCB路由器进行布线组装。
在一实施例中，如图7所示，在根据完整组装路线控制PCB路由器进行布线组装之后，还包括：
S405：获取PCB路由器的每条信号线的信号回归路径和当前传输信号类型。
具体的，获取PCB路由器的每条信号线的信号回归路径，如当前信号线为正信号传输时，对应的负信号传输路径为当前信号线的信号回归路径，当前传输信号类型包括高速信号和低速信号两种类型。
S406：根据当前传输信号类型，判断当前传输信号类型与信号回归路径是否匹配。
具体的，根据当前传输信号类型，如高速信号的信号回归路径为高速信号的传输路径保持相同长度，低速信号的信号回归路径为最短的直连路径，根据设定的匹配判断标准分析当前传输信号类型与信号回归路径是否匹配。
S407：若否，则对同一布线平面上的每条信号线分别进行信号回归路线方向调整，以便于减少信号回归路线上的噪声耦合。
具体的，若当前传输信号类型与信号回归路径不匹配时，对同一布线平面上的每条信号线分别进行信号回归路线方向调整，如按照高速信号的正向传输路径对信号回归路线进行原路线返回处理，低速信号的信号源点与信号接收点之间进行直连，将直连路径作为低速信号的信号回归路线，从而减少信号回归路线上的噪声耦合。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在一实施例中，提供一种PCB路由器的组装控制装置，该PCB路由器的组装控制装置与上述实施例中PCB路由器的组装控制方法一一对应。如图8所示，该PCB路由器的组装控制装置包括数据获取模块、姿态调整模块、串扰分析模块和布线组装模块。各功能模块详细说明如下：
数据获取模块，用于获取PCB路由器的每条信号线的走线长度和相邻信号线间距。
姿态调整模块，用于计算走线长度对应的信号传输偏差，并根据信号传输偏差调整当前信号线的走线姿态。
串扰分析模块，用于根据调整后的走线姿态和相邻信号线间距，分析相邻信号线间距对应的相邻信号线之间的信号串扰影响强度。
布线组装模块，用于根据信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制PCB路由器进行组装。
优选的，姿态调整模块具体包括：
偏离计算子模块，用于根据相邻信号线之间的走线长度差，根据走线长度差和相邻信号线间距，计算相邻信号线之间的失配源点偏离角度。
偏差计算子模块，用于根据失配源点偏离角度，计算信号线的差分对信号的信号传输偏差，其中，信号传输偏差通过公式(1)计算得到：
其中，T偏表示当前信号线上的信号传输偏差，T传表示差分对信号的初始传播时延，S表示相邻信号线间距，θ表示信号传输偏差对应的偏离角度，表示相邻信号线的偏离直线距离。
偏差定位子模块，用于根据信号传输偏差对当前信号线的偏差调整位置进行定位，并分析偏差调整位置的走线补偿长度和走线补偿角度。
姿态调整子模块，用于根据调整后的走线补偿长度和走线补偿角度，对当前信号线的走线姿态进行调整，得到当前信号线的偏差补偿布线数据。
优选的，姿态调整子模块具体包括：
过孔标记单元，用于根据走线补偿角度，对走线补偿长度进行单段补偿路线进行划分，并对相邻单段补偿路线之间的路线转折位置进行过孔标记处理。
姿态调整单元，用于根据标记后的转折过孔位置，调整当前信号线在路线转折位置处的走线姿态。
单间距计算单元，用于获取姿态调整后处于同一路由层的目标补偿路线，计算每个目标补偿路线与相邻信号线之间的单段间距参数。
间距补偿单元，用于根据单段间距参数，对相邻的目标补偿路线之间的补偿间距进行调整，得到当前信号线的偏差补偿布线数据，其中补偿间距通过公式(2)计算得到，公式(2)如下所示：
其中，S间表示相邻目标补偿路线之间的补偿间距，|H1-H2|表示相邻目标补偿路线之间的单段间距差。
优选的，串扰分析模块具体包括：
瓶颈参数获取子模块，用于获取当前信号线的布线路径上的走线瓶颈位置，并获取走线瓶颈位置的通过间距。
压缩间距子模块，用于根据通过间距对所有信号线的相邻信号线间距进行等比例压缩，得到符合所有信号线通过走线瓶颈位置的压缩走线间距，其中，压缩走线间距由公式(3)计算得到，公式(3)如下所示：
其中，S压表示当前信号线的压缩走线间距，S通表示走线瓶颈位置的通过间距，S1表示当前信号线未压缩前与相邻信号线之间的正常走线间距，S1+…+Sn表示所有通过走线瓶颈位置的总信号线的未压缩间距值；n表示同一路由层通过走线瓶颈位置的所有信号线数量总和。
串扰计算子模块，用于通过公式(4)计算走线瓶颈位置处的信号串扰影响强度，公式(4)如下所示：
其中，Cm表示相邻信号线之间的耦合互容，Cn表示走线瓶颈位置的总耦合互容，Lm表示相邻信号线之间的耦合互感，Ln表示走线瓶颈位置的总耦合互容，Kb表示压缩走线间距对应的相邻信号线之间的信号串扰影响强度。
优选的，串扰分析模块还包括：
最小参数分析子模块，用于根据调整后的走线姿态和相邻信号线间距，对相邻信号线之间的走线最小距离进行分析。
间距调整子模块，用于根据分析得到的走线最小距离和对应的信号串扰影响强度，对走线瓶颈位置之外的走线间距进行调整。
反馈调节子模块，用于根据调整后的瓶颈外部走线间距，对信号串扰影响强度进行反馈调节，以便于降低相邻信号线之间的信号串扰影响。
优选的，布线组装模块具体包括：
走线路径规划子模块，用于根据信号串扰影响强度对相邻信号线之间的走线路径进行重新规划。
走线间距分析子模块，用于获取PCB路由器的布线空间参数，根据布线空间参数与规划后的走线路径，对每条信号线的走线间距进行分析。
走线间距压缩子模块，用于根据走线间距分析结果，对所有信号线的走线间距进行等比例压缩处理，生成符合布线空间参数的PCB路由器的完整组装路线。
布线组装子模块，用于根据完整组装路线控制PCB路由器进行布线组装。
优选的，在布线组装子模块之后，还包括：
信号参数获取子模块，用于获取PCB路由器的每条信号线的信号回归路径和当前传输信号类型。
路径匹配分析子模块，用于根据当前传输信号类型，判断当前传输信号类型与信号回归路径是否匹配。
方向调整子模块，用于若否，则对同一布线平面上的每条信号线分别进行信号回归路线方向调整，以便于减少信号回归路线上的噪声耦合。
关于PCB路由器的组装控制装置的具体限定可以参见上文中对于PCB路由器的组装控制方法的限定，在此不再赘述。上述PCB路由器的组装控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储PCB路由器的布线组装过程中的中间数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种PCB路由器的组装控制方法。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现一种PCB路由器的组装控制方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种PCB路由器的组装控制方法，其特征在于，包括：
获取PCB路由器的每条信号线的走线长度和相邻信号线间距；
计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态；
根据调整后的走线姿态和所述相邻信号线间距，分析所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度；
根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装。
2.根据权利要求1所述的PCB路由器的组装控制方法，其特征在于，所述计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态，具体包括：
获取相邻信号线之间的走线长度差，根据所述走线长度差和所述相邻信号线间距，计算所述相邻信号线之间的失配源点偏离角度；
根据所述失配源点偏离角度，计算所述信号线的差分对信号的信号传输偏差，其中，所述信号传输偏差通过公式(1)计算得到：
其中，T偏表示当前信号线上的信号传输偏差，T传表示差分对信号的初始传播时延，S表示相邻信号线间距，θ表示信号传输偏差对应的偏离角度，表示相邻信号线的偏离直线距离；
根据所述信号传输偏差对所述当前信号线的偏差调整位置进行定位，并分析所述偏差调整位置的走线补偿长度和走线补偿角度；
根据调整后的所述走线补偿长度和所述走线补偿角度，对所述当前信号线的走线姿态进行调整，得到所述当前信号线的偏差补偿布线数据。
3.根据权利要求2所述的PCB路由器的组装控制方法，其特征在于，所述根据调整后的所述走线补偿长度和所述走线补偿角度，对所述当前信号线的走线姿态进行调整，得到所述当前信号线的偏差补偿布线数据，具体包括：
根据所述走线补偿角度，对所述走线补偿长度进行单段补偿路线进行划分，并对相邻所述单段补偿路线之间的路线转折位置进行过孔标记处理；
根据标记后的转折过孔位置，调整所述当前信号线在所述路线转折位置处的走线姿态；
获取姿态调整后处于同一路由层的目标补偿路线，计算每个所述目标补偿路线与相邻信号线之间的单段间距参数；
根据所述单段间距参数，对相邻的所述目标补偿路线之间的补偿间距进行调整，得到所述当前信号线的偏差补偿布线数据，其中所述补偿间距通过公式(2)计算得到，公式(2)如下所示：
其中，S间表示相邻目标补偿路线之间的补偿间距，|H1-H2|表示相邻目标补偿路线之间的单段间距差。
4.根据权利要求1所述的PCB路由器的组装控制方法，其特征在于，所述根据调整后的走线姿态和所述相邻信号线间距，分析所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度，具体包括：
获取所述当前信号线的布线路径上的走线瓶颈位置，并获取所述走线瓶颈位置的通过间距；
根据所述通过间距对所有信号线的所述相邻信号线间距进行等比例压缩，得到符合所述所有信号线通过所述走线瓶颈位置的压缩走线间距，其中，所述压缩走线间距由公式(3)计算得到，公式(3)如下所示：
其中，S压表示当前信号线的压缩走线间距，S通表示所述走线瓶颈位置的通过间距，S1表示当前信号线未压缩前与相邻信号线之间的正常走线间距，S1+…+Sn表示所有通过走线瓶颈位置的总信号线的未压缩间距值；n表示同一路由层通过走线瓶颈位置的所有信号线数量总和；
通过公式(4)计算走线瓶颈位置处的信号串扰影响强度，公式(4)如下所示：
其中，Cm表示相邻信号线之间的耦合互容，Cn表示走线瓶颈位置的总耦合互容，Lm表示相邻信号线之间的耦合互感，Ln表示走线瓶颈位置的总耦合互容，Kb表示压缩走线间距对应的相邻信号线之间的信号串扰影响强度。
5.根据权利要求4所述的PCB路由器的组装控制方法，其特征在于，所述根据调整后的走线姿态和所述相邻信号线间距，分析所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度，还包括：
根据调整后的所述走线姿态和所述相邻信号线间距，对相邻信号线之间的走线最小距离进行分析；
根据分析得到的所述走线最小距离和对应的信号串扰影响强度，对所述走线瓶颈位置之外的走线间距进行调整；
根据调整后的瓶颈外部走线间距，对所述信号串扰影响强度进行反馈调节，以便于降低所述相邻信号线之间的信号串扰影响。
6.根据权利要求1所述的PCB路由器的组装控制方法，其特征在于，所述根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装，具体包括：
根据信号串扰影响强度对相邻信号线之间的走线路径进行重新规划；
获取所述PCB路由器的布线空间参数，根据所述布线空间参数与规划后的走线路径，对每条所述信号线的走线间距进行分析；
根据走线间距分析结果，对所有信号线的走线间距进行等比例压缩处理，生成符合所述布线空间参数的PCB路由器的完整组装路线；
根据所述完整组装路线控制所述PCB路由器进行布线组装。
7.根据权利要求6所述的PCB路由器的组装控制方法，其特征在于，所述根据所述完整组装路线控制所述PCB路由器进行布线组装之后，还包括：
获取所述PCB路由器的每条信号线的信号回归路径和当前传输信号类型；
根据所述当前传输信号类型，判断所述当前传输信号类型与所述信号回归路径是否匹配；
若否，则对同一布线平面上的每条信号线分别进行信号回归路线方向调整，以便于减少所述信号回归路线上的噪声耦合。
8.一种PCB路由器的组装控制装置，其特征在于，包括：
数据获取模块，用于获取PCB路由器的每条信号线的走线长度和相邻信号线间距；
姿态调整模块，用于计算所述走线长度对应的信号传输偏差，并根据所述信号传输偏差调整当前信号线的走线姿态；
串扰分析模块，用于根据调整后的走线姿态和所述相邻信号线间距，分析所述相邻信号线间距对应的相邻信号线之间的信号串扰影响强度；
布线组装模块，用于根据所述信号串扰影响强度对相邻信号线之间的走线路径进行重新规划，并按照重新规划后的走线路径控制所述PCB路由器进行组装。
9.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述PCB路由器的组装控制方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述PCB路由器的组装控制方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311495289.4A CN117545191B (zh) | 2023-11-10 | 2023-11-10 | 一种pcb路由器的组装控制方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311495289.4A CN117545191B (zh) | 2023-11-10 | 2023-11-10 | 一种pcb路由器的组装控制方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117545191A CN117545191A (zh) | 2024-02-09 |
| CN117545191B true CN117545191B (zh) | 2024-05-24 |
Family
ID=89785408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311495289.4A Active CN117545191B (zh) | 2023-11-10 | 2023-11-10 | 一种pcb路由器的组装控制方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117545191B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114417781A (zh) * | 2022-03-31 | 2022-04-29 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
| CN115329712A (zh) * | 2022-08-31 | 2022-11-11 | 苏州浪潮智能科技有限公司 | 一种pcb走线生成方法、装置、设备及服务器板卡 |
| CN115455897A (zh) * | 2022-08-04 | 2022-12-09 | 苏州浪潮智能科技有限公司 | 一种评估高速差分信号对pn线传输时延的方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457589B2 (en) * | 2004-11-30 | 2008-11-25 | Infineon Technologies Ag | Circuit and method for transmitting a signal |
| JP5458993B2 (ja) * | 2010-03-17 | 2014-04-02 | 富士通株式会社 | 配線設計装置、配線設計方法及び配線設計プログラム |
-
2023
- 2023-11-10 CN CN202311495289.4A patent/CN117545191B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114417781A (zh) * | 2022-03-31 | 2022-04-29 | 苏州浪潮智能科技有限公司 | Pcb走线串扰评估方法、系统、装置、设备及存储介质 |
| CN115455897A (zh) * | 2022-08-04 | 2022-12-09 | 苏州浪潮智能科技有限公司 | 一种评估高速差分信号对pn线传输时延的方法及系统 |
| CN115329712A (zh) * | 2022-08-31 | 2022-11-11 | 苏州浪潮智能科技有限公司 | 一种pcb走线生成方法、装置、设备及服务器板卡 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117545191A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10897810B2 (en) | High speed signal fan-out method for BGA and printed circuit board using the same | |
| CN109344479B (zh) | 优化bga区信号线阻抗的方法、装置、设备及存储介质 | |
| WO2020038040A1 (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
| CN117545191B (zh) | 一种pcb路由器的组装控制方法、装置、设备及介质 | |
| CN105007682A (zh) | 一种pcb和一种电路板 | |
| CN116011388B (zh) | 电路板的绕线方法、装置、存储介质及电子设备 | |
| CN101320396A (zh) | 印刷电路板布线处理方法及系统 | |
| CN108804738A (zh) | 基于定位孔的电路板缺陷追踪方法、装置及计算机设备 | |
| CN110276151B (zh) | 一种内存区域走线的方法、系统、设备及可读存储介质 | |
| CN112560389A (zh) | 一种基于轨道分配的实用详细布线方法 | |
| CN115455897A (zh) | 一种评估高速差分信号对pn线传输时延的方法及系统 | |
| CN117745743B (zh) | 印制电路板切割路径的自动生成方法及装置 | |
| CN113869000A (zh) | 一种基于阻抗的走线评估优化方法、装置、设备及介质 | |
| CN116070576B (zh) | 差分信号线线间距修改方法、装置、电子设备及存储介质 | |
| CN114619514B (zh) | 一种二次钻孔工艺 | |
| CN110532654B (zh) | 一种印刷电路板pcb板上参数确定的方法和装置 | |
| CN116912230A (zh) | 贴片焊接质量检测方法、装置、电子设备和存储介质 | |
| US6925626B2 (en) | Method of routing a redistribution layer trace in an integrated circuit die | |
| US5483481A (en) | Automatic wiring device for design of semiconductor integrated circuit | |
| US20230306178A1 (en) | Routing method of printed circuit board and electronic device | |
| CN112115674A (zh) | 芯片布线设计文件的生成方法、装置、设备及存储介质 | |
| CN105760584A (zh) | 一种芯片的内部走线方法及系统 | |
| TW202338659A (zh) | 印刷電路板的佈線方法以及電子裝置 | |
| CN113807044A (zh) | 抗串扰pcie端口通道设计方法、系统、终端及存储介质 | |
| CN112672517A (zh) | 电路板阻抗优化方法及阻抗优化电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |