JP5458993B2 - 配線設計装置、配線設計方法及び配線設計プログラム - Google Patents

配線設計装置、配線設計方法及び配線設計プログラム Download PDF

Info

Publication number
JP5458993B2
JP5458993B2 JP2010061424A JP2010061424A JP5458993B2 JP 5458993 B2 JP5458993 B2 JP 5458993B2 JP 2010061424 A JP2010061424 A JP 2010061424A JP 2010061424 A JP2010061424 A JP 2010061424A JP 5458993 B2 JP5458993 B2 JP 5458993B2
Authority
JP
Japan
Prior art keywords
line
path
wiring
noise
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010061424A
Other languages
English (en)
Other versions
JP2011197805A (ja
Inventor
寿康 坂田
栄一 今野
貴彦 織田
一徳 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010061424A priority Critical patent/JP5458993B2/ja
Priority to US13/048,687 priority patent/US8402422B2/en
Publication of JP2011197805A publication Critical patent/JP2011197805A/ja
Application granted granted Critical
Publication of JP5458993B2 publication Critical patent/JP5458993B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は複数の導電層を有するプリント配線板の配線設計を行う配線設計装置、配線設計方法及び配線設計プログラムに関する。
近年、マイクロプロセッサと、マイクロプロセッサを搭載するプリント配線板とにおける信号の伝播速度は、年々上昇している。マイクロプロセッサと、マイクロプロセッサを搭載するプリント配線板とにおける信号の伝播速度は、例えば従来のMbpsからGbpsクラスへと急激に高速化している。
図1はLSI動作周波数が年々上昇している様子を表したグラフ図である。LSI動作周波数の上昇に伴い、プリント配線板には、線長制限付きプリント配線板(基板)が使われるようになった。プリント配線板における信号の伝播速度は、ギガビットEthernet(登録商標)の場合に1.25Gbps,PCI Express(登録商標)の場合に2.5Gbps,Serial ATAの場合に1.5Gbpsとなる。
信号の伝播速度の高速化や低電圧化に伴い、プリント配線板は、従来と比較して信号に混入するノイズが大きくなったり、信号のノイズへの耐性が弱くなったりするなどの現象が発生している。このため、プリント配線板では、ノイズ対策が重大な課題となってきている(例えば特許文献1及び2参照)。
また、プリント配線板はノイズ軽減のために線長制限など、配線設計時の配線制約条件の指示が当たり前となってきている(例えば特許文献3参照)。
特開平11−316774号公報 特開平3−250266号公報 特開2001−184384号公報
一般に、プリント配線板の配線設計作業は、配線制約条件により指示された線長制限を確保するためなどの理由から、何度も配線をやり直して経路を変更しながら進める。このため、従来のプリント配線板の配線設計作業では、信号にノイズが混入する様々なケースを回避するように配線しても無駄になることが多く、信号へのノイズの混入を回避するように配線する回避作業をしていなかった。
つまり、従来のプリント配線板の配線設計作業は、配線制約条件により指示された線長制限を確保するようにして一通り配線設計作業が完了したあと、信号にノイズが混入する様々なパターンをユーザが手動で探し出して修正していることが多かった。
なお、配線制約条件により指示された線長制限を確保するようにして一通り配線設計作業が完了したあと、信号にノイズが混入する様々なパターンを探し出して修正する場合は配線制約条件により指示された線長制限を確保した状態を維持したまま、信号にノイズが混入する様々なパターンを修正しなければならない。
従来のように、一つの導電層を有するプリント配線板や信号の伝播速度が低速のプリント配線板であれば、配線設計作業はXY軸を考慮すればよく、又、信号にノイズが混入するパターンも少ないため、ユーザが手動で探し出して修正することもできた。
しかしながら、複数の導電層を有するプリント配線板において、信号にノイズが混入する様々なパターン(物理的状況)をユーザが探し出して修正することは、信号の伝播速度の高速化,プリント配線板の大規模化による修正対象箇所の増加により手間が掛かり過ぎるという問題があった。
本発明の一実施形態は、複数の導電層を有するプリント配線板の配線設計においてノイズ軽減及び線長調整を自動的に行う配線設計装置、配線設計方法及び配線設計プログラムを提供することを目的とする。
上記課題を解決するため、本発明の一実施形態は、複数の導電層を有するプリント配線板の配線設計を行う配線設計装置であって、配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段とを有し、前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する。
なお、本発明の一実施形態の構成要素、表現又は構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
本発明の一実施形態によれば、複数の導電層を有するプリント配線板の配線設計においてノイズ軽減及び線長調整を自動的に行う配線設計装置、配線設計方法及び配線設計プログラムを提供可能である。
LSI動作周波数が年々上昇している様子を表したグラフ図である。 本実施例のCAD装置の一例のハードウェア構成図である。 本実施例のCAD装置の一例のブロック構成図である。 プリント配線板DBの一例のデータ構成図である。 作業用データ格納部の一例のデータ構成図である。 配線設計を行う複数の導電層を有するプリント配線板の層構成を表した一例の構成図である。 経路変更処理及び線長調整処理の一例を表した説明図である。 経路変更処理及び線長調整処理の他の例を表した説明図である。 経路変更処理及び線長調整処理の手順を表した一例のフローチャートである。 ステップS4の処理の詳細を表した一例のフローチャートである。 線長を縮める処理の詳細を表した一例のフローチャートである。 線長を延ばす処理の詳細を表した一例のフローチャートである。 ラインのビア逃げ上を通過する箇所について行うステップS2の処理の詳細を表した一例のフローチャートである。 ラインのビア逃げ上を通過する箇所について行うステップS2の処理の一例のイメージ図である。 経路変更処理の他の例を表した説明図である。 経路変更処理の手順を表した他の例のフローチャートである。 ステップS51の処理の詳細を表した一例のフローチャートである。 経路変更処理の他の例を表した説明図である。 経路変更処理の手順を表した他の例のフローチャートである。 ステップS73の処理の詳細を表した一例のフローチャートである。 ステップS74の処理の詳細を表した一例のフローチャートである。 ステップS74の処理の一例のイメージ図である。 配線設計を行う複数の導電層を有するプリント配線板の層構成を表した他の例の構成図である。 経路変更処理の他の例を表した説明図である。 経路変更処理の手順を表した他の例のフローチャートである。 ステップS102の処理の詳細を表した一例のフローチャートである。 ステップS104の処理の詳細を表した一例のフローチャートである。 ステップS104の処理の一例のイメージ図である。 経路変更処理の他の例を表した説明図である。 ペアラインのビア逃げ上を通過する箇所について行うステップS2の処理の詳細を表した他の例のフローチャートである。 ペアラインのビア逃げ上を通過する箇所について行うステップS2の処理の他の例のイメージ図である。 経路変更処理の他の例を表した説明図である。 ラインのビア逃げ上を通過する箇所について行うステップS2の処理の詳細を表した他の例のフローチャートである。 ラインのビア逃げ上を通過する箇所について行うステップS2の処理の他の例のイメージ図である。
次に、本発明を実施するための形態を、以下の実施例に基づき図面を参照しつつ説明していく。なお、本実施例では配線設計装置の一例としてCAD装置(Computer Aided Design)を例に説明するが、CAD装置に限定するものではない。
(ハードウェア構成)
図2は本実施例のCAD装置の一例のハードウェア構成図である。CAD装置1はスタンドアローンの形態でも良いし、インターネットやLAN等のネットワーク経由でユーザ端末にデータ通信可能に接続された形態でもよい。CAD装置1は、バスBで相互に接続されている入力装置11,出力装置12,ドライブ装置13,補助記憶装置14,主記憶装置15,演算処理装置16及びインターフェース装置17を有する。
入力装置11はキーボードやマウス等である。入力装置11は、各種信号を入力するために用いられる。出力装置12はディスプレイ装置等である。出力装置12は、各種ウインドウやデータ等を表示するために用いられる。インターフェース装置17は、モデム又はLANカード等である。インターフェース装置17は、ネットワークに接続する為に用いられる。
本実施例の配線設計プログラムは、CAD装置1を制御する各種プログラムの少なくとも一部である。配線設計プログラムは例えば記録媒体18の配布やネットワークからのダウンロードなどによって提供される。配線設計プログラムを記録した記録媒体18は、CD−ROM、フレキシブルディスク、光磁気ディスク等の様に情報を光学的,電気的或いは磁気的に記録する記録媒体、ROM、フラッシュメモリ等の様に情報を電気的に記録する半導体メモリ等、様々なタイプの記録媒体を用いることができる。
配線設計プログラムを記録した記録媒体18がドライブ装置13にセットされると、配線設計プログラムは、記録媒体18からドライブ装置13を介して補助記憶装置14にインストールされる。なお、ネットワークからダウンロードされた配線設計プログラムはインターフェース装置17を介して、補助記憶装置14にインストールされる。補助記憶装置14はインストールされた配線設計プログラムの他、必要なファイル,データ等を格納する。
主記憶装置15は、CAD装置1の起動時に補助記憶装置14から配線設計プログラムを読み出して格納する。演算処理装置16は主記憶装置15に格納された配線設計プログラムに従って、後述するような各種処理を実現している。
(ブロック構成)
図3は本実施例のCAD装置の一例のブロック構成図である。CAD装置1は、CAD機能部21,ノイズ混入箇所抽出部22,経路変更処理部23,線長調整部24,プリント配線板データベース(DB)25,作業用データ格納部26を有する。
CAD機能部21は一般的なCADの機能を有している。CAD機能部21は例えば特開平11−110434号公報に記載されているような周知の機能を有している。CAD機能部21はライン(信号線)の線長,並走距離,間隙を計算する機能,画面表示を行う機能などを有している。CAD機能部21は配線制約条件により指示された線長制限や等長配線などの指定線長を確保するようにして一通り配線設計を完了させる。なお、CAD機能部21が有している機能は周知である為、説明を省略する。
ノイズ混入箇所抽出部22は、CAD機能部21が一通り完了させた配線設計におけるラインの経路とラインの周囲の物理的状況とから信号にノイズが混入する状況にあるライン上の箇所を抽出する。なお、ノイズ混入箇所抽出部22の詳細については後述する。
経路変更処理部23は、ノイズ混入箇所抽出部22が抽出した信号にノイズが混入する状況にあるライン上の箇所について、信号にノイズが混入する状況を回避する位置へ移動するようにラインの経路を変更する。なお、経路変更処理部23の詳細については、後述する。
また、線長調整部24は、経路変更処理部23がラインの経路を変更することで線長に変化が生じたとしても、指定線長を確保した状態を維持できるように、ラインの線長調整を行う。なお、線長調整部24の詳細については、後述する。CAD装置1のノイズ混入箇所抽出部22,経路変更処理部23及び線長調整部24は本実施例で追加された機能である。
プリント配線板DB25は、CAD装置1が使用する各種情報を格納する。図4はプリント配線板DBの一例のデータ構成図である。図4のプリント配線板DB25は、基板情報31,層情報32,部品情報33,ネット情報34,パターン情報35,配線制約条件情報36を有する。
基板情報31は、層構成,基板サイズなどの情報である。層情報32は、層数,各層の属性などの情報である。部品情報33は、部品ピン,部品形状などの情報である。部品ピンの情報には、座標,ネット,逃げ形状などが含まれる。ネット情報34は、信号名,電圧値,伝播速度,その他のプロパティなどの情報である。
また、パターン情報35は、ビア,ライン,面パターンなどの情報である。ビアの情報には、座標,ネット,逃げ形状などが含まれる。ラインの情報には、座標,ネットなどが含まれる。面パターンの情報には、座標,ネットなどが含まれる。
また、配線制約条件情報36は、指定線長,伝播速度毎のビア逃げ上通過の許容個数,面パターン外周とラインとの必要距離,層間クロストークの許容長,層間クロストーク回避の平行ライン間隙などの情報である。指定線長の情報には、線長制限,等長配線の指定が含まれる。
図3に戻り、作業用データ格納部26はCAD装置1が処理中に生成する作業用データを格納する。図5は作業用データ格納部の一例のデータ構成図である。作業用データ格納部26は、例えばライン毎のビア逃げ上を通過したビアの情報41,層間クロストークを生じるライン区間i対ライン区間jの情報42などを格納する。ライン毎のビア逃げ上を通過したビアの情報41は、ビア逃げ上を通過した信号(ライン)名と、ビア逃げ上を通過されたビアとが対応付けられている。層間クロストークを生じるライン区間i対ライン区間jの情報42は、ネットi対ネットjの層間クロストーク長を表している。
図6は配線設計を行う複数の導電層を有するプリント配線板の層構成を表した一例の構成図である。図6のプリント配線板50は、電源(グランド)面パターンを含んでいる隣接層51,配線層52,電源(グランド)面パターンを含んでいる隣接層53を有する層構成となっている。
プリント配線板50は、隣接層51,配線層52及び隣接層53を貫通するようにビア54が設けられている。ビア54は層間を接続するため、例えば層を貫通する穴の内側に導体をめっきにより形成したものである。隣接層51,53には、ビア54と電源(グランド)面パターンとを絶縁させるための逃げ(以下、ビア逃げという)55,56が設けられている。
配線層52はライン(信号線)57が配線されている。ライン57は隣接層51,53のビア逃げ55,56に相当する配線層52上の位置(以下、単にビア逃げ上という)58を通過している。なお、ライン57のビア逃げ上58を通過する箇所は、ライン57の経路とライン57の周囲の物理的状況とから信号にノイズが混入する状況にあるライン57上の箇所の一例である。
本実施例のCAD装置1はライン57のビア逃げ上58を通過する箇所について、信号にノイズが混入する状況を回避する位置へ移動するように、言い換えればライン57がビア逃げ上58を通過しないように、ライン57の経路変更を行う。また、本実施例のCAD装置1はライン57の経路を変更することで線長に変化が生じても、指定線長を確保した状態を維持できるように、ライン57の線長調整を行う。
図7は経路変更処理及び線長調整処理の一例を表した説明図である。図7はプリント配線板50を上方向から透過的に見た様子を表している。図7(a)ではライン57がビア逃げ上58を通過している。また、図7(a)ではライン57に線長調整の為のミアンダ部61が生成されている。
図7(b)ではライン57のビア逃げ上58を通過する箇所について、ビア逃げ上58を通過しないような迂回部62を発生させる経路変更を行っている。また、図7(b)ではライン57に迂回部62を発生させたことにより線長が延びたため、ミアンダ部61を短くして指定線長を維持している。
図8は経路変更処理及び線長調整処理の他の例を表した説明図である。図8はプリント配線板50を上方向から透過的に見た様子を表している。図8(a)では等長配線のライン57a,57bが配線されている。図8(a)ではライン57aがビア逃げ上58を通過している。なお、図8(a)ではライン57aに線長調整の為のミアンダ部が生成されていない。
図8(b)ではライン57aのビア逃げ上58を通過する箇所について、ビア逃げ上58を通過しないような迂回部62を発生させる経路変更を行っている。図8(b)ではライン57aに迂回部62を発生させたことにより線長が延びたため、ミアンダ部を短くして指定線長を維持する必要がある。
しかし、ライン57aはミアンダ部が生成されていないため、迂回部62を発生させたことにより線長が延びた分を、縮めることができない。なお、ミアンダ部が生成されている場合であっても、何らかの理由によりミアンダ部を短くできない場合も、ライン57aは迂回部62を発生させたことにより線長が延びた分を、縮めることができない。
そこで、図8(b)ではライン57aと等長配線であるライン57bにミアンダ部63を生成することによりライン57bを延ばして、ライン57a,57bを等長配線とする指定線長を維持している。
図7及び図8に示した経路変更処理及び線長調整処理は例えば図9のフローチャートに示す手順により実現される。図9は、経路変更処理及び線長調整処理の手順を表した一例のフローチャートである。なお、ここでは図7に示した経路変更処理及び線長調整処理を例として説明する。
ステップS1に進み、ノイズ混入箇所抽出部22は、CAD機能部21が一通り完了させた配線設計におけるライン57の経路とラインの周囲の物理的状況とから信号にノイズが混入する状況にあるライン57上の箇所の一例である、ライン57のビア逃げ上58を通過する箇所を抽出する。なお、ライン57のビア逃げ上58を通過する箇所を抽出する処理は、プリント配線板DB25のパターン情報35を利用して行う。ノイズ混入箇所抽出部22は抽出したライン57のビア逃げ上58を通過する箇所を、例えば作業用データ格納部26に格納する。
ステップS2に進み、経路変更処理部23は、作業用データ格納部26に格納されたライン57のビア逃げ上58を通過する箇所について、ビア逃げ上58を通過しないような迂回部62を発生させる経路変更を行うことにより、ノイズを軽減させる。なお、ライン57のビア逃げ上58を通過する箇所について、ビア逃げ上58を通過しないような迂回部62を発生させる経路変更を行う処理は、プリント配線板DB25の部品情報33,パターン情報35を利用及び更新することで行う。経路変更処理部23はビア逃げ上58を通過しないような迂回部62を発生させた経路変更について、例えば作業用データ格納部26に格納する。
ステップS3に進み、線長調整部24は、作業用データ格納部26に格納されたビア逃げ上58を通過しないような迂回部62を発生させた経路変更について、線長が変化したか否かを判定する。図7の例ではライン57に迂回部62が発生したことにより線長が延びたため、線長が変化したと判定される。線長が変化したと判定すると、線長調整部24はステップS4に進み、迂回部62が発生したことにより線長が延びた変化分を相殺するように、ミアンダ部61を短くして指定線長を維持したあと、図9のフローチャートの処理を終了する。一方、線長が変化していないと判定すると、線長調整部24はステップS4の処理を行わずに、図9のフローチャートの処理を終了する。なお、ステップS3及びS4の処理は、プリント配線板DB25の部品情報33,パターン情報35,配線制約条件情報36を利用及び更新することで行う。
図10は、ステップS4の処理の詳細を表した一例のフローチャートである。ステップS11に進み、線長調整部24は作業用データ格納部26に格納されたビア逃げ上58を通過しないような迂回部62を発生させた経路変更について、線長が延びたか否かを判定する。線長が延びたか否かの判定はCAD機能部21のラインの線長を計算する機能により実現できる。図7の例ではライン57に迂回部62が発生したことにより線長が延びたと判定される。
線長が延びたと判定すると、線長調整部24はステップS12に進み、経路変更箇所である迂回部62以外のところの線長を縮めることで、迂回部62が発生したことにより線長が延びた変化分を相殺する。図7の例ではミアンダ部61を短くすることで、迂回部62が発生したことにより線長が延びた変化分を相殺している。線長を縮める処理の詳細は後述する。
ステップS13に進み、線長調整部24は、迂回部62が発生したことにより線長が延びた変化分を相殺できるだけ、経路変更箇所である迂回部62以外のところの線長を縮められたか否かを判定する。図7の例ではミアンダ部61を短くすることで、迂回部62が発生したことにより線長が延びた変化分を相殺しているため、迂回部62が発生したことにより線長が延びた変化分を相殺できるだけ、経路変更箇所である迂回部62以外のところの線長を縮められたと判定される。
迂回部62が発生したことにより線長が延びた変化分を相殺できるだけ、経路変更箇所である迂回部62以外のところの線長を縮められたと判定すると、線長調整部24は図10のフローチャートの処理を終了する。
なお、ステップS13において、迂回部62が発生したことにより線長が延びた変化分を相殺できるだけ、経路変更箇所である迂回部62以外のところの線長を縮められないと判定すると、線長調整部24はステップS14に進み、ライン57と同じバス内の他のライン(ライン57と等長配線である他のライン)の数だけステップS15の処理を繰り返し行う。
ステップS15に進み、線長調整部24は同じバス内の他のラインに例えばミアンダ部を生成して線長を延ばすことで、迂回部62が発生したことによりライン57の線長が延びた変化分を相殺する。線長を延ばす処理の詳細は後述する。
また、ステップS11において、線長が延びていないと判定すると、線長調整部24はステップS16に進み、経路変更箇所以外のところの線長を延ばすことで、ノイズを軽減させるための経路変更により線長が縮んだ変化分を相殺する。線長を延ばす処理の詳細は後述する。
ステップS17に進み、線長調整部24は、ノイズを軽減させるための経路変更により線長が縮んだ変化分を相殺できるだけ、経路変更箇所以外のところの線長を延ばせたか否かを判定する。ノイズを軽減させるための経路変更により線長が縮んだ変化分を相殺できるだけ、経路変更箇所以外のところの線長を延ばせたと判定すると、線長調整部24は図10のフローチャートの処理を終了する。なお、ステップS17において、ノイズを軽減させるための経路変更により線長が縮んだ変化分を相殺できるだけ、経路変更箇所以外のところの線長を延ばせないと判定すると、線長調整部24はステップS18に進み、ライン57と同じバス内の他のラインの数だけステップS19の処理を繰り返し行う。線長調整部24はステップS19に進み、同じバス内の他のラインの線長を縮めることで、ノイズを軽減させるための経路変更により線長が縮んだ変化分を相殺する。線長を縮める処理の詳細は後述する。
図10のフローチャートにおいて、線長を縮める処理は例えば図11のフローチャートに示す手順で行う。ステップS21に進み、線長調整部24はプリント配線板DB25のパターン情報35から線長を縮めるラインの情報を読み出し、線長を縮めるラインを端点から順に追う。
ステップS22に進み、線長調整部24は線長を縮めるラインにミアンダ部が生成されているかを探索する。ステップS23に進み、線長調整部24は線長を縮めるラインにミアンダ部があったか否かを判定する。線長を縮めるラインにミアンダ部がなければ、線長調整部24は図11に示すフローチャートの処理を終了する。線長を縮めるラインにミアンダ部があれば、線長調整部24はステップS24に進み、ノイズ軽減の為に経路変更した箇所がミアンダ部に含まれるか否かを判定する。なお、ノイズ軽減の為に経路変更した箇所の情報は作業用データ格納部26から読み出す。
ノイズ軽減の為に経路変更した箇所がミアンダ部に含まれていれば、線長調整部24はステップS22に戻る。ノイズ軽減の為に経路変更した箇所がミアンダ部に含まれていなければ、線長調整部24はステップS25に進み、ミアンダ部の平行した部分のラインをそれぞれ短くすることで、線長を縮めるラインを目標値まで短くすることを試みる。図7の例では、ミアンダ部61を短くすることで、ライン57に迂回部62を発生させたことにより線長が延びた変化分を相殺している。
ステップS26に進み、線長調整部24は線長を縮めるラインを目標値まで縮められていないと判定すれば、ステップS22に戻る。線長を縮めるラインを目標値まで縮められたと判定すれば、図11に示すフローチャートの処理を終了する。線長調整部24による線長調整処理の結果はプリント配線板DB25に反映される。
図10のフローチャートにおいて、線長を延ばす処理は例えば図12のフローチャートに示す手順で行う。ステップS31に進み、線長調整部24はプリント配線板DB25のパターン情報35から線長を延ばすラインの情報を読み出し、線長を延ばすラインを端点から順に追う。
ステップS32に進み、線長調整部24はノイズ軽減の為に経路変更した箇所か否かを判定する。ノイズ軽減の為に経路変更した箇所であれば、線長調整部24はステップS31に戻る。ノイズ軽減の為に経路変更した箇所でなければ、線長調整部24はステップS33に進み、ミアンダ部の生成を試みる。なお、ミアンダ部の生成は、プリント配線板DB25の基板情報31,部品情報33,パターン情報35等を利用及び更新することで行われる。図8の例では、ライン57bにミアンダ部63を生成することでライン57bの線長を延ばし、ライン57aに迂回部62を発生させたことによりライン57aの線長が延びた変化分を相殺している。
ステップS34に進み、線長調整部24は線長を延ばすラインにミアンダ部が生成できたか否かを判定する。線長を延ばすラインにミアンダ部が生成できなければ、線長調整部24はステップS31に戻る。線長を延ばすラインにミアンダ部が生成できれば、線長調整部24はステップS35に進み、線長を延ばすラインを目標値まで延長できたか否かを判定する。
線長を延ばすラインを目標値まで延長できなければ、線長調整部24はステップS31に戻る。線長を延ばすラインを目標値まで延長できれば、線長調整部24は図12に示すフローチャートの処理を終了する。線長調整部24による線長調整処理の結果はプリント配線板DB25に反映される。
図9のステップS2は経路変更処理を表している。ステップS2の経路変更処理はラインの経路とラインの周囲の物理的状況とからノイズ混入箇所抽出部22が抽出した、信号にノイズが混入する状況にあるライン上の箇所について、信号にノイズが混入する状況を回避する位置へ移動するようにラインの経路を変更するものである。
例えば図7の例は、ライン57のビア逃げ上58を通過する箇所が、ライン57の経路とライン57の周囲の物理的状況とから信号にノイズが混入する状況にあるライン57上の箇所の一例として表されている。ここでは、経路変更処理の一例として、ライン57のビア逃げ上58を通過する箇所を、信号にノイズが混入する状況を回避する位置へ移動するようにライン57の経路を変更する例について説明する。
図13は、ラインのビア逃げ上を通過する箇所について行うステップS2の処理の詳細を表した一例のフローチャートである。図14は、ラインのビア逃げ上を通過する箇所について行うステップS2の処理の一例のイメージ図である。
図14(a)に示すように、ライン57はビア逃げ上58を通過している。ステップS41に進み、経路変更処理部23は図14(b)に示すように、ビア逃げ上58の部分にビア逃げ上58に相当する形状の障害物71を仮に設置する。障害物71はビア逃げ上58の部分にライン57が配線できないものであればよく、部品等を仮に設置したものであってもよい。経路変更処理部23は障害物71の情報を、例えば作業用データ格納部26に格納する。
ステップS42に進み、経路変更処理部23は図14(b)に示すように、障害物71の外周とライン57との交点から、ライン57の線幅の半分以上離れた位置でライン57をカットする。経路変更処理部23は障害物71上のライン57を削除する。
ステップS43に進み、経路変更処理部23は図14(c)に示すように、カットしたライン57の端点間に周知の線分探索(最短配線)アルゴリズムを適用し、障害物71を迂回する迂回部62を発生させるように配線を行う。ステップS44に進み、経路変更処理部23は障害物71を削除し、図13に示すフローチャートの処理を終了する。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
図15は経路変更処理の他の例を表した説明図である。なお、線長調整処理は実施例1と同様であるため、説明を省略する。図15はプリント配線板50を上方向から透過的に見た様子を表している。図15(a)ではライン57a〜57dがビア逃げ上58を通過している。なお、何れのラインでも良い場合はライン57と総称する。
図15(a)は一般的なBGA(Ball Grid Array)下のビア54とライン57とを表している。また、ライン57はビア54間に2本ずつ通っている。ライン57a,57bは非高速伝送を行う。ライン57c,57dは高速伝送を行う。
図15(b)では、非高速伝送を行うライン57a,57bのビア逃げ上58を通過する箇所について、ノイズの影響を許容できるため、経路変更を行わない。高速伝送を行うライン57c,57dはビア逃げ上58を通過する箇所について、許容個数までビア逃げ上58を通過したあと、ビア逃げ上58を通過しないような経路変更を行っている。
許容個数はライン57の伝送速度に依存して決定される。なお、許容個数はプリント配線板DB25の配線制約条件情報36に「ビア逃げ上通過の許容個数」として予め設定されている。図15の経路変更処理をユーザが手動で行う場合、許容個数を超えているか否かを確認しながら作業することは非常に手間が掛かるため、全ての箇所を修正することが多い。その結果、図15の経路変更処理をユーザが手動で行う場合は過剰な修正という無駄な作業項数が発生していた。
本実施例による経路変更処理では許容個数までビア逃げ上58を通過したあと、ビア逃げ上58を通過しないような経路変更を行うため、過剰な経路変更を防止できる。
図15に示した経路変更処理は例えば図16のフローチャートに示す手順により実現される。図16は経路変更処理の手順を表した他の例のフローチャートである。なお、ここでは図15に示した経路変更処理を例として説明する。
ステップS51に進み、経路変更処理部23はビア逃げ上58を通過するライン57があるビア54の情報を後述のように作業用データ格納部26の「ライン毎のビア逃げ上を通過したビアの情報」41として記憶する。
ステップS52に進み、経路変更処理部23は作業用データ格納部26の「ライン毎のビア逃げ上を通過したビアの情報」41を参照し、ビア逃げ上58を通過するライン57があるビア54の数だけ、以下の処理を繰り返す。
ステップS53に進み、経路変更処理部23は、ビア54のそれぞれについて、ビア逃げ上58を通過するライン57が属するネットの通過ビア逃げ上58の個数が「ビア逃げ上通過の許容個数」を超えるか否かを判定する。
「ビア逃げ上通過の許容個数」を超えなければ、経路変更処理部23はステップS52に戻る。「ビア逃げ上通過の許容個数」を超えれば、経路変更処理部23はステップS54に進み、ビア逃げ上58を通過しないようなライン57の経路変更を行う。
例えば図15ではライン57dの「ビア逃げ上通過の許容個数」が「2」の例を表している。したがって、図15のライン57dは2個のビア逃げ上58を通過したあと、3個目以降のビア逃げ上58を通過しないような経路変更が行われている。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
ステップS51の処理は例えば図17に示すように行われる。図17はステップS51の処理の詳細を表した一例のフローチャートである。ステップS61に進み、経路変更処理部23は全てのビア54の数だけ、以下の処理を繰り返す。ステップS62に進み、経路変更処理部23はビア54が属する層の数だけ、以下の処理を繰り返す。
ステップS63に進み、経路変更処理部23はビア54の属する層がストリップライン構成の信号(配線)層か否かを判定する。ビア54の属する層がストリップライン構成の信号層でなければ、経路変更処理部23はステップS62に戻る。また、ビア54の属する層がストリップライン構成の信号層であれば、経路変更処理部23はステップS64に進み、隣接層のビア逃げの形状に干渉するライン57を検出する。
ステップS65に進み、経路変更処理部23はステップS64で検出したライン(干渉ライン)57が属するネット単位に、ビア54を「ライン毎のビア逃げ上を通過したビアの情報」41として作業用データ格納部26に記憶する。
図18は経路変更処理の他の例を表した説明図である。なお、線長調整処理は実施例1と同様であるため、説明を省略する。図18はプリント配線板50を上方向から透過的に見た様子を表している。図18(a)ではライン57が電源(グランド)面パターン外周の近くに配線されている。なお、ライン57の電源(グランド)面パターン外周の近くを通過する箇所は、ライン57の経路とライン57の周囲の物理的状況とから信号にノイズが混入する状況にあるライン57上の箇所の一例である。
本実施例のCAD装置1はライン57の電源(グランド)面パターン外周の近くを通過する箇所について、信号にノイズが混入する状況を回避する位置へ移動するように、言い換えればライン57が電源(グランド)面パターン外周の近くを通過しないように、ライン57の経路変更を行う。電源(グランド)面パターン外周の近くか否かは、プリント配線板DB25の配線制約条件情報36に予め設定されている「面パターン外周とラインとの必要距離」を利用して判定する。
図18(b)ではライン57が電源(グランド)面パターン外周の近くを通過する箇所について、プリント配線板DB25の配線制約条件情報36に予め設定されている「面パターン外周とラインとの必要距離」以上、離れるように経路変更を行っている。
図18に示した経路変更処理は例えば図19のフローチャートに示す手順により実現される。図19は経路変更処理の手順を表した他の例のフローチャートである。なお、ここでは図18に示した経路変更処理を例として説明する。
ステップS71に進み、経路変更処理部23はプリント配線板DB25のパターン情報35から面パターンの情報を読み出し、全ての面パターンの数だけ、以下の処理を繰り返し行う。また、ステップS72に進み、経路変更処理部23はプリント配線板DB25のパターン情報35から面パターンの情報を読み出し、面パターン外周の辺の数だけ、以下の処理を繰り返し行う。
ステップS73に進み、経路変更処理部23は、面パターン外周の辺に近いライン57を後述のように検出する。ステップS74に進み、経路変更処理部23は面パターン外周の辺に近いライン57について、プリント配線板DB25の配線制約条件情報36に予め設定されている「面パターン外周とラインとの必要距離」以上、離れるように経路変更を行う。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
ステップS73の処理は例えば図20に示すように行われる。図20はステップS73の処理の詳細を表した一例のフローチャートである。ステップS81に進み、経路変更処理部23は面パターン外周の辺を、プリント配線板DB25の配線制約条件情報36に予め設定されている「面パターン外周とラインとの必要距離」分だけ膨らませた検索領域を作成する。作成した検索領域の情報は例えば作業用データ格納部26に格納される。
ステップS82に進み、経路変更処理部23はプリント配線板DB25のパターン情報35を利用し、検索領域に干渉するライン57を検出する。検出したライン57の情報は例えば作業用データ格納部26に格納される。
ステップS74の処理は例えば図21に示すように行われる。図21はステップS74の処理の詳細を表した一例のフローチャートである。図22はステップS74の処理の一例のイメージ図である。
図22(a)に示すように、ライン57は面パターン外周の辺の近く、言い換えればプリント配線板DB25の配線制約条件情報36に予め設定されている「面パターン外周とラインとの必要距離」よりも面パターン外周の辺の近くを通過している。
ステップS91に進み、経路変更処理部23は図22(b)に示すように、面パターン外周の辺を、プリント配線板DB25の配線制約条件情報36に予め設定されている「面パターン外周とラインとの必要距離」分だけ膨らませた領域に相当する形状の障害物81を仮に設置する。経路変更処理部23は障害物81の情報を、例えば作業用データ格納部26に格納する。
ステップS92に進み、経路変更処理部23は図22(b)に示すように、障害物81の外周とライン57との交点から、ライン57の線幅の半分以上離れた位置でライン57をカットする。経路変更処理部23は障害物81上のライン57を削除する。
ステップS93に進み、経路変更処理部23は図22(c)に示すように、カットしたライン57の端点間に周知の線分探索(最短配線)アルゴリズムを適用し、障害物81を迂回するように配線を行う。ステップS94に進み、経路変更処理部23は障害物81を削除し、図21に示すフローチャートの処理を終了する。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
図23は配線設計を行う複数の導電層を有するプリント配線板の層構成を表した他の例の構成図である。図23のプリント配線板90は、隣接する配線層91,92を有する層構成となっている。配線層91はライン93が配線されている。配線層92はライン94が配線されている。
配線層91に配線されているライン93の経路は、XY軸で見たとき、隣接する配線層92に配置されているライン94の経路と重複している。以下では、XY軸で見たときを前提として説明する。隣接する配線層91,92に配線されているライン93,94は経路が重複しているため、層間クロストークを生じる。
隣接する配線層91,92上で経路が重複しているライン93,94の箇所は、ライン93,94の経路とライン93,94の周囲の物理的状況とから信号にノイズが混入する状況にあるライン93,94上の箇所の一例である。
本実施例のCAD装置1は、隣接する配線層91,92上で経路が重複しているライン93,94の箇所について、経路が重複しないようにライン93,94の経路変更を行うことで、信号にノイズが混入する状況を回避する位置へ移動する。
図24は経路変更処理の他の例を表した説明図である。なお、線長調整処理は実施例1と同様であるため、説明を省略する。図24はプリント配線板90を上方向から透過的に見た様子を表している。図24(a)では配線層iに配線されたライン(信号線)93の経路と配線層iに隣接する配線層(以下、隣接層という)に配線されたライン94との経路とが一部重複している。ライン93及びライン94の重複する箇所は層間クロストークを生じる層間クロストーク区間である。
図24(b)は層間クロストーク区間について、層間クロストークの許容長を超えて層間で並走するライン93,94を、層間クロストークを回避できる平行ライン間隙位置へ移動するように経路変更している。なお、層間クロストークの許容長は、プリント配線板DB25の配線制約条件情報36に「層間クロストークの許容長」として予め設定されている。ライン93,94の並走距離はCAD機能部21のラインの並走距離を計算する機能により実現できる。
また、層間クロストークを回避できる平行ライン間隙は、プリント配線板DB25の配線制約条件情報36に「層間クロストーク回避の平行ライン間隙」として予め設定されている。層間クロストークを回避できる平行ライン間隙位置はCAD機能部21のラインの間隙を計算する機能により実現できる。
図24(b)は層間クロストークの許容長が「0」の例を表している。なお、層間クロストークの許容長が「0」を超える値である場合、層間クロストーク区間は、層間クロストークの許容長を超えて層間で並走しているライン93,94の箇所について、層間クロストークを回避できる平行ライン間隙位置へ移動するように経路変更される。本実施例による経路変更処理では、層間クロストークの許容長を超えた分だけ層間クロストークを回避できる平行ライン間隙位置へ移動することで、過剰な経路変更を防止できる。
図24に示した経路変更処理は例えば図25のフローチャートに示す手順により実現される。図25は経路変更処理の手順を表した他の例のフローチャートである。なお、ここでは図24に示した経路変更処理を例として説明する。
ステップS101に進み、経路変更処理部23はプリント配線板DB25のパターン情報35からラインの情報を読み出し、全てのネット(信号ネット)の数だけ、以下の処理を繰り返し行う。ステップS102に進み、経路変更処理部23は配線層iに配線されたライン93と経路が重複する隣接層に配線されたライン94を、層間クロストークを発生する隣接層に配線されたライン94として検出する。なお、経路変更処理部23はライン93及びライン94の経路が重複する層間クロストーク区間の情報を作業用データ格納部26の「層間クロストークを生じるライン区間i対ライン区間jの情報」42として記憶する。
ステップS103に進み、経路変更処理部23は、層間クロストーク区間が層各クロストークの許容長を超えているか否かを判定する。経路変更処理部23は層間クロストーク区間が層各クロストークの許容長を超えていなければ、ステップS102に戻る。
層間クロストーク区間が層各クロストークの許容長を超えていれば、経路変更処理部23はステップS104に進み、層各クロストークの許容長を超える長さの分だけ、層間クロストーク区間を平行ライン間隔位置へ移動する。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
ステップS102の処理は例えば図26に示すように行われる。図26はステップS102の処理の詳細を表した一例のフローチャートである。ステップS111に進み、経路変更処理部23は配線層iに配線されたライン93を、プリント配線板DB25の配線制約条件情報36に予め設定されている「層間クロストーク回避の平行ライン間隙」分だけ膨らませた検索領域を作成する。
ステップS112に進み、経路変更処理部23はプリント配線板DB25のパターン情報35を利用し、隣接層で検索領域に干渉するライン94を検出する。ステップS113に進み、経路変更処理部23は、ライン93及びライン94の経路が重複する層間クロストーク区間の長さ(層間クロストーク長)を計算する。層間クロストーク長はCAD機能部21のラインの並走距離を計算する機能により計算できる。
ステップS114に進み、経路変更処理部23は着目ネット対隣接層ネット毎に層間クロストーク長を合算し、作業用データ格納部26の「層間クロストークを生じるライン区間i対ライン区間jの情報」42として格納する。具体的には、ライン93及びライン94の層間クロストーク長が作業用データ格納部26の「層間クロストークを生じるライン区間i対ライン区間jの情報」42として格納される。
ステップS104の処理は例えば図27に示すように行われる。図27はステップS104の処理の詳細を表した一例のフローチャートである。図28はステップS104の処理の一例のイメージ図である。
図28(a)に示すように、配線層iに配線されたライン93の経路と隣接層に配線されたライン94との経路とが一部重複している。ライン93及びライン94の重複する箇所は層間クロストークを生じる層間クロストーク区間である。図28(a)ではライン93及びライン94の経路が重複する層間クロストーク長が層間クロストークの許容長を超えている。
ステップS121に進み、経路変更処理部23は図28(b)に示すように、層間クロストーク区間のうち、層間クロストークの許容長を超える分の長さを持つ線分を、プリント配線板DB25の配線制約条件情報36に予め設定されている「層間クロストーク回避の平行ライン間隙」分だけ膨らませた領域に相当する形状の障害物101を生成して仮に配置する。
ステップS122に進み、経路変更処理部23は図28(b)に示すように、障害物101の外周とライン94との交点から、ライン94の線幅の半分以上離れた位置でライン94をカットする。経路変更処理部23は障害物101上のライン94を削除する。
ステップS123に進み、経路変更処理部23は図28(c)に示すように、カットしたライン94の端点間に周知の線分探索(最短配線)アルゴリズムを適用し、障害物101を迂回するように配線を行う。ステップS124に進み、経路変更処理部23は障害物101を削除し、図27に示すフローチャートの処理を終了する。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
図29は経路変更処理の他の例を表した説明図である。なお、線長調整処理は実施例1と同様であるため、説明を省略する。図29(a)及び図29(b)はプリント配線板50を上方向から透過的に見た様子を表している。図29(a)は図7のライン57がペアライン(ペア配線)111になった例である。図29(a)ではペアライン111がビア逃げ上58を通過している。
図29(b)ではペアライン111のビア逃げ上58を通過する箇所について、ビア逃げ上58を通過しないような迂回部62を発生させる経路変更を行っている。なお、ペアライン111のペア間隔は保持されている。
また、図29(c)及び図29(d)はプリント配線板90を上方向から透過的に見た様子を表している。図29(c)は図24のライン94がペアライン112になった例である。図29(c)では配線層iに配線されたライン93の経路と隣接層に配線されたペアライン112との経路とが一部重複している。
図29(d)は層間クロストーク区間について、層間クロストークの許容長を超えてライン93と層間で並走するペアライン112を、層間クロストークを回避できる平行ライン間隙位置へ移動するように経路変更している。なお、ペアライン112のペア間隔は保持されている。
ここでは、経路変更処理の一例として、ペアライン111のビア逃げ上58を通過する箇所を、信号にノイズが混入する状況を回避する位置へ移動するようにペアライン111の経路を変更する例について説明する。
図30は、ペアラインのビア逃げ上を通過する箇所について行うステップS2の処理の詳細を表した他の例のフローチャートである。図31は、ペアラインのビア逃げ上を通過する箇所について行うステップS2の処理の他の例のイメージ図である。
図31(a)に示すように、ペアライン111はビア逃げ上58を通過している。ステップS131に進み、経路変更処理部23は図31(b)に示すように、ビア逃げ上58の部分にビア逃げ上58に相当する形状の障害物71を仮に設置する。経路変更処理部23は障害物71の情報を、例えば作業用データ格納部26に格納する。
ステップS132に進み、経路変更処理部23は、図31(b)に示すように、障害物71の外周とペアライン111のうち障害物71に近い方のライン111aとの交点からライン111aの線幅の半分以上離れた位置で、ライン111aをペアライン111ごとカットする。経路変更処理部23は障害物71上のペアライン111を削除する。
ステップS133に進み、経路変更処理部23は図31(c)に示すように、カットしたペアライン111のうち障害物71に近い方のライン111aの端点間に周知の線分探索(最短配線)アルゴリズムを適用し、障害物71を迂回する迂回部62を発生させるように配線を行う。また、経路変更処理部23は図31(d)に示すように、カットしたペアライン111のうち障害物71にライン111aの次に近いラインの端点間に周知の線分探索(最短配線)アルゴリズムを適用し、ペアライン112のペア間隔が保持されるように配線を行う。つまり、ステップS133の処理はペアライン112に含まれるラインについて障害物71に近い方から順番に行われる。
そして、ステップS134に進み、経路変3処理部23は障害物71を削除し、図30に示すフローチャートの処理を終了する。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
図32は経路変更処理の他の例を表した説明図である。なお、線長調整処理は実施例1と同様であるため、説明を省略する。図32(a)〜図32(e)はプリント配線板50を上方向から透過的に見た様子を表している。図32はBGA下など、複数のビア逃げ上58をライン57が通過するとき、複数のビア逃げ上58を通過しないような経路変更を行う処理を表している。
図32(a)ではライン57が2つのビア逃げ上58を通過している。図32(b)ではライン57のビア逃げ上58を通過する2箇所について、ビア逃げ上58を通過しないような2つの迂回部62を発生させる経路変更を行っている。しかし、図32(b)では2つの迂回部62の間に無駄な波状の経路が発生している。
そこで、図32(c)では2つのビア逃げ上58の部分にビア逃げ上58に相当する形状の障害物71を削除せずに保持しておく。図32(d)では後述のように、2つの迂回部62の間に無駄な波状の経路などを局所的に再配線し、無駄な曲がりを解消する。図32(e)では障害物71が削除される。無駄な曲がりを解消することで、線長調整処理の負荷は軽減される。
図33は、ラインのビア逃げ上を通過する箇所について行うステップS2の処理の詳細を表した他の例のフローチャートである。図34は、ラインのビア逃げ上を通過する箇所について行うステップS2の処理の他の例のイメージ図である。
図34(a)に示すように、ライン57は2つのビア逃げ上58を通過しないような2つの迂回部62を発生させる経路変更を行っている。ステップS141に進み、経路変更処理部23は迂回部62の全てのラインについて以下の処理を繰り返し行う。ステップS142に進み、経路変更処理部23は各ラインを延長した線分(延長線)に最初に接触する要素を抽出する。例えば図34(a)は右側の迂回部62の延長線が左側の迂回部62のラインに接触する。
ステップS143に進み、経路変更処理部23は最初に接触する要素が自ネットのライン57であるかを判定する。経路変更処理部23は最初に接触する要素が自ネットのライン57でなければ、ステップS141に戻る。経路変更処理部23は最初に接触する要素が自ネットのライン57であれば、ステップS144に進み、図34(b)に示すように対象の迂回部62のラインを接触点まで延長する。
ステップS145に進み、経路変更処理部23は迂回部62の間の無駄な波上の経路を余剰ラインとして削除する。ステップS146に進み、経路変更処理部23は2つの障害物71を削除し、図33に示すフローチャートの処理を終了する。経路変更処理部23による経路変更処理の結果はプリント配線板DB25に反映される。
(まとめ)
本実施例では、複数の導電層を有するプリント配線板の配線設計を、CAD装置1で実現する例を説明したが、パッケージソフトの他、WEBサービス等によっても実現可能である。
本発明は、以下に記載する付記のような構成が考えられる。
(付記1)
複数の導電層を有するプリント配線板の配線設計を行う配線設計装置であって、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
を有する配線設計装置。
(付記2)
前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する付記1記載の配線設計装置。
(付記3)
前記経路変更処理手段は、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する付記2記載の配線設計装置。
(付記4)
前記経路変更処理手段は、隣接層に設けられている面パターン外周から必要距離以内の位置に相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターン外周から必要距離以上の位置に相当する配線層上の位置を通過するように前記ラインの経路を変更する付記1記載の配線設計装置。
(付記5)
前記経路変更処理手段は、隣接層に設けられているラインの経路に相当する配線層上の位置を並走する前記ライン上の箇所を、前記隣接層に設けられている前記ラインに相当する前記配線層上の位置から平行ライン間隙以上離れた位置を通過するように前記配線層上の前記ラインの経路を変更する付記1記載の配線設計装置。
(付記6)
前記経路変更処理手段は、前記配線層上の前記ラインが、前記隣接層に設けられている前記ラインの経路に相当する前記配線層上の位置を並走することを許容する許容長に基づき、前記許容長を超えて前記配線層上の前記ラインが、前記隣接層に設けられている前記ラインの経路に相当する前記配線層上の位置を並走しないように、前記配線層上の前記ラインの経路を変更する付記5記載の配線設計装置。
(付記7)
前記経路変更処理手段は、前記ラインがペアラインであるとき、前記ペアラインのペア間隔を保持したまま、前記ペアラインの経路を変更する付記1乃至6何れか一項記載の配線設計装置。
(付記8)
前記経路変更処理手段は、前記ラインの経路を変更する際に発生する前記ラインの経路の曲がりを直線化する付記1乃至3何れか一項記載の配線設計装置。
(付記9)
コンピュータによって実行される配線設計方法であって、
複数の導電層を有するプリント配線板の配線設計を行う前記コンピュータが、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出ステップと、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理ステップと、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整ステップと
を実行する配線設計方法。
(付記10)
複数の導電層を有するプリント配線板の配線設計を行うコンピュータを、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
して機能させるための配線設計プログラム。
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
1 CAD装置
11 入力装置
12 出力装置
13 ドライブ装置
14 補助記憶装置
15 主記憶装置
16 演算処理装置
17 インターフェース装置
18 記録媒体
21 CAD機能部
22 ノイズ混入箇所抽出部
23 経路変更処理部
24 線長調整部
25 プリント配線板データベース(DB)
26 作業用データ格納部
31 基板情報
32 層情報
33 部品情報
34 ネット情報
35 パターン情報
36 配線制約条件情報
41 ビア逃げ上を通過したビアの情報
42 層間クロストークを生じるライン区間i対ライン区間jの情報
50 プリント配線板
51,53 隣接層
52,91,92 配線層
54 ビア
55,56 ビア逃げ
57,57a,57b,93,94 ライン
58 ビア逃げに相当する配線層上の位置
61,63 ミアンダ部
62 迂回部
71,101 障害物
111,112 ペアライン
111a ペアラインのうち障害物に近い方のライン
B バス

Claims (7)

  1. 複数の導電層を有するプリント配線板の配線設計を行う配線設計装置であって、
    配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
    抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
    前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
    を有し、
    前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する配線設計装置。
  2. 前記経路変更処理手段は、隣接層に設けられている面パターン外周から必要距離以内の位置に相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターン外周から必要距離以上の位置に相当する配線層上の位置を通過するように前記ラインの経路を変更する請求項1記載の配線設計装置。
  3. 前記経路変更処理手段は、隣接層に設けられているラインの経路に相当する配線層上の位置を並走する前記ライン上の箇所を、前記隣接層に設けられている前記ラインに相当する前記配線層上の位置から平行ライン間隙以上離れた位置を通過するように前記配線層上の前記ラインの経路を変更する請求項1記載の配線設計装置。
  4. 前記経路変更処理手段は、前記ラインがペアラインであるとき、前記ペアラインのペア間隔を保持したまま、前記ペアラインの経路を変更する請求項1乃至何れか一項記載の配線設計装置。
  5. 前記経路変更処理手段は、前記ラインの経路を変更する際に発生する前記ラインの経路の曲がりを直線化する請求項記載の配線設計装置。
  6. コンピュータによって実行される配線設計方法であって、
    複数の導電層を有するプリント配線板の配線設計を行う前記コンピュータが、
    配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出ステップと、
    抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理ステップと、
    前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整ステップと
    を実行し、
    前記経路変更処理ステップは、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する配線設計方法。
  7. 複数の導電層を有するプリント配線板の配線設計を行うコンピュータを、
    配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
    抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
    前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
    して機能させ
    前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する配線設計プログラム。
JP2010061424A 2010-03-17 2010-03-17 配線設計装置、配線設計方法及び配線設計プログラム Expired - Fee Related JP5458993B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010061424A JP5458993B2 (ja) 2010-03-17 2010-03-17 配線設計装置、配線設計方法及び配線設計プログラム
US13/048,687 US8402422B2 (en) 2010-03-17 2011-03-15 Wiring design device, method and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061424A JP5458993B2 (ja) 2010-03-17 2010-03-17 配線設計装置、配線設計方法及び配線設計プログラム

Publications (2)

Publication Number Publication Date
JP2011197805A JP2011197805A (ja) 2011-10-06
JP5458993B2 true JP5458993B2 (ja) 2014-04-02

Family

ID=44648227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061424A Expired - Fee Related JP5458993B2 (ja) 2010-03-17 2010-03-17 配線設計装置、配線設計方法及び配線設計プログラム

Country Status (2)

Country Link
US (1) US8402422B2 (ja)
JP (1) JP5458993B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943593B2 (ja) * 2011-12-02 2016-07-05 キヤノン株式会社 設計支援装置およびその情報処理方法
CN117545191B (zh) * 2023-11-10 2024-05-24 东莞明瑾电子科技有限公司 一种pcb路由器的组装控制方法、装置、设备及介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250266A (ja) 1990-02-27 1991-11-08 Nec Corp クロストークを考慮した自動配線方法
JP3209597B2 (ja) * 1992-12-28 2001-09-17 株式会社日立製作所 プリント配線基板の設計方法
JP3772529B2 (ja) 1998-05-01 2006-05-10 富士ゼロックス株式会社 プリント基板の設計装置
JP3933833B2 (ja) * 1999-12-27 2007-06-20 富士通株式会社 制約条件を自動的に遵守する配線装置および配線プログラムを記録した記録媒体
JP4341152B2 (ja) * 2000-06-02 2009-10-07 ソニー株式会社 プリント基板の配線構造チェックシステム
US7739624B2 (en) * 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
JP2006344165A (ja) * 2005-06-10 2006-12-21 Fujitsu Ltd レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
US8723047B2 (en) * 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
US8201133B2 (en) * 2008-06-17 2012-06-12 International Business Machines Corporation Printed circuit board with reduced signal distortion

Also Published As

Publication number Publication date
US20110231809A1 (en) 2011-09-22
US8402422B2 (en) 2013-03-19
JP2011197805A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5211694B2 (ja) 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム
US8751996B1 (en) Automatically routing nets according to parasitic constraint rules
TWI581053B (zh) 用於遮罩感知佈線之方法及裝置
US7350175B2 (en) Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon
US20060168551A1 (en) Integrated circuit having a multi-layer structure and design method thereof
US10409943B2 (en) Efficient analog layout prototyping by layout reuse with routing preservation
US9747406B2 (en) Spine routing with multiple main spines
US20100138800A1 (en) Printed circuit board analyzing system, printed circuit board designing assisting system, their methods, and program
JP5458993B2 (ja) 配線設計装置、配線設計方法及び配線設計プログラム
US9536033B2 (en) Board design method and board design device
JP2007286691A (ja) 集積回路設計装置
US7996806B2 (en) Methods and apparatus for layout of multi-layer circuit substrates
US8015529B1 (en) Methods and apparatus for diagonal route shielding
JP4553461B2 (ja) 半導体装置、その設計方法および設計装置
JP4803127B2 (ja) 差動線路emi解析システム、差動線路emi解析方法およびプログラム
US6763503B1 (en) Accurate wire load model
JP2009151364A (ja) 基板設計装置
JP5087900B2 (ja) シミュレーションプログラムおよびシミュレーション装置
JP2009151363A (ja) 基板設計装置
US20190340325A1 (en) Wire routing algorithm
US7877709B2 (en) Method of placing wires
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
WO2006100757A1 (ja) モデリング方法及び装置、プログラム及び記憶媒体
TWI670614B (zh) 使用多個主脊柱的佈線方法及佈線器
US20180165401A1 (en) Non-orthogonal routing on a printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Ref document number: 5458993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees