JP5458993B2 - 配線設計装置、配線設計方法及び配線設計プログラム - Google Patents
配線設計装置、配線設計方法及び配線設計プログラム Download PDFInfo
- Publication number
- JP5458993B2 JP5458993B2 JP2010061424A JP2010061424A JP5458993B2 JP 5458993 B2 JP5458993 B2 JP 5458993B2 JP 2010061424 A JP2010061424 A JP 2010061424A JP 2010061424 A JP2010061424 A JP 2010061424A JP 5458993 B2 JP5458993 B2 JP 5458993B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- path
- wiring
- noise
- route
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 133
- 238000013461 design Methods 0.000 title claims description 52
- 230000008859 change Effects 0.000 claims description 192
- 238000012545 processing Methods 0.000 claims description 121
- 230000006870 function Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 114
- 230000008569 process Effects 0.000 description 109
- 239000011229 interlayer Substances 0.000 description 47
- 238000010586 diagram Methods 0.000 description 24
- 238000013500 data storage Methods 0.000 description 22
- 238000003860 storage Methods 0.000 description 11
- 230000009467 reduction Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図2は本実施例のCAD装置の一例のハードウェア構成図である。CAD装置1はスタンドアローンの形態でも良いし、インターネットやLAN等のネットワーク経由でユーザ端末にデータ通信可能に接続された形態でもよい。CAD装置1は、バスBで相互に接続されている入力装置11,出力装置12,ドライブ装置13,補助記憶装置14,主記憶装置15,演算処理装置16及びインターフェース装置17を有する。
図3は本実施例のCAD装置の一例のブロック構成図である。CAD装置1は、CAD機能部21,ノイズ混入箇所抽出部22,経路変更処理部23,線長調整部24,プリント配線板データベース(DB)25,作業用データ格納部26を有する。
本実施例では、複数の導電層を有するプリント配線板の配線設計を、CAD装置1で実現する例を説明したが、パッケージソフトの他、WEBサービス等によっても実現可能である。
(付記1)
複数の導電層を有するプリント配線板の配線設計を行う配線設計装置であって、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
を有する配線設計装置。
(付記2)
前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する付記1記載の配線設計装置。
(付記3)
前記経路変更処理手段は、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する付記2記載の配線設計装置。
(付記4)
前記経路変更処理手段は、隣接層に設けられている面パターン外周から必要距離以内の位置に相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターン外周から必要距離以上の位置に相当する配線層上の位置を通過するように前記ラインの経路を変更する付記1記載の配線設計装置。
(付記5)
前記経路変更処理手段は、隣接層に設けられているラインの経路に相当する配線層上の位置を並走する前記ライン上の箇所を、前記隣接層に設けられている前記ラインに相当する前記配線層上の位置から平行ライン間隙以上離れた位置を通過するように前記配線層上の前記ラインの経路を変更する付記1記載の配線設計装置。
(付記6)
前記経路変更処理手段は、前記配線層上の前記ラインが、前記隣接層に設けられている前記ラインの経路に相当する前記配線層上の位置を並走することを許容する許容長に基づき、前記許容長を超えて前記配線層上の前記ラインが、前記隣接層に設けられている前記ラインの経路に相当する前記配線層上の位置を並走しないように、前記配線層上の前記ラインの経路を変更する付記5記載の配線設計装置。
(付記7)
前記経路変更処理手段は、前記ラインがペアラインであるとき、前記ペアラインのペア間隔を保持したまま、前記ペアラインの経路を変更する付記1乃至6何れか一項記載の配線設計装置。
(付記8)
前記経路変更処理手段は、前記ラインの経路を変更する際に発生する前記ラインの経路の曲がりを直線化する付記1乃至3何れか一項記載の配線設計装置。
(付記9)
コンピュータによって実行される配線設計方法であって、
複数の導電層を有するプリント配線板の配線設計を行う前記コンピュータが、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出ステップと、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理ステップと、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整ステップと
を実行する配線設計方法。
(付記10)
複数の導電層を有するプリント配線板の配線設計を行うコンピュータを、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
して機能させるための配線設計プログラム。
11 入力装置
12 出力装置
13 ドライブ装置
14 補助記憶装置
15 主記憶装置
16 演算処理装置
17 インターフェース装置
18 記録媒体
21 CAD機能部
22 ノイズ混入箇所抽出部
23 経路変更処理部
24 線長調整部
25 プリント配線板データベース(DB)
26 作業用データ格納部
31 基板情報
32 層情報
33 部品情報
34 ネット情報
35 パターン情報
36 配線制約条件情報
41 ビア逃げ上を通過したビアの情報
42 層間クロストークを生じるライン区間i対ライン区間jの情報
50 プリント配線板
51,53 隣接層
52,91,92 配線層
54 ビア
55,56 ビア逃げ
57,57a,57b,93,94 ライン
58 ビア逃げに相当する配線層上の位置
61,63 ミアンダ部
62 迂回部
71,101 障害物
111,112 ペアライン
111a ペアラインのうち障害物に近い方のライン
B バス
Claims (7)
- 複数の導電層を有するプリント配線板の配線設計を行う配線設計装置であって、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
を有し、
前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する配線設計装置。 - 前記経路変更処理手段は、隣接層に設けられている面パターン外周から必要距離以内の位置に相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターン外周から必要距離以上の位置に相当する配線層上の位置を通過するように前記ラインの経路を変更する請求項1記載の配線設計装置。
- 前記経路変更処理手段は、隣接層に設けられているラインの経路に相当する配線層上の位置を並走する前記ライン上の箇所を、前記隣接層に設けられている前記ラインに相当する前記配線層上の位置から平行ライン間隙以上離れた位置を通過するように前記配線層上の前記ラインの経路を変更する請求項1記載の配線設計装置。
- 前記経路変更処理手段は、前記ラインがペアラインであるとき、前記ペアラインのペア間隔を保持したまま、前記ペアラインの経路を変更する請求項1乃至3何れか一項記載の配線設計装置。
- 前記経路変更処理手段は、前記ラインの経路を変更する際に発生する前記ラインの経路の曲がりを直線化する請求項1記載の配線設計装置。
- コンピュータによって実行される配線設計方法であって、
複数の導電層を有するプリント配線板の配線設計を行う前記コンピュータが、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出ステップと、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理ステップと、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整ステップと
を実行し、
前記経路変更処理ステップは、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する配線設計方法。 - 複数の導電層を有するプリント配線板の配線設計を行うコンピュータを、
配線設計されたラインの経路と該経路の周囲の物理的状況とに基づき、信号にノイズが混入する状況にある前記ライン上の箇所を抽出するノイズ混入箇所抽出手段と、
抽出された前記信号にノイズが混入する状況にある前記ライン上の箇所を、前記信号にノイズが混入する状況を回避する位置へ移動するように前記ラインの経路を変更する経路変更処理手段と、
前記ラインの経路を変更することで前記ラインの線長に変化が生じたときに前記ラインの線長の変化を相殺するように前記ラインの線長調整を行う線長調整手段と
して機能させ、
前記経路変更処理手段は、隣接層に設けられているビアと面パターンとを絶縁させるための逃げに相当する配線層上の位置を通過する前記ライン上の箇所を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように前記ラインの経路を変更する際、前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過することを許容する許容個数に基づき、前記許容個数を超えて前記ラインが前記隣接層に設けられている前記逃げに相当する配線層上の位置を通過しないように、前記ラインの経路を、前記隣接層に設けられている前記面パターンに相当する前記配線層上の位置を通過するように変更する配線設計プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061424A JP5458993B2 (ja) | 2010-03-17 | 2010-03-17 | 配線設計装置、配線設計方法及び配線設計プログラム |
US13/048,687 US8402422B2 (en) | 2010-03-17 | 2011-03-15 | Wiring design device, method and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061424A JP5458993B2 (ja) | 2010-03-17 | 2010-03-17 | 配線設計装置、配線設計方法及び配線設計プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011197805A JP2011197805A (ja) | 2011-10-06 |
JP5458993B2 true JP5458993B2 (ja) | 2014-04-02 |
Family
ID=44648227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061424A Expired - Fee Related JP5458993B2 (ja) | 2010-03-17 | 2010-03-17 | 配線設計装置、配線設計方法及び配線設計プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8402422B2 (ja) |
JP (1) | JP5458993B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5943593B2 (ja) * | 2011-12-02 | 2016-07-05 | キヤノン株式会社 | 設計支援装置およびその情報処理方法 |
CN117545191B (zh) * | 2023-11-10 | 2024-05-24 | 东莞明瑾电子科技有限公司 | 一种pcb路由器的组装控制方法、装置、设备及介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250266A (ja) | 1990-02-27 | 1991-11-08 | Nec Corp | クロストークを考慮した自動配線方法 |
JP3209597B2 (ja) * | 1992-12-28 | 2001-09-17 | 株式会社日立製作所 | プリント配線基板の設計方法 |
JP3772529B2 (ja) | 1998-05-01 | 2006-05-10 | 富士ゼロックス株式会社 | プリント基板の設計装置 |
JP3933833B2 (ja) * | 1999-12-27 | 2007-06-20 | 富士通株式会社 | 制約条件を自動的に遵守する配線装置および配線プログラムを記録した記録媒体 |
JP4341152B2 (ja) * | 2000-06-02 | 2009-10-07 | ソニー株式会社 | プリント基板の配線構造チェックシステム |
US7739624B2 (en) * | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
JP2006344165A (ja) * | 2005-06-10 | 2006-12-21 | Fujitsu Ltd | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 |
US8723047B2 (en) * | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
US8201133B2 (en) * | 2008-06-17 | 2012-06-12 | International Business Machines Corporation | Printed circuit board with reduced signal distortion |
-
2010
- 2010-03-17 JP JP2010061424A patent/JP5458993B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-15 US US13/048,687 patent/US8402422B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110231809A1 (en) | 2011-09-22 |
US8402422B2 (en) | 2013-03-19 |
JP2011197805A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211694B2 (ja) | 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム | |
US8751996B1 (en) | Automatically routing nets according to parasitic constraint rules | |
TWI581053B (zh) | 用於遮罩感知佈線之方法及裝置 | |
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
US20060168551A1 (en) | Integrated circuit having a multi-layer structure and design method thereof | |
US10409943B2 (en) | Efficient analog layout prototyping by layout reuse with routing preservation | |
US9747406B2 (en) | Spine routing with multiple main spines | |
US20100138800A1 (en) | Printed circuit board analyzing system, printed circuit board designing assisting system, their methods, and program | |
JP5458993B2 (ja) | 配線設計装置、配線設計方法及び配線設計プログラム | |
US9536033B2 (en) | Board design method and board design device | |
JP2007286691A (ja) | 集積回路設計装置 | |
US7996806B2 (en) | Methods and apparatus for layout of multi-layer circuit substrates | |
US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
JP4553461B2 (ja) | 半導体装置、その設計方法および設計装置 | |
JP4803127B2 (ja) | 差動線路emi解析システム、差動線路emi解析方法およびプログラム | |
US6763503B1 (en) | Accurate wire load model | |
JP2009151364A (ja) | 基板設計装置 | |
JP5087900B2 (ja) | シミュレーションプログラムおよびシミュレーション装置 | |
JP2009151363A (ja) | 基板設計装置 | |
US20190340325A1 (en) | Wire routing algorithm | |
US7877709B2 (en) | Method of placing wires | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
WO2006100757A1 (ja) | モデリング方法及び装置、プログラム及び記憶媒体 | |
TWI670614B (zh) | 使用多個主脊柱的佈線方法及佈線器 | |
US20180165401A1 (en) | Non-orthogonal routing on a printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5458993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |