JP2009151363A

JP2009151363A - 基板設計装置

Info

Publication number: JP2009151363A
Application number: JP2007326215A
Authority: JP
Inventors: Akihiko Matsumoto; 明彦松本; Satoru Inoue; 哲井上; Tadashi Kubodera; 忠久保寺
Original assignee: SYSTEM DESIGN LAB; SYSTEM DESIGN LABORATORY; YDC CORP
Current assignee: SYSTEM DESIGN LAB; SYSTEM DESIGN LABORATORY; YDC CORP
Priority date: 2007-12-18
Filing date: 2007-12-18
Publication date: 2009-07-09

Abstract

【課題】電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を行うことができる基板設計装置を提供する。
【解決手段】基板設計装置１のＣＰＵ２１には、基板データＤ１から前記プリント基板に形成される電流ループ経路を抽出する電流ループ経路抽出部３３と、電流ループ経路抽出部３３で抽出された電流ループ経路の面積からその電流ループ経路により生ずる電磁的ノイズを算出する放射ノイズ算出部３４と、放射ノイズ算出部３４で得られた結果を表示装置１３に表示させる電流ループ表示部３７とが実現されている。
【選択図】図１

Description

本発明は、プリント基板の設計を行う基板設計装置に係り、特に電流ループ経路の設計が可能な基板設計装置に関する。

近年、プリント基板上における電子部品の配置やプリント基板の配線の配置等を含めたプリント基板の設計は、プリント基板設計ＣＡＤ（Computer Aided Design）と言われる基板設計装置を用いて効率的に行われている。また、近年においては、プリント基板におけるＥＭＣ（Electro Magnetic Compatibility：電磁的両立性）の対策要求が高まっており、電磁的ノイズを低減するために電流が流れる経路とその電流の帰還路（リターンパス）とを含めた電流ループ経路の設計が可能な基板設計装置も提案されている。

尚、電流ループ経路の設計が可能な従来の基板設計装置の詳細については、例えば以下の特許文献１〜３を参照されたい。
特開２００５−２２３１２０号公報特開２０００−３３１０４８号公報特開２００７−１１６２９公報

ところで、マイクロストリップライン等の高周波の電流が流れるプリント基板では、表面に形成された線路を流れる電流のリターンパスは、裏面に形成されたベタ面（例えば、グランドベタ面）内の経路であって表面に形成された配線に沿う経路になることが知られている。また、一般的に電流ループ経路の面積が大きくなるほど、電磁的ノイズが大きくなることも知られている。

上述した特許文献１〜３に開示された基板設計装置は、基本的には中抜き部位等が形成されていない綺麗なベタ面を有する基板に対するリターンパスの設計は可能である。しかしながら、上記の特許文献１〜３に開示された基板設計装置を用いて中抜き部位等が形成されているベタ面や、ベタ面を有せずに線路のみを有するプリント基板についてリターンパスの設計を行おうとすると、電流ループ経路の面積が大きくなって電磁的ノイズを増大させる虞がある。また、特許文献１〜３に開示された技術では、設計された電流ループ経路が電磁的ノイズをどの程度放出するものであるかを評価することもできないという問題があった。

本発明は上記事情に鑑みてなされたものであり、電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を行うことができる基板設計装置を提供することを目的とする。

上記課題を解決するために、本発明の基板設計装置は、プリント基板の設計情報である基板データを用いて電流ループ経路の設計を行う基板設計装置（１）において、前記基板データから前記プリント基板に形成される電流ループ経路を抽出する抽出部（３３）と、前記抽出部で抽出された電流ループ経路の面積から当該電流ループ経路により生ずる電磁的ノイズを算出する算出部（３４）と、前記算出部で得られた結果を表示する表示部（１３、３７）とを備えることを特徴としている。
この発明によると、基板データからプリント基板に形成される電流ループ経路が抽出され、抽出された電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズが算出され、算出された結果が表示される。
また、本発明の基板設計装置は、前記抽出部が、前記プリント基板の表面に対して平行な第１面内における前記電流ループ経路の面積、及び当該第１面に垂直な第２面内における前記電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出することを特徴としている。
また、本発明の基板設計装置は、前記抽出部が、前記電流ループ経路が前記プリント基板に形成されたベタ面を介する場合には、当該ベタ面に形成された中抜き部位と、当該中抜き部の間であって間隔が所定間隔以下である部位とを避ける経路を通る電流ループ経路を抽出することを特徴としている。
また、本発明の基板設計装置は、前記電流ループ経路が、信号線路、電源線路、及びグランド線路の少なくとも１つの線路を介した経路であることを特徴としている。
また、本発明の基板設計装置は、前記電流ループ経路が、前記プリント基板に形成されたベタ面及び所定の形状に形成された所定の配線パターンの少なくとも一方を介した経路であることを特徴としている。
更に、本発明の基板設計装置は、前記電流ループ経路に対して、前記電流ループ経路の面積を小さくするバイパスコンデンサを付加する付加部（３６）を備えることを特徴としている。

本発明によれば、基板データからプリント基板に形成される電流ループ経路を抽出し、抽出した電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズを算出し、算出した結果を表示しているため、電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を容易に行うことができるという効果がある。

以下、図面を参照して本発明の一実施形態による基板設計装置について詳細に説明する。図１は、本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の基板設計装置１は、設計装置本体１１、入力装置１２、及び表示装置１３（表示部）を備えており、ユーザによる入力装置１２を介した指示に応じて設計装置本体１１がプリント基板の設計を行い、その結果を表示装置１３に適宜表示するものである。

設計装置本体１１は、ＣＰＵ（中央処理装置）２１、ＲＡＭ２２、及びハードディスク２３を備える。ＣＰＵ２１は、ハードディスク２３に格納された各種のプログラム（図示省略）に従って、入力装置１２を介したユーザの指示に応じたプリント基板の設計を行う。具体的には、ＣＰＵ２１がハードディスク２３に格納された各種プログラムを読み出すことにより、ＣＰＵ２１上には部品配置修正部３１、配線配置修正部３２、電流ループ経路抽出部３３（抽出部）、放射ノイズ算出部３４（算出部）、エラー判定部３５、バイパスコンデンサ付加部３６、及び電流ループ表示部３７（表示部）が実現され、これらが協働してプリント基板の設計を行う。

部品配置修正部３１は、ユーザによる入力装置１２の操作に応じて、ＩＣ（Integrated Circuit：集積回路）等の電子部品のプリント基板上への配置、及び既にプリント基板上に配置された電子部品の位置の修正等を行う。配線配置修正部３２は、ユーザによる入力装置１２の操作に応じて、プリント基板上に形成される配線の配置及び、既にプリント基板上に配置された配線の修正等を行う。

電流ループ経路抽出部３３は、ユーザによって作成されてハードディスク２３に記録されている基板データＤ１を読み出し、基板データＤ１からプリント基板に形成される電流ループ経路を抽出する。図２は、電流ループ経路抽出部３３で行われる電流ループ経路の抽出処理を説明するための図であって、（ａ）はプリント基板上に形成される回路の一部を示す図であり、（ｂ）は（ａ）に示す回路から抽出される電流ループ経路の一例を示す図である。

図２（ａ）に示す通り、プリント基板上には、所定の信号を送信するドライバＩＣ４１、ドライバＩＣ４１からの信号を受信するレシーバＩＣ４２、及びノイズを除去するバイパスコンデンサ４３と、これらの間を接続する配線４４〜４６とが配置されているとする。ここで配線４４は、ドライバＩＣ４１の電源ピン４１ａとバイパスコンデンサ４３の一方の電極とを接続する。配線４５は、ドライバＩＣ４１のグランドピン４１ｂ、レシーバＩＣ４２のグランドピン４２ａ、及びバイパスコンデンサ４３の他方の電極を接続するグランド線路である。配線４６は、ドライバＩＣ４１の信号ピン４１ｃとレシーバＩＣ４２の信号ピン４２ｂとを接続する信号線路である。

図２（ａ）に示す回路に対して、電流ループ経路抽出部３３は、例えば図２（ｂ）に示す電流ループ経路Ｐを抽出する。つまり、ドライバＩＣ４１の電源ピン４１ｃを始点とすると、配線４６、レシーバＩＣ４２の信号ピン４２ｂからレシーバＩＣ４２の内部を介してレシーバＩＣ４２のグランドピン４２ａに至る経路、配線４５、バイパスコンデンサ４３、配線４４、及びドライバＩＣ４１の電源ピン４１ｃからドライバＩＣ４１の内部を介してドライバＩＣ４１の電源ピン４１ｃに至る経路からなる電流ループ経路Ｐを抽出する。

尚、図２に示した電流ループ経路Ｐは、線路４４（電源線路）、線路４５（グランド線路）、及び線路４６（信号線路）を介した経路となっている。しかしながら、電流ループ経路抽出部３３によって抽出される電流ループ経路は、信号線路、電源線路、及びグランド線路の全てを介した経路である必要はなく、信号線路、電源線路、及びグランド線路の少なくとも１つの線路を介した経路であれば良い。このため、例えば信号線路のみを介した電流ループ経路や、電源線路及びグランド線路のみを介した電流ループ経路も電流ループ経路抽出部３３によって抽出されることがある。

また、電流ループ経路抽出部３３は、図２に示す通り、信号線路、電源線路、及びグランド線路等の所定の形状（例えば、線状）に形成された配線パターンを介する電流ループ経路Ｐを抽出するだけではない。例えば、プリント基板にベタ面が形成されている場合には、ベタ面を介する電流ループ経路や、ベタ面と上記の配線パターンとの双方を介する電流ループ経路を抽出することも可能である。

ここで、プリント基板の表面に形成された配線を流れる電流のリターンパスが、プリント基板の内部又は裏面に形成されたベタ面を介するように設計されている場合には、そのリターンパスは、ベタ面内の経路であって表面に形成された配線に沿う経路になることが知られている。このため、電流ループ経路抽出部３３は、表面に形成された配線を考慮しつつ、ベタ面内における電流ループ経路を抽出する。

また、ベタ面内における電流ループ経路を抽出する場合において、ベタ面に中抜き部位（金属層が形成されていない部位）等があるときには、電流ループ経路抽出部３３は、その中抜き部位、及びそ中抜き部位の間隔が所定間隔以下である部位を避ける経路であって、電流ループ経路の面積を極力増大させない経路を電流ループ経路として抽出する。図３は、ベタ面に中抜き部位が形成されている場合に、抽出される電流ループ経路の一例を示す図である。

図３に示す通り、プリント基板の内部又は裏面に形成されたベタ面Ｂ１の中央部に中抜き部位Ｚ１〜Ｚ４が隣接して形成されているとする。尚、図３においては、プリント基板の表面に形成されたピンＴ１，Ｔ２、及びこれらピンＴ１，Ｔ２間における電流経路Ｐ１１も併せて図示している。図３に示す通り、ベタ面Ｂ１に形成された中抜き部位Ｚ３のために、ベタ面Ｂ１内における電流ループ経路をプリント基板表面における電流経路Ｐ１１に沿う経路とすることはできない。このため、電流ループ経路抽出部３３は、ベタ面Ｂ１を避けつつ電流ループ経路の面積を極力増大させない電流経路Ｐ１２（中抜き部位Ｚ３，Ｚ４を迂回する経路）を抽出する。

ここで、ベタ面Ｂ１内における経路を、ペタ面Ｂ１に形成された中抜き部位の間（例えば、中抜き部位Ｚ２，Ｚ３間）を通る経路にすれば、図３に示す電流経路Ｐ１２よりも電流ループ面積を値策することができるとも考えられる。しかしながら、中抜き部位の間隔が所定間隔以下になると、インピーダンスの変化が変化が生じて高周波電流の反射が生ずるため、電流ループ経路抽出部３３は、かかる部位も避ける図３に示す電流経路Ｐ１２を抽出する。

また、電流ループ経路抽出部３３は、プリント基板の表面に対して平行な面（第１面）内における電流ループ経路の面積、及びこの第１面に垂直な面（第２面）内における電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出する。例えば、電流ループ経路の候補が複数得られる場合において、何れの電流ループ経路についても平面視における面積（第１面内における面積）が、断面視における面積（第２面内における面積）よりも大きいときには、平面視における面積が最小となる電流ループ経路を抽出する。

これに対し、電流ループ経路の候補が複数得られる場合において、何れの電流ループ経路についても断面視における面積（第２面内における面積）が平面視における面積（第１面内における面積）よりも大きいときには、断面視における面積が最小となる電流ループ経路を抽出する。尚、平面視における面積と断面視における面積とを個別に評価するのではなく、平面視における面積と断面視における面積との双方を考慮して、例えばそれらの和が最小となる電流ループ経路を抽出しても良い。

放射ノイズ算出部３４は、電流ループ経路抽出部３３で抽出された電流ループ経路の面積から、その電流ループ経路により生ずる電磁的ノイズを算出する。具体的には、以下の式を用いて電流ループ経路に起因する電界強度Ｅ［Ｖ／ｍ］を算出する。
Ｅ＝１．３１６×１０^−１４・（ｉ・ｆ^２・Ｓ・（Ｋ＋１））／ｄ
尚、上記式において、変数ｉは電流ループ経路を流れる電流の大きさ［Ａ］、変数ｆは同電流の周波数［Ｈｚ］、変数Ｓは電流ループ経路の面積［ｍ^２］である。また、変数ｄはプリント基板（電流ループ経路）から電界強度を測定する測定点までの距離［ｍ］である。尚、変数Ｋは大地からの反射係数であってその値は「１」である。

エラー判定部３５は、放射ノイズ算出部３４で算出された電磁的ノイズが、ハードディスク２３に判定データＤ２として記録されている閾値を越えているか否かを判定する。つまり、電流ループ経路抽出部３３で抽出された電流ループ経路に起因する電磁的ノイズが判定データＤ２で規定されるノイズ量よりも大きいか否かを判定する。

バイパスコンデンサ付加部３６は、エラー判定部３５において電流ループ経路に起因する電磁的ノイズが判定データＤ２で規定されるノイズ量よりも大きいと判定された場合に、その電流ループ経路の面積を小さくするバイパスコンデンサを付加する。つまり、バイパスコンデンサ付加部３６は、電流ループにバイパスコンデンサを付加して電流ループ経路の面積を小さくすることにより電磁的ノイズの低減を図るものである。バイパスコンデンサ付加部３６は、例えば電流ループ経路が最も近接する位置、或いは電流ループ経路に対するバイパスコンデンサの位置を変えつつループ面積を計算してループ面積が最小となる位置にバイパスコンデンサを配置する。

図４は、バイパスコンデンサ付加部３６によるバイパスコンデンサの付加例を示す図である。図４（ａ）に示す通り、プリント基板上には、所定の信号を送信するドライバＩＣ５１、ドライバＩＣ５１からの信号を受信するレシーバＩＣ５２、及びノイズを除去するバイパスコンデンサ５３と、これらの間を接続する配線５４〜５８とが配置されているとする。

ここで、配線５４はドライバＩＣ５１の電源ピン５１ａとレシーバＩＣ５２の電源ピン５２ａと接続し、配線５５はドライバＩＣ５１のグランドピン５１ｂとレシーバＩＣ５２のグランドピン５２ｂと接続し、配線５６はドライバＩＣ５１の信号ピン５１ｃとレシーバＩＣ５２の信号ピン５２ｃと接続する。また、配線５７はドライバＩＣ５１の電源ピン５１ａとバイパスコンデンサ５３の一方の電極とを接続し、配線５８はドライバＩＣ５１のグランドピン５１ｂとバイパスコンデンサ５３の他方の電極とを接続する。

図４（ａ）に示す回路においては、ドライバＩＣ５１の信号ピン５１ｃを始点とすると、配線５６、レシーバＩＣ５２の信号ピン５２ｃからレシーバＩＣ５２の内部を介してレシーバＩＣ５２のグランドピン５２ｂに至る経路、配線５５、ドライバＩＣ５１のグランドピン５１ｂ、配線５８、バイパスコンデンサ５３、配線５７、及びドライバＩＣ５１の電源ピン５１ａからドライバＩＣ５１の内部を介してドライバＩＣ５１の信号ピン５１ｃに至る経路からなる電流ループ経路が形成されている。この電流ループ経路の面積は、図４（ａ）において斜線を付した部分である。

図４（ｂ）に示す回路は、図４（ａ）に示す回路の配線５４，５５が最も近接する位置にバイパスコンデンサＢＰを付加した回路である。このバイパスコンデンサＢＰによって、電流ループ経路は、ドライバＩＣ５１の信号ピン５１ｃを始点とすると、配線５６、レシーバＩＣ５２の信号ピン５２ｃからレシーバＩＣ５２の内部を介してレシーバＩＣ５２のグランドピン５２ｂに至る経路、配線５５、バイパスコンデンサＢＰ、配線５４、及びドライバＩＣ５１の電源ピン５１ａからドライバＩＣ５１の内部を介してドライバＩＣ５１の信号ピン５１ｃに至る経路に変更される。この電流ループ経路の面積は、図４（ｎ）において斜線を付した部分であり、図４（ａ）における斜線を付した部分（電流ループ経路の面積）に比べて大きく減少しているのが分かる。

電流ループ表示部３７は、電流ループ経路抽出部３３〜バイパスコンデンサ付加部３６の処理で得られる各種結果を表示装置１３に表示させる表示データを作成する。例えば、電流ループ経路抽出部３３で抽出された電流ループ経路、放射ノイズ算出部３４で算出された電磁的ノイズの大きさ、エラー判定部３５の判定結果、バイパスコンデンサ付加部３６で付加されたバイパスコンデンサ等を表示装置１３に表示させる表示データを作成する。

ここで、電流ループ経路を表示させる場合には、その表示方法として任意の方法を用いることができる。例えば、電流ループ経路のみを表示させたり、プリント基板（プリント基板上の電子部品や配線含む）とともに電流ループ経路を表示させることができる。また、電流ループ経路の平面透視状態や断面透視状態を二次元的に表示させたり、或いは電流ループ経路を三次元的に表示させることができる。更には、電流ループ経路全体を表示させるのみならず、例えばベタ面内における電流経路のように、電流ループ経路の一部のみを表示させることもできる。

ＲＡＭ２２は、揮発性のメモリであり、ＣＰＵ２１で行われる処理で用いられる各種変数の値や、プリント基板の設計途中のデータ等を一時的に記憶する。ハードディスク２３は、前述したユーザによって作成された基板データＤ１及びエラー判定部３５で用いられる判定データＤ２を記憶するとともに、図１中の部品配置修正部３１〜電流ループ表示部３７を実現する各種プログラム（図示省略）を記憶する。

入力装置１２は、キーボードやマウス等を備えており、ユーザの操作に応じた操作情報を設計装置本体１１に出力する。表示装置１３は、ＣＲＴ（Cathode Ray Tube）又は液晶表示装置等を備えており、設計装置本体１１で設計された結果を表示する。具体的には、電流ループ表示部３７から出力される表示データに従って、電流ループ経路等を表示する。

次に、上記構成における基板設計装置１を用いたプリント基板の設計手順について説明する。図５は、プリント基板の設計手順の概要を示すフローチャートである。プリント基板の設計が開始されると、まずユーザの操作によってプリント基板上への電子部品の配置が行われる（ステップＳ１１）。具体的には、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、電子部品を配置すべき位置及びその位置に配置する電子部品の種類を指定する。すると、部品配置修正部３１がユーザによって指定された電子部品の指示位置への配置を実行する。

プリント基板上に複数の電子部品を配置する必要がある場合には、ユーザによって上記と同様の操作が繰り返される。尚、ユーザの操作によって、新たな電子部品の配置のみならず、既にプリント基板上に配置した電子部品の位置及び種類の修正も可能である。電子部品の配置が終了すると、以上の操作によって作成されたデータは、基板データＤ１としてハードディスク２３に記録される。

次に、ユーザの操作によってプリント基板上への配線の配置が行われる（ステップＳ１２）。具体的には、ユーザが表示装置１３の表示内容を参照しつつ入力装置１２を操作して、配線を配置すべき位置を指定する。すると、配線配置修正部３２がユーザによって指定された配線の指示位置への配置を実行する。プリント基板上に複数の配線を配置する必要がある場合には、ユーザによって上記と同様の操作が繰り返される。尚、電子部品を配置する場合と同様に、新たな配線の配置のみならず既にプリント基板上に配置した配線の修正も可能である。電子部品の配置が終了すると、以上の操作によって作成されたデータが、基板データＤ１に追加されてハードディスク２３に記録される。

プリント基板上への電子部品及び配線の配置が終了すると電流ループ評価処理が行われる（ステップＳ１３）。図６は、電流ループ評価処理の詳細を示すフローチャートである。処理が開始されると、電流ループ経路抽出部３３がハードディスク２３に記録されている基板データＤ１を読み出し、基板データＤ１からプリント基板に形成される電流ループ経路を抽出する（ステップＳ２１）。具体的には、電源線路、グランド線路、及び信号線路のうちの少なくとも１つ通る電流ループ経路や、これらの線路に加えてベタ面を通る電流ループ経路を抽出する。ここで、電流ループ経路について複数の候補がある場合には、ループ面積を極力増大させない経路を抽出する。

電流ループ経路の抽出が終了すると、放射ノイズ算出部３４が、抽出された電流ループ経路のループ面積を用いて電磁的ノイズを算出する（ステップＳ２２）。具体的には、前述した電界強度Ｅ［Ｖ／ｍ］を求める式に対して、抽出された電流ループ経路のループ面積Ｓと、その電流ループ経路を流れる電流の大きさｉ及び周波数ｆとを代入して電磁的ノイズを算出する。尚、プリント基板（電流ループ経路）から電界強度を測定する測定点までの距離ｄは、例えば３［ｍ］に設定される。以上の電磁的ノイズを算出する処理は、ステップＳ２２で抽出された電流ループ経路の全てに対して行われる。

以上の処理が終了すると、放射ノイズ算出部３４で算出された電磁的ノイズの大きさが規定ノイズ量よりも大であるか否かの判定がエラー判定部３５により行われる（ステップＳ２３）。具体的には、エラー判定部３５は、ハードディスク２３に記録された判定データＤ２を読み出し、放射ノイズ算出部３４で算出された電磁的ノイズが判定データＤ２で規定されるノイズ量よりも大きいか否かを判断する。

放射ノイズ算出部３４で算出された電磁的ノイズが判定データＤ２で規定されるノイズ量よりも小さい場合（判断結果が「ＮＯ」の場合）には、図６に示す電流ループ評価処理の一連の処理が終了する。これに対し、算出された電磁的ノイズが判定データＤ２で規定されるノイズ量よりも大きい場合（判断結果が「ＹＥＳ」の場合）には、電流ループ表示部３７が表示装置１３に対して表示データを出力して表示装置１３にエラー表示を行う（ステップＳ２４）。

次いで、電流ループ経路のループ面積を小さくし得るバイパスコンデンサの位置を算出する処理がバイパスコンデンサ付加部３６で行われる（ステップＳ２５）。具体的には、図４を用いて説明した通り、電流ループ経路が最も近接する位置を、バイパスコンデンサを配置すべき位置として求める。或いは、電流ループ経路に対するバイパスコンデンサの位置を変えつつループ面積を計算してループ面積が最小となる位置を、バイパスコンデンサを配置すべき位置として求める。尚、ステップＳ２２で抽出された電流ループ経路のうち、電磁的ノイズが規定ノイズ量よりも大きくなるものが複数ある場合には、各々の電流ループ経路についてバイパスコンデンサを配置すべき位置が求められる。

以上の処理が終了すると、未使用のバイパスコンデンサの有無がバイパスコンデンサ付加部３６において判断される（ステップＳ２６）。つまり、プリント基板上のバイパスコンデンサの数が、予め設定された使用予定のバイパスコンデンサの数（例えば、２０個）を越えたか否かが判断される。未使用のバイパスコンデンサがあると判断した場合（判断結果が「ＹＥＳ」）の場合には、バイパスコンデンサ付加部３６は未使用のバイパスコンデンサを、ステップＳ２５で算出した位置に配置する（ステップＳ２７）。

これに対し、未使用のバイパスコンデンサが無いと判断した場合（ステップＳ２６の判断結果が「ＮＯ」の場合）には、バイパスコンデンサ付加部３６は新たなバイパスコンデンサを作成する（ステップＳ２８）。そして、この新たに作成したバイパスコンデンサを、ステップＳ２５で算出した位置に配置する（ステップＳ２９）。バイパスコンデンサの配置が終了すると、図６に示す電流ループ評価処理の一連の処理が終了する。

電流ループ評価処理が終了すると、配線確定処理が行われる（ステップＳ１４）。具体的には、ステップＳ２２で抽出されて、電磁的ノイズが規定ノイズ量以下である電流ループ経路、及びステップＳ２７，Ｓ２９でバイパスコンデンサが配置された電流ループ経路のプリント基板上の位置を確定する処理が行われる。位置が確定された電流ループ経路をなす配線又はベタ面を示すデータは、確定した旨を示すデータとともに基板データＤ１としてハードディスク２３に記録される。

尚、図６においては、説明を簡単にするためにステップＳ２５でバイパスコンデンサを配置する位置を求め、ステップＳ２７，Ｓ２９でその位置にバイパスコンデンサを配置するだけで処理を終了している。しかしながら、バイパスコンデンサが付加された電流ループ経路についても新たな電流ループ経路を抽出し（ステップＳ２１）、この新たな電流ループ経路の電磁的ノイズが規定ノイズ量よりも大であるかを判定（ステップＳ２３）するのが望ましい。以上の処理によって、本実施形態の基板設計装置１を用いたプリント基板の設計手順が終了する。以上の手順によって設計されたプリント基板は、表示装置１３に表示される。

図７は、本実施形態の基板設計装置１を用いて設計されたプリント基板の第１表示例を示す図である。図７に示す例では、プリント基板の表面に配置される電子部品６１，６２及びバイパスコンデンサ６３，６４、プリント基板の内部又は裏面に形成されるベタ面６５，６６、及びこれらを接続する配線及びバイア（ビア）が平面透視状態で重ね合わされて二次元的に表示される。また、これらに加えて、プリント基板表面における電流経路Ｐ２１と、プリント基板の内部又は裏面のベタ面を介する電流経路Ｐ２２とからなる電流ループ経路Ｐ２０が表示される。

図７に示す第１表示例を参照することで、ユーザ（例えば、基板設計者）は、プリント基板表面における電流経路Ｐ２１のみならず、プリント基板の内部又は裏面のベタ面を介する電流経路Ｐ２２を直感的且つ容易に確認することができる。例えば、図７に示す例では、プリント基板の内部又は裏面のベタ面を介する電流経路Ｐ２２は、プリント基板の表面に形成された配線にほぼ沿った経路になっているが、ベタ面６５とベタ面６５との間に形成された間隙Ｇによって、プリント基板の表面に形成された配線の経路からは多少ずれた部分があることを容易に確認することができる。また、図７に示す表示から、平面視における電流ループ経路Ｐ２０のおおよそのループ面積も容易に確認することができる。

図８は、本実施形態の基板設計装置１を用いて設計されたプリント基板の第２表示例を示す図である。図８に示す例では、プリント基板の４つの層Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４が分離した状態で表示されるとともに、層Ｌ１１に形成されたバイパスコンデンサのピン７１，７２及び配線７３プリント基板の内部に形成されたバイア７４〜７６、層Ｌ１２，Ｌ１３にに形成されたベタ面７７，７８、及び層Ｌ１４に形成された配線７９が、斜視状態で三次元的に表示される。

また、これらに加えて、層Ｌ１３に形成されたベタ面７８を介する電流経路Ｐ３１、バイア７４を介する電流経路Ｐ３２、層Ｌ１１に形成されたピン７１，７２を介する電流経路Ｐ３３、バイア７５を介する電流経路Ｐ３４、及び層Ｌ１２に形成されたベタ面７７を介する電流経路Ｐ３５を含む電流ループ経路Ｐ３０が表示される。尚、図８に示す例では電流ループ経路Ｐ３０の一部のみを表示しているが、その全部を表示しても良いことは言うまでもない。図８の表示がなされることにより、複雑な電流ループ経路であっても、直感的に容易に確認することができる。

ここで、プリント基板においては、信号線路によって形成される電流ループ経路に起因する電磁的ノイズが着目されるが、電源線路とグランド線路とによって形成される電流ループ経路に混入した交流成分起因する電磁的ノイズが問題になる場合もある。前述した通り、本実施形態では、電流ループ経路抽出部３３において電源線路とグランド線路とによって形成される電流ループ経路の抽出を行うことができる。このため、図９に示す通り電源線路とグランド線路とによって形成される電流ループ経路の表示も可能である。

図９は、本実施形態の基板設計装置１を用いて設計されたプリント基板の第３表示例を示す図である。図９に示す例では、プリント基板上に配置された電子部品８１，８２、電源コネクタ８３と電源線路８４及びグランド線路８５とが表示される。電源線路８４は、電子部品８１の電源ピン８１ａ、電子部品８２の電源ピン８１ａ、及び電源コネクタ８３の電源供給端子８３ａを接続している。また、グランド線路８５は、電子部品８１のグランドピン８１ｂ、電子部品８２のグランドピン８１ｂ、及び電源コネクタ８３のグランド端子８３ｂを接続している。

以上の表示に加えて、電源線路８４を介する電流経路Ｐ４１と、グランド線路８５を介する電流線路Ｐ４２からなる電流ループ経路Ｐ４０が表示される。以上の表示から、電源線路及びグランド線路を介する電流ループ線路を確認することができるとともに、そのおおよそのループ面積も確認することができる。

以上説明した通り、本実施形態では、基板データＤ１からプリント基板に形成される電流ループ経路を抽出し、抽出した電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズを算出し、算出された結果を表示している。このため、電磁的ノイズを低減し得る電流ループ経路の設計及び評価を容易に行うことができる。ここで、電流ループ経路を抽出する際に、ループ面積が極力小さくなる経路を選択しているため、電磁的ノイズをより低減することができる。具体的には、プリント基板から３ｍ離間した位置での放射ノイズのピーク値を１５ｄＢ程度低下させることができる。更に、本実施形態では、ベタ面が無くとも電磁的ノイズを低減し得る電流ループ経路の設計が可能である。

また、本実施形態では、電磁的なノイズを低減し得るループ面積の小さな電流経路が自動的に抽出されるため、設計に要する時間を短縮することができるとともに、プリント基板から放射されるノイズがユーザ（基板設計者）のスキルに大きく左右されるといった事態を防止することもできる。更に、設計されたプリント基板を電流経路と共に表示するといった多種多様な形で表示装置１３に表示することができるため、設計者への教育的効果も得られる。

以上、本発明の実施形態による基板設計装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、設計されたプリント基板の平面透視状態を二次元的に表示させ、又は斜視状態を三次元的に表示する場合を例に挙げて説明した。しかしながら、プリント基板の断面透視状態を二次元又は三次元的に表示させても良い。つまり、プリント基板の全体又は一部をユーザの所望の方向から見た（透視した）状態を表示させることができる。

本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。電流ループ経路抽出部３３で行われる電流ループ経路の抽出処理を説明するための図である。ベタ面に中抜き部位が形成されている場合に、抽出される電流ループ経路の一例を示す図である。バイパスコンデンサ付加部３６によるバイパスコンデンサの付加例を示す図である。プリント基板の設計手順の概要を示すフローチャートである。電流ループ評価処理の詳細を示すフローチャートである。本実施形態の基板設計装置１を用いて設計されたプリント基板の第１表示例を示す図である。本実施形態の基板設計装置１を用いて設計されたプリント基板の第２表示例を示す図である。本実施形態の基板設計装置１を用いて設計されたプリント基板の第３表示例を示す図である。

符号の説明

１基板設計装置
１３表示装置
３３電流ループ経路抽出部
３４放射ノイズ算出部
３６バイパスコンデンサ付加部
３７電流ループ表示部

Claims

プリント基板の設計情報である基板データを用いて電流ループ経路の設計を行う基板設計装置において、
前記基板データから前記プリント基板に形成される電流ループ経路を抽出する抽出部と、
前記抽出部で抽出された電流ループ経路の面積から当該電流ループ経路により生ずる電磁的ノイズを算出する算出部と、
前記算出部で得られた結果を表示する表示部と
を備えることを特徴とする基板設計装置。
前記抽出部は、前記プリント基板の表面に対して平行な第１面内における前記電流ループ経路の面積、及び当該第１面に垂直な第２面内における前記電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出することを特徴とする請求項１記載の基板設計装置。
前記抽出部は、前記電流ループ経路が前記プリント基板に形成されたベタ面を介する場合には、当該ベタ面に形成された中抜き部位と、当該中抜き部の間であって間隔が所定間隔以下である部位とを避ける経路を通る電流ループ経路を抽出することを特徴とする請求項１記載の基板設計装置。
前記電流ループ経路は、信号線路、電源線路、及びグランド線路の少なくとも１つの線路を介した経路であることを特徴とする請求項１記載の基板設計装置。
前記電流ループ経路は、前記プリント基板に形成されたベタ面及び所定の形状に形成された所定の配線パターンの少なくとも一方を介した経路であることを特徴とする請求項１記載の基板設計装置。
前記電流ループ経路に対して、前記電流ループ経路の面積を小さくするバイパスコンデンサを付加する付加部を備えることを特徴とする請求項１から請求項５の何れか一項に記載の基板設計装置。