JPH09266370A

JPH09266370A - 片面プリント配線板および該片面プリント配線板の設計方法

Info

Publication number: JPH09266370A
Application number: JP8074352A
Authority: JP
Inventors: Hideho Inagawa; 秀穂稲川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-28
Filing date: 1996-03-28
Publication date: 1997-10-07

Abstract

(57)【要約】【課題】ＩＣの周波数が高く、信号ラインや電源ライ
ンから放射される電磁波が高レベルになり、自回路や別
の回路に影響を与えて誤動作を引き起こす。【解決手段】平行して延設されている電源ライン１
４、１５とその間に延設されている信号ライン２０とを
備える片面プリント配線板１１であって、放射ノイズ源
として問題となる第１の周波数を決定する第１の工程
と、第１の周波数に基づいて任意の２本の電源ラインの
第１の間隔を決定する第２の工程とを有する。このと
き、第１の周波数を片面プリント配線板１１を構成する
材料の誘電率εを用いて補正することができる。また、
第１の周波数を片面プリント配線板１１を流れる信号に
含まれる高次高調波の第２の周波数に基づいて決定する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプリント配線板に関
し、特に放射ノイズを効率良く抑える片面プリント配線
板の設計方法に関する。

【０００２】

【従来の技術】プリント配線板に電源パターンやグラン
ドパターンを形成する場合には、多層構造とすることが
多い。多層構造のプリント配線板では、内層側に電源パ
ターンやグランドパターンを形成し、搭載部品等が装着
される表層側に信号パターンを形成する。一方、多層構
造をとらない両面プリント配線板や片面プリント配線板
では、信号パターンのない空きスペースに電源パターン
やグランドパターンを形成することが一般的である。

【０００３】従来、プリント配線板に形成される電源パ
ターンやグランドパターンは、放射ノイズ源として問題
となる信号周波数との関連性について、特に考慮してい
ない。このため、電源パターンが形成される層やグラン
ドパターンが形成される層のインダクタンスが非常にば
らついており、ある部分のインダクタンスが他の部分に
対して著しく高くなる。このため、インダクタンスの高
い部分に電流が流れると、電位変動が起こって高レベル
の放射ノイズを発生する原因となる。特に、プリント配
線板上のＩＣ、発振器等の能動素子等の間で信号のやり
取りが行われると、配線パターンに電流が流れ、この電
流の周りに磁界が発生する。また、電流が流れる導体が
インピーダンスを持っていれば、導体の位置の違いによ
る電位差が生じて電界が発生する。これらの発生した磁
界や電界は遠方へと拡散放射していく過程で平面波とな
る。この放射ノイズが他の信号に影響を与え、その他の
信号において、反射、クロストーク、または遅延といっ
た問題として出現する。

【０００４】従来、放射ノイズによる悪影響を防止する
ために、パターン上に抵抗を入れたり、高周波成分をカ
ットするための周波数特性を持ったインダクタやキャパ
シタを入れたりしていた。しかしながら、このような部
品の後付けによる防止対策は、設計変更による開発期間
の延長やコストアップを招く。

【０００５】そこで例えば、特公平１−４７０３２号公
報に記載されている発明では、図１８に示すように、プ
リント基板の裏面に平行な複数のグランドライン１２１
および平行な複数の電源（例えばＶ_CC）ライン１２２を
設け、プリント基板の表面に平行な複数のグランドライ
ン１３１および平行な複数の電源ライン１３２を、裏面
のグランドライン１２１および電源ライン１２２に直交
させて設けている。

【０００６】図１９に示すように、裏面の各々のグラン
ドライン１２１は、表面のグランドライン１３１と交叉
する部分においてスルーホール１３６によって導通され
る。同じく裏面の各々の電源ライン１２２は、表面の電
源ライン１３２と交叉する部分においてスルーホール１
３４によって導通される。また、電源ライン１２２およ
び１３２とグランドライン１２１および１３１とは、ス
ルーホール１３６と１３４との間を橋渡して配置されて
いるノイズ防止用のキャパシタ（不図示）を介して互い
に接続されている。

【０００７】この配線基板は、図１８から明らかなよう
に、ＩＣ素子を基板上に配置する目的のために、ＩＣの
リードピンを挿入するための複数のスルーホール１５０
が設けられている。ＩＣが挿入されるときは、そのＩＣ
が１６ピンを有するＤＩＰ（dual in-line package）タ
イプの場合には、電源ピン（１６番ピン）は、図１９に
示すように、スルーホール１１０ａに挿入される。隣の
ＩＣのグランドピン（８番ピン）は、スルーホール１１
１ａに挿入される。

【０００８】

【発明が解決しようとする課題】しかしながら、この従
来技術のプリント基板をテストすると、ノイズ防止用の
キャパシタをこのプリント基板に設けたにもかかわら
ず、前述の放射ノイズのレベルが減少していないことが
判明した。これは、ノイズ防止用のキャパシタが同一の
ＩＣの電源ピンとグランドピンとを結んでいるのではな
く、異なるＩＣの電源ピンとグランドピンとを結んでい
るからである。このためにノイズ抑制効果が低い。この
原因を調査した結果、次のような結論が得られた。

【０００９】すなわち、この従来技術では、図１８に示
すようにグランドラインと電源ラインとを互いに直交さ
せて格子状に配置させるのは、格子間隔をＩＣパッケー
ジの長さに対応させるためであり、このような対応関係
によって、ＩＣの電源ピンとグランドピン（これらのピ
ンはＤＩＰタイプの汎用ロジックＩＣでは、長手方向の
両端にある）とが各々、スルーホール１１０とスルーホ
ール１１１に挿入されることを狙っているからである。

【００１０】ところが近年のＩＣは動作周波数が高く、
ＩＣの長手方向の長さ程度の間隔で電源ラインとグラン
ドラインとを格子状に配置した場合には、信号ラインま
たは電源ラインから放射される電磁波のレベルはかなり
大きなものになってしまう。この高レベルの電磁波の存
在が、自回路または別の回路に影響を与えて誤動作を引
き起こす。

【００１１】このような点に鑑み本発明は、放射ノイズ
を効率良く抑制する片面プリント配線板の設計方法およ
び放射ノイズの発生が抑制された片面プリント配線板を
提供することを目的とする。

【００１２】

【課題を解決するための手段】

（１）上記目的を達成するために本発明の片面プリント
配線板の設計方法は、平行して延設されている複数の電
源ラインと該複数の電源ラインの間に延設されている信
号ラインとが混在する片面プリント配線板であって、放
射ノイズ源として問題となる第１の周波数を決定する第
１の工程と、該第１の周波数に基づいて、任意の２本の
該電源ラインの第１の間隔を決定する第２の工程とを有
する。

【００１３】上記本発明の片面プリント配線板の設計方
法は、平行して延設されている複数の電源ラインおよび
複数の信号ラインと、任意の２本の該電源ラインの間お
よび任意の２本の該信号ラインの間を橋渡して接続する
ジャンパ線とが混在する片面プリント配線板であって、
放射ノイズ源として問題となる第５の周波数を決定する
第５の工程と、該第５の周波数に基づいて、隣り合う２
本の該電源ラインが該ジャンパ線を用いて接続されるこ
とによって形成されるループの第１の断面積を決定する
第６の工程と、該第１の断面積に基づいて、隣り合う２
本の該電源ラインの第５の間隔を決定する。上記構成の
設計方法およびその方法によって作成された片面プリン
ト配線板によれば、電源ライン（例えば、プラス電源線
とマイナス電源線）同士の間隔は放射ノイズ源として問
題となる周波数に従って決定されるので、電磁放射ノイ
ズを抑制することが可能となる。

【００１４】本発明の好適な一態様によると、前記第１
の工程において決定された前記第１の周波数を、当該片
面プリント配線板を構成する材料の誘電率を用いて補正
することができる。

【００１５】また、本発明の好適な一態様によると、前
記第１の周波数を、当該片面プリント配線板を流れる信
号に含まれる高次高調波の第２の周波数に基づいて決定
することができる。

【００１６】さらに、本発明の好適な一態様によると、
前記第１の周波数を、当該片面プリント配線板に実装さ
れるＩＣ素子の立ち上がり時間特性ｔｒまたは立ち下が
り時間特性ｔｆに基づいて決定することができる。

【００１７】その上、本発明の好適な一態様によると、
前記第１の間隔を、前記第１の周波数に対応する波長の
略２０分の１よりも短くすることができる。

【００１８】また、上記目的を達成するために本発明の
片面プリント配線板の設計方法は、電源ラインとグラン
ドラインとの間隔または信号ライン間の間隔を適切に設
定する。すなわち、前記電源ラインが、複数の電力供給
ラインと複数の電力リターンラインとを有し、前記第１
の間隔を隣り合う電力供給ラインの間隔または隣り合う
電力リターンラインの間隔である第２の間隔とすること
ができる。

【００１９】（２）上記目的を達成するために本発明の
片面プリント配線板は、複数の第１の電力供給ラインと
複数の第１の電力リターンラインとが形成された片面プ
リント配線板であって、該複数の第１の電力供給ライン
と該複数の第１の電力リターンラインとが平行して交互
に配設されており、隣り合う該第１の電力供給ラインと
該第１の電力リターンラインとの第６の間隔が、放射ノ
イズ源として問題となる第６の周波数に基づいて決定さ
れる。

【００２０】（３）上記目的を達成するために本発明の
片面プリント配線板は、電源ラインとグランドラインと
の間に巧みに電源用ジャンパ線装着穴を設ける。すなわ
ち、複数の第１の電力供給ラインと複数の第１の電力リ
ターンラインとが平行して交互に配設されており、任意
の２本の該第１の電力供給ラインの間または任意の２本
の該第１の電力リターンラインの間を橋渡して接続する
電源用ジャンパ線を備え、該電源用ジャンパ線が複数の
第２の電力供給ラインと複数の第２の電力リターンライ
ンとをさらに備え、該第１の電力供給ラインと該第２の
電力供給ラインとが第１のジャンパ線装着穴部分の半田
付けによって接続され、同様に、該第１の電力リターン
ラインと該第２の電力リターンラインとが第２のジャン
パ線装着穴部分の半田付けによって接続されている片面
プリント配線板を設計する方法であって、放射ノイズ源
として問題となる第３の周波数を決定する第３の工程
と、該第３の周波数に基づいて、任意の２本の該電源ラ
インの間を橋渡して接続する該ジャンパ線の両端の２つ
のジャンパ線装着穴の第３の間隔を決定する第４の工程
とを有する。

【００２１】（４）上記目的を達成するために本発明の
片面プリント配線板は、複数の第３の電力供給ラインと
複数の第３の電力リターンラインとが平行して交互に配
設されており、複数の該第３の電力供給ラインが、ｎ
（ｎ＝２，３，‥‥）本の隣り合う細いライン毎に１本
の太いラインを備える第１のパターンを有し、複数の該
第３の電力リターンラインが、ｍ（ｍ＝２，３，‥‥）
本の隣り合う細いライン毎に１本の太いラインを備える
第２のパターンを有し、隣り合う該第３の電力供給ライ
ンと該第３の電力リターンラインとの第７の間隔が、放
射ノイズ源として問題となる第７の周波数に基づいて決
定される。上記構成の片面プリント配線板によれば、太
い電源ラインと細い電源ラインとを組み合わせることに
よって、電流容量の確保と最適なインダクタンスとを両
立させることが可能となる。

【００２２】

【発明の実施の形態】本発明の設計の原理について説明
する。

【００２３】後述するように、本発明の設計手法によっ
て設計される基板は、その基板上の配線に着目すると、
１方向に複数の平行ラインが展設されている。また、そ
れらを橋渡しするジャンパ線に着目しても、１方向に複
数の平行ラインが展設されている。この結果、基板上の
配線とジャンパ線とによって展設されたラインは、全体
的には格子構造を有し、立体的には井桁構造を有する。
そこで、この格子または井桁の間隔が重要となる。以下
に示す設計手法は、２つの異なる観点から、格子または
井桁の間隔を決定する原理を説明する。どちらの設計原
理を選ぶかは対象となる基板で実現される「回路の性
質」による。

【００２４】本発明において、「回路の性質」とは、１：ＩＣの出力特性（立ち上がり時間特性ｔ_r および立
ち下がり時間特性ｔ_f ）２：基板で使用される信号中の最も高い周波数を言うものとする。したがって、この２つの「回路の性
質」を用いた設計手法を、実施例において説明する。

【００２５】

【実施例】以下に、図面を参照して、第１および第２の
実施例において本発明における片面プリント配線板の設
計手法について説明し、次に、第３の実施例においてそ
の設計手法で設計された片面プリント配線板の構造につ
いて説明する。

【００２６】［第１の実施例］デジタル回路において、その性能に大きな影響を与える
ものに、システムの動作周波数とそのシステムに流れる
信号の許容される立ち上がり時間特性ｔ_r および立ち下
がり時間特性ｔ_f （以下、ｔ_r ，ｔ_f と記述する）とが
ある。第１の実施例においては、このｔ_r ，ｔ_f に基づ
く設計手法について説明する。

【００２７】図１は、本発明の第１の実施例における設
計手法を説明する図であり、ＩＣデバイス７４ＡＣ２４
０の動作時の放射ノイズレベルの強度を示している。図
２は、本発明の第１の実施例における設計手法を説明す
る図であり、ＩＣデバイス７４ＨＣ２４０の動作時の放
射ノイズレベルの強度を示している。

【００２８】図１に示した７４ＡＣ２４０のｔ_r ，ｔ_f
は約１．４ｎｓｅｃであり、図２に示した７４ＨＣ２４
０のｔ_r ，ｔ_f は約２．０ｎｓｅｃである。これらの図
から明らかなように、ｔ_r ，ｔ_f が小さいほど（すなわ
ち図２よりも図１の方が）、ノイズの原因となる放射電
磁波の強度がより高い周波数帯域にまで高いレベルのま
ま維持されている。すなわち、ｔ_r ，ｔ_f が小さいほど
（信号中の高周波成分が高いほど）、広い周波数帯域に
わたって高レベルの電磁波が放射される。

【００２９】図３は、本発明の第１の実施例における設
計手法を説明する図であり、周波数ｆの定在波の波長λ
とパターンの長さとの関係を示している。

【００３０】電磁波には進行波と定在波とがあるが、本
発明においては、放射ノイズとして最も大きな影響を与
えるものは後者の定在波であることに着目した。定在波
においては、周波数ｆと波長λの間にｆ＝ｃ／λ（ｃは
光速）の関係がある。定在波は、その波長λまたは１／
２λに等しい長さの回路パターンのラインから多く発生
される。すなわち、このような長さの回路パターンが、
波長λの定在波を放射するアンテナに適合してしまう。
ところが、回路パターンの長さが１／２０λ以下であれ
ば、そのパターン上の電位差も振幅の１／２よりも小さ
くなることが実験的に得られた。すなわち、放射電磁波
の影響による電位差が振幅の１／２以下であれば誤動作
しないような回路システムにおいては、その回路のライ
ンの長さを１／２０λ以下に抑えれば良い。

【００３１】どの程度の周波数の定在波が実際の回路シ
ステムで問題になるかは、実際の回路システムで使われ
るデバイスのｔ_r ，ｔ_f による。近年のＩＣのｔ_r ，ｔ
_f は約１ｎｓｅｃ以下である。図１および図２において
は、ノイズレベルの低減程度が２０ｄＢ／ｏｃｔから４
０ｄＢ／ｏｃｔに変化する変異点の周波数が、ノイズを
発生する原因となる周波数ｆ_T である。この周波数ｆ_T
は、ｔ_r に基づいて決定する場合を例とすると、以下の
式（１）で与えられる。

【００３２】ｆ_T ＝１／（πｔ_r ） …（１）一方、通常、ＩＣからの信号には、実際にはこの周波数
ｆ_T の２倍から３倍程度の高い周波数成分を含む。した
がって、第１の実施例では、信号中に最大３倍程度の周
波数成分が含まれるとの前提の下に、ノイズを引き起こ
す問題となる周波数ｆ_T を、以下の式（２）で定義す
る。

【００３３】ｆ_T ＝３／（πｔ_r ） …（２）したがって、ｔ_r ，ｔ_f が約１ｎｓｅｃ以下の近年多用
されるＩＣについては、周波数ｆ_T は、以下の式（３）
となる。

【００３４】ｆ_T ＝３／（π×１×１０^-9）≒１［ＧＨｚ］ …（３）プリント基板の誘電率ε_r は、その基板が片面基板また
は２層基板であれば３．０であり、３層以上の多層基板
であれば４．８であるので、この誘電性の基板による波
長短縮効果を考慮すると、式（３）で与えられた１ＧＨ
ｚの信号の波長λは約１５０ｍｍ程度となる。前述した
ように、パターンのライン長を、そのラインが放射する
電磁波の波長λの１／２０以下に設定すればその電磁波
の強度は急減するので、ｔ_r ，ｔ_f が約１ｎｓｅｃ以下
のＩＣを用いる回路システムでは、その基板上でパター
ンのライン長を７．５ｍｍ（＝１５０ｍｍ／２０）以下
に抑えれば良いことが分かる。すなわち、回路基板の波
長短縮率をαとすると、その回路基板上の信号線の長さ
ｌを、以下の式（４）とすれば良い。

【００３５】ｌ≦α・（ｃ／ｆ_T ）・（１／２０） …（４）ここで、ｃは光速である。式（４）に式（２）を代入す
ると、以下の式（５）が得られる。

【００３６】ｌ≦α・｛（π・ｃ・ｔ_r(f)）／（３・２０）｝ …（５）もっとも、必要以上に信号線の長さを短くすることは却
ってコスト増になる場合があるので、その回路基板上の
大部分の回路パターンラインの長さを式（４）で与えら
れる長さ程度に抑えれば良い。

【００３７】上述の式（１）ないし式（５）において
は、ｔ_r に基づいて周波数ｆ_T を決定する場合について
示したが、ｔ_f に基づいて周波数ｆ_T を決定する場合に
も同様の式となる。

【００３８】回路基板の設計においてはＩＣデバイスの
パッケージの配置が優先するので、信号ラインの長さを
制御することは困難な場合が多い。そこで、第１の実施
例では、電源ライン間、グランドライン間、および電源
ラインとグランドラインとの間の距離を一定範囲内に制
御して、電源ライン間、グランドライン間、または電源
ラインとグランドラインとの間に信号線を這わせること
によって、信号線の長さを制御する。

【００３９】図４および図５は、第１の実施例の設計手
法によって設計された回路基板の電源ラインおよびグラ
ンドラインの配線の例を示す図である。図４は、片面プ
リント配線板の外観を模式的に表した斜視図であり、図
５は、図４に示した片面プリント配線板の拡大平面破断
図である。

【００４０】図４および図５に示すように、基板上に電
源ラインパターンおよびグランドラインパターンを展設
し、また、ジャンパ線を用いて電源ラインパターンおよ
びグランドラインパターンを展設する。このとき、基板
上に展設された電源ラインパターンおよびグランドライ
ンパターンは、ジャンパ線による電源ラインパターンお
よびグランドラインパターンに直交させて配置する。そ
のうえで、基板上の電源ラインとジャンパ線の電源ライ
ンとが交叉する部分で、ジャンパ線装着穴部分の半田付
けを介して両者を導通させる。また、基板上のグランド
ラインとジャンパ線のグランドラインとが交叉する部分
で、ジャンパ線装着穴部分の半田付けを介して両者を導
通させる。このようにすることによって、信号ラインと
電源ラインまたはグランドラインとの間の距離を実質的
に制御する。

【００４１】図６および図７は、第１の実施例の設計手
法において具体的に信号線の長さを制御することの意義
を説明する図である。図６は、基板上に展設された（ま
たはジャンパ線による）ループ形状の信号線に電流ｉが
流れる様子を説明する図である。図７は、基板上に展設
された信号線とジャンパ線との２本の信号線が、ジャン
パ線装着穴部分の半田付けによって接続されてループを
形成し、そのループを電流ｉが流れる様子を示す図であ
る。

【００４２】図６および図７において、ループの断面積
をＳとすると、このループを流れる電流ｉによって生成
される磁束Φは、以下の式（６）となる。

【００４３】 Φ＝ｋ・ｉ・Ｓ（ｋは定数） …（６）このループによって発生する放射電磁波は磁束Φの大き
さに支配されるので、磁束Φを小さくすることによって
電磁波の強度を小さくすることができる。従来では、基
板設計に際して前述したように、磁束Φを小さくするた
めに電流値ｉを小さくすることを念頭にいれていたが、
第１の実施例においては、面積Ｓを小さくすることを検
討する。すなわち、第１の実施例における設計手法は、
基板上またはジャンパ線の電源ラインと基板上またはジ
ャンパ線のグランドラインとの間隔、電源ライン同士の
間隔、またはグランドライン同士の間隔を、前述の式
（４）に従って定義される距離に設定する。

【００４４】図８は、図６および図７において説明した
電流ループの具体例を示す図である。図８に示すよう
に、基板上またはジャンパ線によって展設された電源ラ
インＶ _CC２とグランドラインＧＮＤ１との間に実装され
たＩＣ１とＩＣ２との間を、信号線２００が結んでい
る。電流は、電源ラインＶ_CC２からＩＣ１およびＩＣ２
に流れ、さらにグランドラインＧＮＤ１に流れ込む。一
部の電流は、信号線２００を介してＩＣ１からＩＣ２に
流れる。電源ラインＶ_CC２の近傍に電源ラインＶ_CC１が
展設されているとする。通常、電源ラインはインピーダ
ンスが低いので、電源ラインＶ_CC２と電源ラインＶ_CC１
との間には電位差はないと考えられるが、高密度の回路
基板ではインピーダンスを有する。また、グランドライ
ンＧＮＤ１とグランドラインＧＮＤ２との間にも電位差
は発生する。したがって、電流の一部は電源ラインＶ_CC
１からグランドラインＧＮＤ２へと流れる。ＩＣ１およ
びＩＣ２にとっては、電源ラインＶ_CC１もグランドライ
ンＧＮＤ２も、電源ラインＶ_CC２またはグランドライン
ＧＮＤ１に対してそれぞれ遠方にあるものとして存在す
るので、電源ラインＶ_CC１から電源ラインＶ_CC２へと流
れ込む電流や、グランドラインＧＮＤ１からグランドラ
インＧＮＤ２へと流れ込む電流が多いということは、図
６および図７を用いて説明した電流ループの断面積が大
きいということを意味する。

【００４５】そこで、電源ラインＶ_CC１と電源ラインＶ
_CC２との間をスルーホール２０１で接続して、ＩＣ１の
近傍で電源ラインＶ_CC１と電源ラインＶ_CC２とを等電位
に近付ける。同じく、グランドラインＧＮＤ１とグラン
ドラインＧＮＤ２との間にスルーホール２０２を設け
て、ＩＣ２の近傍でグランドラインＧＮＤ１とグランド
ラインＧＮＤ２とを等電位に近付ける。このようにする
と、ＩＣ１，ＩＣ２および信号線２００に流れる電流の
ほとんどは、電源ラインＶ_CC２から供給されグランドラ
インＧＮＤ１に還流する。すなわち、信号線２００に最
も近い電源線およびグランド線を電流が流れる。さら
に、基板上の配線とジャンパ線とを用いて狭いピッチの
井桁状の配線を行なうことによって、Ｖ_CCラインやＧＮ
Ｄラインをスルーホール２０１，２０２を用いて接続す
ることによる効果と相俟って、結合が強化されて、高周
波電流がＩＣ１，ＩＣ２および信号線２００に集中す
る。こうすることによって、信号電流のループの断面積
を小さくすることができ、その結果、放射電磁波の強度
を弱めることができる。

【００４６】すなわち、信号線の近傍に電源ラインまた
はグランドラインを配線すると、その信号ラインと電源
ラインまたはグランドラインとの間の相互インダクタン
スがより大きくなり、インピーダンスを低める効果があ
る。これは、信号ラインとグランドラインとのように互
いに逆向きの電流が流れる場合、システム全体の実効イ
ンダクタンスが低下するという効果があるからである。
なお、インダクタンスＬ，キャパシタンスＣ，インピー
ダンスＺ₀ の関係は、以下の式（７）のようになる。

【００４７】Ｚ₀ ＝｛（Ｒ＋ｊωＬ）／（Ｇ＋ｊωＣ）｝^1/2 …（７）ここで、Ｒは抵抗、Ｇはコンダクタンスである。

【００４８】回路基板が多層板であれば、内層にベタの
グランドパターンを作れば理想的には、（パターンの長
さ）×（層間の厚み）がループの面積となる。しかしな
がら、パターンがベタの場合には、このベタパターン内
の任意のルートをリターン電流が流れるので好ましくな
い。したがって、上述のように、ジャンパ線装着穴部分
の半田付けによって基板上パターンとジャンパ線ライン
とを接続する、すなわち、基板上パターンとジャンパ線
ラインとを井桁構造にするという手法を用いる。

【００４９】以上は主に磁界に原因するノイズの除去に
ついて、断面積Ｓを小さくするために信号ラインと電源
ライン間またはグランドライン間の距離を短くすること
について述べたが、次に、グランドラインまたは電源ラ
インのインダクタンス成分が原因で発生する電界を抑制
する手法を説明する。

【００５０】電位変動（電圧）は、電流の変化量とその
電流の流れるラインのインダクタンスによって決まる。
すなわち、電位変動Ｖは、以下の式（８）のようにな
る。

【００５１】Ｖ＝Ｌ・（ｄｉ／ｄｔ） …（８）このインダクタンスＬを小さくすることができれば、位
置の異なる信号線間において発生する電位変動Ｖは小さ
くなり、結果的にノイズを発生する電界を抑制すること
ができる。図４および図５に示した井桁構造の基板にお
いては、後述するように、グランドラインおよび電源ラ
インのインダクタンスが減少して、電位変動が低く抑え
られ、発生する電界を低く抑えることができる。

【００５２】すなわち、第１の実施例の設計手法は、電
流ループの断面積の縮小とインダクタンスの低減による
電位差の縮小によって放射ノイズを抑制する。

【００５３】［第２の実施例］第２の実施例においては、基板で使用される信号中の最
高周波数に基づく設計手法について説明する。

【００５４】通常、クロック信号のような高速の繰り返
し信号は、周波数が高くなるほど、信号のｔ_r ，ｔ_f も
早いものが要求され、使用に耐え得る矩形波を得るため
には、通常、元の周波数の５０次程度までの高調波を含
むことが必要である。したがって、井桁または格子の間
隔は、回路中の最も周波数の高い繰り返し信号の５０倍
の周波数に基づいて設計しなければならない。すなわ
ち、回路の動作クロックまたはその回路中の最も高い周
波数の信号が３０ＭＨｚならば、その５０次高調波は
１．５ＧＨｚとなり、波長はプリント基板上での波長短
縮を考慮すると１００ｍｍ程度の長さとなる。したがっ
て、１００ｍｍ程度の波長を有する放射電磁波を発生さ
せないためには、第１の実施例と同様に、信号線の長さ
または格子間隔を、その波長の１／２０以下（すなわ
ち、この例では５ｍｍ以下）に抑えることが必要とな
る。

【００５５】［第３の実施例］第３の実施例においては、第１および第２の実施例にお
いて説明した本発明の設計手法を用いて具体的に設計さ
れた回路基板の例を説明する。

【００５６】図４は、前述した第１の実施例で説明した
設計手法によって設計された回路基板１１の斜視図であ
り、図５はそれを拡大した平面破断図である。図４およ
び図５において、符号の末尾に“ａ”を付したものは基
板上の配線を示し、“ｂ”を付したものはジャンパ線を
示す。

【００５７】図４において、グランドライン１２ａは片
面プリント配線板１１（以下、基板１１と記述する）上
に展設された太い線であり、電源ライン１４ａは基板１
１上に展設された太い線であり、グランドライン１３ａ
は基板１１上に展設された細い線であり、電源ライン１
５ａは基板１１上に展設された細い線である。

【００５８】図４において、長方形の基板１１の表面に
は、複数本のグランドライン１３ａのそれぞれが、基板
１１の幅方向（図５中、左右方向）の一端側から３ｍｍ
程度の間隔で、基板１１の長手方向（図５中、上下方
向）に延びており、この複数本のグランドライン１３ａ
が互いに平行に並んだ状態で配設されている。これらの
グランドライン１３ａは線幅が１ｍｍ未満、好ましくは
０．３ｍｍ程度が良い。また、複数本の電源ライン１５
ａが、グランドライン１３ａと同様に、互いに平行に並
んだ状態で基板１１の長手方向に配設されており、電源
ライン１５ａの線幅は１ｍｍ未満、好ましくは０．３ｍ
ｍ程度が良い。すなわち、細いグランドライン１３ａと
細い電源ライン１５ａとが、互いに平行に並んだ状態で
交互に基板１１上に延設されている。

【００５９】また、図４において、基板１１の表面に
は、２本の太いグランドライン１２ａと２本の太い電源
ライン１４ａとが基板１１の長手方向に延設されてい
る。２本のグランドライン１３ａおよび３本の電源ライ
ン１５ａを一本の太いグランドライン１２ａおよび一本
の太い電源ライン１４ａが挟んで、基板１１上に配設さ
れている。すなわち、太い電源ライン１４ａと太いグラ
ンドライン１２ａとは互いに交互に基板１１上に配設さ
れている。太い電源ライン１４ａまたはグランドライン
１２ａは、線幅が１ｍｍ以上、好ましくは２ｍｍ程度が
良い。

【００６０】すなわち、基板１１の表面には、幅方向
（図５中、左右方向）の他端側から３ｍｍ程度の間隔
で、複数本の電源ライン１４ａ，１５ａがグランドライ
ン１２ａ，１３ａと平行に並んだ状態で形成されてい
る。これらは、線幅が１ｍｍ以上であり好ましくは２ｍ
ｍ程度の太い電源ライン１４ａと、線幅が１ｍｍ未満で
あり好ましくは０．３ｍｍ程度の細い電源ライン１５ａ
とで構成されている。隣接する２本の太い電源ライン１
４ａの間に複数本（図示例では６本）の細い電源ライン
１５ａが並び、隣接する２本の太いグランドライン１２
ａの間に複数本（図示例では６本）の細いグランドライ
ン１３ａが並んでいる。全体としては、グランドライン
１２ａ，１３ａと電源ライン１４ａ，１５ａとが、１．
５ｍｍ程度の間隔で交互に配列した状態となっている。
したがって、図５に示すように、グランドライン（１２
ａまたは１３ａ）の線幅方向の中心と電源ライン（１４
ａまたは１５ａ）の線幅方向の中心との間隔は約１．５
ｍｍとなる。

【００６１】また、基板１１に装着されるジャンパ線に
おいても、複数の太いグランドライン１２ｂおよび複数
の細いグランドライン１３ｂと、複数の太い電源ライン
１４ｂおよび複数の細い電源ライン１５ｂとが互いに平
行に延設されている。これらのラインは、基板１１上の
ラインと直交して基板上の配列パターンの上に延設され
ている点を除けば、ジャンパ線の配列パターンは基板１
１上の配列パターンと同じである。

【００６２】基板１１上の電源ライン１４ａ，１５ａと
ジャンパ線の電源ライン１４ｂ，１５ｂとは、それらの
交叉する部分においてジャンパ線装着穴部分の半田付け
によって接続され、基板１１上のグランドライン１２
ａ，１３ａとジャンパ線によるグランドライン１２ｂ，
１３ｂとは、それらの交叉する部分においてジャンパ線
装着穴部分の半田付けによって接続されている。図５は
これらのラインのジャンパ線の装着穴部分の半田付けに
よる接続状態を示している。図５において、小さな丸１
７および大きな丸１６はグランドライン用ジャンパ線装
着穴を示し、小さな丸１９および大きな丸１８は電源ラ
イン用ジャンパ線装着穴を示す。また、小さな丸２１は
信号線用ジャンパ線装着穴を示す。小さなジャンパ線装
着穴１７，１９は、同じ電位の、細いラインと細いライ
ンまたは太いラインとを接続するためのジャンパ線装着
穴を示し、大きなジャンパ線装着穴１６，１８は、同じ
電位の、太いラインと太いラインとを接続するためのジ
ャンパ線装着穴を示す。図５において、図示の便宜上、
実線は基板１１上に展設されたラインを示し、破線はジ
ャンパ線によるラインを示す。また、実線のハッチング
線が引かれた部分は基板１１上の太い電源ライン１４ａ
または太いグランドライン１２ａを示し、破線のハッチ
ング線が引かれた部分はジャンパ線の太い電源ライン１
４ｂまたは太いグランドライン１２ｂを示す。

【００６３】図９は、本発明の第３の実施例を実際の製
品における設計例として基板のＩＣ周辺の様子を示した
拡大図である。図１０は、図９の基板全体の様子を示し
た斜視図であり、片面プリント配線板におけるパターン
配線とジャンパ線による電源ラインおよび信号ラインと
の各々の配線および接続の様子を模式的に表した図であ
る。

【００６４】図５から明らかなように、第３の実施例の
配線手法によれば、全てのグランドライン（または全て
の電源ライン）において、基板１１の長手方向に隣接す
る２つのスルーホールによって区画されたラインの長手
方向の長さは３ｍｍとなる。また、全てのグランドライ
ン（または全ての電源ライン）において、基板１１の幅
方向に隣接する２つのスルーホールによって区画された
ラインの幅方向の長さも３ｍｍとなる。

【００６５】図４および図５において、信号線２０ａは
基板１１上に配設され、信号線２０ｂはジャンパ線で配
設されている。これら２つの信号線はジャンパ線装着穴
２１の半田付け部分によって電気的に接続されている。
前述したように、基板１１上においてもジャンパ線にお
いても、隣接する電源線とグランド線との間隔は１．５
ｍｍである。信号ラインの線幅を例えば０．１５ｍｍ程
度とすれば、その間隔に最大４〜５本程度の信号線を形
成し得る。したがって、基板１１上の信号線やジャンパ
線のいかなる信号線に対しても、１．５ｍｍ以下の距離
にある一組の電源ラインとグランドラインとが存在す
る。また、もし、図１０に示すようなＩＣ１６０が基板
１１上に設けられているとすると、このＩＣ１６０から
の２本の信号線１６１，１６２のいかなる折れ曲がり部
分にも、１．５ｍｍ以下の距離にある一組の電源ライン
とグランドラインが存在する。

【００６６】したがって、図５、図９、および図１０に
示したように構成された基板１１においては、グランド
ラインまたは電源ラインと信号線との間で形成されるル
ープの面積が小さくなるので、そのループを通る磁束が
減少して放射電磁波の強度が弱められる。さらに、これ
らのラインによって形成されるインピーダンスも減少す
るので、基板上で発生する電界強度も弱くなる。

【００６７】図１１ないし図１４はそれぞれ、本発明の
第３の実施例における基板上のジャンパ線装着穴の間隔
を変えたときの電源ラインとグランドラインが形成する
井桁の概略的な外観を示す図であり、電源ライン同士ま
たはグランドライン同士を接続する隣接する２つのジャ
ンパ線装着穴の間隔を、略０ｍｍ，３ｍｍ，９ｍｍ，１
５ｍｍと変えた場合を示している。

【００６８】図１５は、ジャンパ線装着穴の間隔と電源
ラインのパターンのインダクタンスとの関係を表すグラ
フであり、図１１ないし図１４において２つのジャンパ
線装着穴の間隔を略０ｍｍ，３ｍｍ，９ｍｍ，１５ｍｍ
と変えた時の、配線板１１のグランドラインのインダク
タンスの変化を示している。図１６は、ジャンパ線装着
穴の間隔と電源ラインのパターンのキャパシタンスとの
関係を表すグラフであり、図１１ないし図１４において
２つのジャンパ線装着穴の間隔を略０ｍｍ，３ｍｍ，９
ｍｍ，１５ｍｍと変えたときの、グランドラインと電源
ラインとの間のキャパシタンスの変化を示している。図
１７は、ジャンパ線装着穴の間隔と放射ノイズとの関係
を表すグラフであり、図１１ないし図１４において２つ
のジャンパ線装着穴の間隔を略０ｍｍ，３ｍｍ，９ｍ
ｍ，１５ｍｍと変えたときの、グランドラインに信号を
流した場合に発生する放射ノイズの変化を示す。

【００６９】図１５ないし図１７から明らかなように、
スルーホールの間隔をある程度、つまり３ｍｍ程度まで
狭くすると、図５に示したジャンパ線装着穴（以下、め
っきスルーホールと記述する）１６，１７の間隔を０ｍ
ｍにした、いわゆるベタのグランドパターンと同等の特
性を得られる。

【００７０】図４に示した例では、グランドライン１２
ａ，１２ｂや電源ライン１４ａ，１４ｂの線幅を２ｍｍ
程度に設定したが、１ｍｍ以上あれば、これらの電流容
量を確保する上で有効であり、低い周波数におけるイン
ダクタンスを低減することができる。逆に、グランドラ
イン１３ａ，１３ｂや電源ライン１５ａ，１５ｂの間隔
を５ｍｍ以下、特に３ｍｍ程度に設定することによっ
て、高い周波数でのインダクタンスを低減することがで
きる。また、図４に示した例ではグランドライン１３
ａ，１３ｂや電源ライン１５ａ，１５ｂの線幅を０．３
ｍｍ程度に設定したが、１ｍｍ未満であれば後述する信
号ラインのレイアウトを損なう可能性が少なくなる。

【００７１】図４に示した設計例では、グランドライン
および電源ラインの双方において、太い線幅のラインと
細い線幅のラインとが適用されている。これは以下の理
由による。太い線幅のラインはＤＣ的な電流容量を確保
すると共に、低い周波数でのインダクタンスを低減する
という効果がある。一方、細い線幅のラインは、高い周
波数でのインダクタンスを低減し、また、細いがゆえ
に、信号線の合間を縫って小さいサイズの井桁格子を組
むことが可能になるので、放射ノイズの抑制するという
効果がある。

【００７２】このように、図４に示した例では、２つの
異なる太さのラインを合わせて使用することによって、
互いに補い合う効果を同時に得ることができる。

【００７３】また、本発明における他の効果を以下に示
す。

【００７４】従来の通常の片面配線板においては、グ
ランド配線は１層だけである。電流が高周波になるに従
い、表皮効果によってグランド層の表面にしか電流が流
れなくなるので、その１層のグランド面の銅箔をいくら
厚くしても、高周波インピーダンスは下がらない。とこ
ろが第３の実施例に示した片面配線板においては、基板
上のパターンとジャンパ線によって、面状または格子状
のグランドパターンを形成するので、信号電流に対して
グランドリターン電流の並列経路を多く形成する構造と
なり、基板全体におけるグランドパターンの高周波イン
ピーダンスは下がることになる。

【００７５】通常、基板上のグランドは理想的なグラ
ンドではないので、必ずインダクタンスが存在する。し
たがって実際の基板上で、ＩＣ間を流れる信号電流に対
してグランドを流れるリターン電流が、このインダクタ
ンスが存在することによって電圧スパイクを誘起し、そ
の結果、グランドバンスを発生させる。しかしながら、
第３の実施例に示した基板では、基板上のグランドパタ
ーンとグランドジャンパ線によって面状または格子状の
グランドパターンを形成するので、グランドのインダク
タンスが低減され、電圧スパイクも当然低減される。そ
の結果、グランドバンスが低減されることになる。

【００７６】デジタル信号の電圧波形は、通常パルス
状の台形波である。出力ＩＣの出力インピーダンスが信
号線の特性インピーダンスよりも低い場合には、台形波
の平坦部に凸凹状の振幅が発生し、これは通常リンギン
グとよばれている。このリンギングを小さくするために
は、信号線の特性インピーダンスを小さくすれば良い。
そこで、第３の実施例に示した基板では、基板上のグラ
ンドパターンとグランドジャンパ線とによって面状また
は格子状のグランドパターンを形成するので、信号線と
グランドとの容量結合が大きくなり、したがって信号線
の特性インピーダンスが低減される。その結果、伝送波
に発生するリンギングを小さくすることができる。

【００７７】何本かの隣り合った信号線が近接して基
板上に存在するときには、その信号線間の容量結合や誘
導結合によってクロストークが発生する。この信号線間
の容量結合を弱くするためには、信号線とグランドとの
距離をできる限り短くすることが必要である。第３の実
施例に示した基板では、従来の片面プリント配線板に比
較して信号線とグランドとの距離は短くなるので、信号
線間の容量結合が弱くなり、その結果クロストークが低
減される。

【００７８】また、誘導結合は、信号線とリターングラ
ンドで形成される電流ループに比例する。すなわち電流
ループが大きければ大きいほど誘導結合は強くなる。こ
の電流ループを小さくするためには、信号線とグランド
との距離を短くする必要がある。先に述べた容量結合の
場合と同様に、第３の実施例に示した基板においては、
従来の片面プリント配線板に比較して信号線とグランド
の距離は短くなるので、誘導結合が弱くなり、その結果
クロストークが低減される。

【００７９】基板から発生する電磁波放射ノイズの強
度は、信号線とグランドのリターン電流とで形成される
電流のループ面積の大きさに比例する。したがって、多
層基板のように、グランド層が存在する構成の基板で
は、信号線の直下にグランド層が存在することになるの
で、上述の電流ループが小さくなる。しかしながら、通
常の片面基板では、同一層にグランドパターンが形成さ
れ、それは理想グランドではないので、必ずインダクタ
ンスが存在することになる。このインダクタンスが存在
することによって、グランドのリターン電流は信号線の
近傍だけでなく、基板全体を拡がりながら流れる。この
リターン電流の拡がりを小さくすることが、電磁波の放
射ノイズを低減することになる。そこで、第３の実施例
に示した基板では、グランドラインが格子状に基板のい
たる所に存在し、信号線とグランドとの距離が短くなる
と同時に、インダクタンスも小さくなり、電磁波の放射
ノイズが低減される。

【００８０】通常、静電気テストとして、外部からプ
リント基板のＩ／Ｏコネクタ等に静電気放電として高電
圧パルスを印加して、部品が実装された基板が誤動作す
るかしないかを試験している。第３の実施例に示した基
板構造をとると、グランド層以外にもグランドパターン
が形成されるので、信号線とグランドとの結合容量が大
きくなる。したがって、Ｖ＝Ｑ／Ｃの関係において、基
板の容量（Ｃ）が大きくなれば、外部からの高電圧パル
スＱが一定ならば、当然誘起される電圧（Ｖ）が小さく
なり、基板内での電圧変動が低減されて基板の誤動作が
少なくなる。

【００８１】第３の実施例に示した基板では、電源パ
ターンやグランドパターンを崩すことなく、これらの間
に信号パターンを形成することによって、電源インダク
タンス分布やグランドインダクタンス分布の低い安定し
たプリント配線板を得ることができ、放射ノイズ対策や
回路の誤動作解析に費やされる時間やコストを大幅に削
減することができる。

【００８２】一般に、限られた空間に高密度に部品を実
装する場合には、ノイズを抑制するための部品を余分に
実装するスペースがない。特に、携帯型コンピュータで
は、基板の層数を減らすために電源パターンやグランド
パターンのための面積を十分に確保できない。また、複
写機では、装置内の複数の基板がケーブルで接続されて
いて、そのケーブルがアンテナになり易いといった、製
品特有の条件がある。しかし、第３の実施例に示した基
板の高密度実装では、放射ノイズを低減することができ
るので、高密度実装を可能にする。

【００８３】なお、本発明ではプリント配線板として片
面プリント配線板を採用したが、両面プリント配線板や
多層プリント配線板にも本発明を応用できることは言う
までもない。

【００８４】

【発明の効果】以上説明したように本発明は、プリント
配線板で発生する可能性のある放射ノイズを効率良く抑
制することができ、放射ノイズの発生が抑制された片面
プリント配線板を得ることができる。

【００８５】具体的には、本発明の片面プリント配線板
によると、電源ラインまたはグランドラインを基板上の
配線とジャンパ線によってそれぞれ異なる方向に所定の
間隔で形成し、これらの交叉する部分をジャンパ線装着
穴部分の半田付けで接続することによって、電源パター
ンやグランドパターンのインダクタンスが均一化され、
電源パターンとグランドパターンとの間のキャパシタン
スまたはそれらと信号パターンとの間のキャパシタンス
が上昇し、放射ノイズを抑制することができる。

【００８６】また、これらの電源ラインまたはグランド
ラインを、細い線幅のものと、複数本の細い線幅のもの
を介して配設されている太い線幅のものとで構成するこ
とによって、電流容量が不足するという不具合が発生せ
ず、低い周波数のインダクタンスと高い周波数のインダ
クタンスとをそれぞれ効率良く抑制することができ、放
射ノイズ特性に優れた片面プリント配線板を得ることが
できる。

【００８７】さらに、上述した電源パターンやグランド
パターンを崩すことなく、これらの間に信号パターンを
形成することによって、電源インダクタンス分布やグラ
ンドインダクタンス分布の低い安定した片面プリント配
線板を得ることができ、放射ノイズ対策や回路の誤動作
解析に費やされる時間やコストを大幅に削減することが
できる。

【００８８】その上、特に限られた空間に高密度に部品
を実装する場合にも、ノイズを抑制するための部品が不
要であることによって、余分に部品を実装するスペース
を必要としない。

【００８９】このとき、携帯型コンピュータでは基板の
層数を減らすために電源パターンやグランドパターンを
形成するための面積を十分に確保できないという問題が
あり、また、複写機では装置内の複数の基板がケーブル
で接続されていて、そのケーブルがアンテナになり易い
といった製品特有の条件があるが、本発明では、放射ノ
イズを低減することによって高密度実装を可能にするこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における設計手法を説明
する図

【図２】本発明の第１の実施例における設計手法を説明
する図

【図３】本発明の第１の実施例における設計手法を説明
する図

【図４】電源ラインおよびグランドラインの配線の例を
示す図

【図５】電源ラインおよびグランドラインの配線の例を
示す図

【図６】本発明の第１の実施例の設計手法において具体
的に信号線の長さを制御することの意義を説明する図

【図７】本発明の第１の実施例の設計手法において具体
的に信号線の長さを制御することの意義を説明する図

【図８】図６および図７において説明した電流ループの
具体例を示す図

【図９】本発明の第３の実施例を実際の製品における設
計例として基板のＩＣ周辺の様子を示した拡大図

【図１０】図９の基板全体の様子を示した斜視図

【図１１】本発明の第３の実施例における基板上のジャ
ンパ線装着穴の間隔を変えたときの電源ラインとグラン
ドラインが形成する井桁の概略的な外観を示す図

【図１２】本発明の第３の実施例における基板上のジャ
ンパ線装着穴の間隔を変えたときの電源ラインとグラン
ドラインが形成する井桁の概略的な外観を示す図

【図１３】本発明の第３の実施例における基板上のジャ
ンパ線装着穴の間隔を変えたときの電源ラインとグラン
ドラインが形成する井桁の概略的な外観を示す図

【図１４】本発明の第３の実施例における基板上のジャ
ンパ線装着穴の間隔を変えたときの電源ラインとグラン
ドラインが形成する井桁の概略的な外観を示す図

【図１５】ジャンパ線装着穴の間隔と電源ラインのパタ
ーンのインダクタンスとの関係を表すグラフ

【図１６】ジャンパ線装着穴の間隔と電源ラインのパタ
ーンのキャパシタンスとの関係を表すグラフ

【図１７】ジャンパ線装着穴の間隔と放射ノイズとの関
係を表すグラフ

【図１８】従来例におけるプリント配線板の構成を示す
図

【図１９】従来例におけるプリント配線板の構成を示す
図

【符号の説明】

１ＩＣパッケージ２信号線３信号線のスルーホール４信号線のジャンパ線５グランドラインまたは電源ラインのパターン６グランドラインまたは電源ラインのスルーホール７グランドラインまたは電源ラインのジャンパ線１１片面プリント配線板１２、１３グランドライン１４、１５電源ライン１６、１７グランドライン用ジャンパ線装着穴１８、１９電源ライン用ジャンパ線装着穴２０信号線２１信号線用ジャンパ線装着穴１１０、１１１、１３４、１３６、１５０スルーホ
ール１２１、１３１グランドライン１２２、１３２電源ライン１６０ＩＣ１６１、１６２信号線２００信号線２０１、２０２スルーホール

Claims

【特許請求の範囲】

【請求項１】平行して延設されている複数の電源ライ
ンと該複数の電源ラインの間に延設されている複数の信
号ラインとを備える片面プリント配線板において、放射ノイズ源として問題となる第１の周波数を決定する
第１の工程と、該第１の周波数に基づいて、任意の２本の該電源ライン
の第１の間隔を決定する第２の工程とを有することを特
徴とする、片面プリント配線板の設計方法。
【請求項２】前記第１の工程において決定された前記
第１の周波数を、当該片面プリント配線板を構成する材
料の誘電率を用いて補正することを特徴とする、請求項
１に記載の片面プリント配線板の設計方法。
【請求項３】前記第１の周波数を、当該片面プリント
配線板を流れる信号に含まれる高次高調波の第２の周波
数に基づいて決定することを特徴とする、請求項１また
は２に記載の片面プリント配線板の設計方法。
【請求項４】前記第１の周波数を、当該片面プリント
配線板に実装されるＩＣ素子の立ち上がり時間特性およ
び立ち下がり時間特性のうちのいずれかに基づいて決定
することを特徴とする、請求項１または２に記載の片面
プリント配線板の設計方法。
【請求項５】前記第１の間隔を、前記第１の周波数に
対応する波長の略２０分の１よりも短くすることを特徴
とする、請求項１ないし４のいずれか１項に記載の片面
プリント配線板の設計方法。
【請求項６】前記電源ラインが、複数の電力供給ライ
ンと複数の電力リターンラインとを有し、前記第１の間隔を、隣り合う該電力供給ラインの間隔お
よび隣り合う該電力リターンラインの間隔のうちの少な
くとも１つの第２の間隔とすることを特徴とする、請求
項１ないし４のいずれか１項に記載の片面プリント配線
板の設計方法。
【請求項７】前記複数の電力供給ラインおよび前記複
数の電力リターンラインが、該電力供給ラインと該電力
リターンラインとが平行して交互に配設されることを特
徴とする、請求項６に記載の片面プリント配線板の設計
方法。
【請求項８】平行して延設されている複数の電源ライ
ンおよび複数の信号ラインと、任意の２本の該電源ライ
ンの間および任意の２本の該信号ラインの間を橋渡して
接続するジャンパ線とを備える片面プリント配線板にお
いて、放射ノイズ源として問題となる第３の周波数を決定する
第３の工程と、該第３の周波数に基づいて、任意の２本の該電源ライン
の間を橋渡して接続する該ジャンパ線の両端の２つのジ
ャンパ線装着穴の第３の間隔を決定する第４の工程とを
有することを特徴とする、片面プリント配線板の設計方
法。
【請求項９】前記第３の工程において決定された前記
第３の周波数を、当該片面プリント配線板を構成する材
料の誘電率を用いて補正することを特徴とする、請求項
８に記載の片面プリント配線板の設計方法。
【請求項１０】前記第３の周波数を、当該片面プリン
ト配線板を流れる信号に含まれる高次高調波の第４の周
波数に基づいて決定することを特徴とする、請求項８ま
たは９に記載の片面プリント配線板の設計方法。
【請求項１１】前記第３の周波数を、当該片面プリン
ト配線板に実装されるＩＣ素子の立ち上がり時間特性お
よび立ち下がり時間特性のうちのいずれかに基づいて決
定することを特徴とする、請求項８ないし１０のいずれ
か１項に記載の片面プリント配線板の設計方法。
【請求項１２】前記第３の間隔を、前記第３の工程に
おいて決定された前記第３の周波数に対応する波長の略
２０分の１よりも短くすることを特徴とする、請求項８
ないし１１のいずれか１項に記載の片面プリント配線板
の設計方法。
【請求項１３】前記電源ラインの間を橋渡して接続す
る２つの前記ジャンパ線装着穴が、隣り合っていること
を特徴とする、請求項８ないし１２のいずれか１項に記
載の片面プリント配線板の設計方法。
【請求項１４】前記第４の工程において、任意の２本
の前記電源ラインが、前記第３の間隔よりも小さい第４
の間隔を有し、任意の２本の前記ジャンパ線を、前記ジャンパ線装着穴
部分の半田付けによって接続することを特徴とする、請
求項８ないし１３のいずれか１項に記載の片面プリント
配線板の設計方法。
【請求項１５】平行して延設されている複数の電源ラ
インおよび複数の信号ラインと、任意の２本の該電源ラ
インの間および任意の２本の該信号ラインの間を橋渡し
て接続するジャンパ線とを備える片面プリント配線板に
おいて、放射ノイズ源として問題となる第５の周波数を決定する
第５の工程と、該第５の周波数に基づいて、隣り合う２本の該電源ライ
ンが該ジャンパ線を用いて接続されることによって形成
されるループの第１の断面積を決定する第６の工程と、該第１の断面積に基づいて、隣り合う２本の該電源ライ
ンの第５の間隔を決定する第７の工程とを有することを
特徴とする、片面プリント配線板の設計方法。
【請求項１６】複数の第１の電力供給ラインと複数の
第１の電力リターンラインとを備える片面プリント配線
板において、該複数の第１の電力供給ラインと該複数の第１の電力リ
ターンラインとが平行して交互に配設され、隣り合う該第１の電力供給ラインと該第１の電力リター
ンラインとの第６の間隔が、放射ノイズ源として問題と
なる第６の周波数に基づいて決定されることを特徴とす
る、片面プリント配線板。
【請求項１７】任意の２本の前記第１の電力供給ライ
ンの間および任意の２本の前記電力リターンラインの間
のうちのいずれかを橋渡して接続する電源用ジャンパ線
を備え、該電源用ジャンパ線が複数の第２の電力供給ラインおよ
び複数の第２の電力リターンラインを備え、該第１の電力供給ラインと該第２の電力供給ラインとが
第１のジャンパ線装着穴部分の半田付けによって接続さ
れ、該第１の電力リターンラインと該第２の電力リターンラ
インとが第２のジャンパ線装着穴部分の半田付けによっ
て接続されていることを特徴とする、請求項１６に記載
の片面プリント配線板。
【請求項１８】平行して交互に配設されている前記第
１の電力供給ラインと前記第１の電力リターンラインと
の間に信号ラインが配設されていることを特徴とする、
請求項１６または１７に記載の片面プリント配線板。
【請求項１９】当該片面プリント配線板に実装される
ＩＣ素子の立ち上がり時間特性および立ち下がり時間特
性のうちのいずれかに基づいて、前記第６の周波数を決
定することを特徴とする、請求項１６ないし１８のいず
れか１項に記載の片面プリント配線板。
【請求項２０】前記第６の間隔が、当該片面プリント
配線板の波長短縮率に基づいて決定されていることを特
徴とする、請求項１６ないし１９のいずれか１項に記載
の片面プリント配線板。
【請求項２１】当該片面プリント配線板に実装される
ＩＣ素子の立ち上がり時間特性および立ち下がり時間特
性のうちのいずれかが略１ｎｓｅｃである場合に、前記
第６の間隔が７．５ｍｍ以下に設定されていることを特
徴とする、請求項１６ないし２０のいずれか１項に記載
の片面プリント配線板。
【請求項２２】複数の第３の電力供給ラインと複数の
第３の電力リターンラインとを備える片面プリント配線
板において、該複数の第３の電力供給ラインと該複数の第３の電力リ
ターンラインとが平行して交互に配設され、複数の該第３の電力供給ラインが、隣り合う細いライン
の複数本毎に１本の太いラインを備える第１のパターン
を有し、複数の該第３の電力リターンラインが、隣り合う細いラ
インの複数本毎に１本の太いラインを備える第２のパタ
ーンを有し、隣り合う該第３の電力供給ラインと該第３の電力リター
ンラインとの第７の間隔が、放射ノイズ源として問題と
なる第７の周波数に基づいて決定されることを特徴とす
る、片面プリント配線板。
【請求項２３】前記太いラインが１ｍｍ以上の線幅を
有し、前記細いラインが１ｍｍ未満の線幅を有すること
を特徴とする、請求項２２に記載の片面プリント配線
板。