TWI581053B - 用於遮罩感知佈線之方法及裝置 - Google Patents
用於遮罩感知佈線之方法及裝置 Download PDFInfo
- Publication number
- TWI581053B TWI581053B TW103142322A TW103142322A TWI581053B TW I581053 B TWI581053 B TW I581053B TW 103142322 A TW103142322 A TW 103142322A TW 103142322 A TW103142322 A TW 103142322A TW I581053 B TWI581053 B TW I581053B
- Authority
- TW
- Taiwan
- Prior art keywords
- mask
- cutting
- metal
- line
- wiring layer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Description
本揭露係關於金屬佈線層。本揭露尤其應用於針對10奈米(nm)以上的技術節點產生金屬佈線層。
多重圖案化技術包括微影蝕刻/微影蝕刻(LELE)、自對準雙圖案化(SADP)、自對準四圖案化(SAQP)、定向自組裝(DSA)等。在SADP及SAQP中,諸如切割遮罩或阻隔遮罩之遮罩係用於產生線端。為簡單起見,本揭露的焦點放在切割遮罩,但遮罩可為切割遮罩及/或阻隔遮罩。SADP及SAQP由於相較於LELE未產生覆蓋誤差(overlay error),因此為先進金屬佈線的較佳解決方案。
電子設計自動化(EDA)佈線工具產生用以在積體電路裡將單元連接的金屬線設計,形成金屬佈線層。佈線工具使用金屬線設計規則檢查以確保金屬佈線層未違反任何設計規則。
在使用SADP及/或SAQP形成金屬佈線層上具有挑戰性。需要有單獨的後佈線(post-routing)分解工具來產生切割遮罩,以供產生連續金屬線的端部。亦即,佈線工具未感知到用於形成切割遮罩的遮罩設計規則。通
常,會有與切割遮罩相關聯的設計規則檢查錯誤存在,切割遮罩需要重複佈線過程。這種反覆的過程延遲設計收斂(design closure)。再者,根據切割遮罩設計規則錯誤來修改金屬線並不夠直覺。另外,由於佈線工具未感知到用以形成金屬佈線層的切割遮罩,所以佈線工具通常產生需要複雜遮罩幾何形狀的金屬佈線層,這對於製造來講複雜度相當驚人。因此,需有另外的後佈線工具來最佳化切割遮罩,切割遮罩需要延展金屬佈線層中已設計的金屬線以降低遮罩幾何形狀的複雜度,並且必須廣泛增加虛設金屬填部,這兩者皆未包括在設計的佈線時序收斂(route timing closure)裡。
因此,在設計金屬佈線層時需要切割遮罩感知佈線,並且需要基於切割遮罩感知佈線而形成之所產生的設備。
本揭露之一態樣為新式佈線法,其首先佈設連續金屬線,然後再插置切割遮罩以產生信號金屬線將單元連接,其中非信號金屬線變為金屬填部。
本揭露的一個態樣為一種基於切割遮罩設計規則用於設計金屬佈線層的方法。
本揭露之另一態樣是一種裝置,其進行金屬佈線層的切割遮罩感知佈線。
本揭露之另一態樣是一種設備,其包括基於切割遮罩感知佈線形成的金屬佈線層。
本揭露其另外的態樣及其他特徵將在隨後說明中提出,並且經由審閱下文對於所屬領域具備普通技術者將顯而易知,或可經由實施本揭露進行學習。可如所附申請專利範圍特別指出者實現並且獲得本揭露的優點。
根據本揭露,某些技術功效可藉由一種包括下列所述者的方法而部分達成:在半導體設計布局裡佈設連續金屬線,並且藉由處理器,基於切割或阻隔遮罩設計規則,根據切割或阻隔遮罩的置放,使用連續金屬線對金屬佈線層進行佈線。
本揭露之一態樣包括金屬佈線層中使用之連續金屬線的部分形成信號線,並且連續金屬線的剩餘部分形成虛設線。佈線的進一步態樣包括判定切割或阻隔遮罩的位置,以從連續金屬線產生信號線,用以將半導體設計布局裡的單元連接,以及檢查切割或阻隔遮罩的置放是否滿足切割遮罩設計規則。另一態樣包括說明佈線期間因為信號線所導致的時間延遲。又另一態樣包括說明佈線期間因為虛設線所導致的時間延遲以產生虛設線感知時序收斂。一另外的態樣包括判定兩個用於佈線金屬佈線層之候選切割或阻隔遮罩多邊形會違反切割或阻隔遮罩設計規則,以及將這兩個候選切割或阻隔遮罩多邊形組合成單一切割或阻隔遮罩多邊形以滿足切割或阻隔遮罩設計規則。另一態樣包括切割或阻隔遮罩設計規則係基於兩個候選切割或阻隔遮罩多邊形的近似性。又另一態樣包括遮罩為阻隔遮罩。再另一態樣包括遮罩為切割遮罩。
本揭露之另一態樣是一種裝置,其包括:處理器;以及記憶體,此記憶體包括用於一或多個程式的電腦程式碼,記憶體及電腦程式碼係組構成用來以處理器使本裝置進行以下作業:在半導體設計布局中佈設連續金屬線;基於切割或阻隔遮罩設計規則,根據切割或阻隔遮罩的置放,使用連續金屬線對金屬佈線層進行佈線。
態樣包括金屬佈線層中使用之連續金屬線的部分形成信號線,而連續金屬線的剩餘部分形成虛設線。另一態樣包括使本裝置進一步相對於佈線金屬層,判定切割或阻隔遮罩的位置,以從連續金屬線產生信號線,用以將半導體設計布局裡的單元連接,以及檢查切割或阻隔遮罩的置放是否滿足切割遮罩設計規則。再另一態樣包括使本裝置進一步說明佈線期間因為信號線所導致的時間延遲。另一態樣包括使本裝置進一步說明佈線期間因為虛設線所導致的時間延遲以產生虛設線感知時序收斂。進一步態樣包括使本裝置進一步判定兩個用於佈線金屬佈線層之候選切割或阻隔遮罩多邊形會違反切割或阻隔遮罩設計規則,以及將這兩個候選切割或阻隔遮罩多邊形組合成單一切割或阻隔遮罩多邊形以滿足切割或阻隔遮罩設計規則。另一態樣包括切割或阻隔遮罩設計規則係基於兩個候選切割或阻隔遮罩多邊形的近似性。又另一態樣包括遮罩為阻隔遮罩。一另外的態樣包括遮罩為切割遮罩。
根據本揭露,另外的技術功效可藉由一種包括以下所述者之方法而部分達成:在半導體設備的基材
上面形成連續金屬線,基於切割或阻隔遮罩設計規則判定切割或阻隔遮罩的位置以供經由連續金屬線設計金屬佈線層,以及基於形成金屬佈線層之切割或阻隔遮罩移除部分連續金屬線。另外的態樣包括判定設計金屬佈線層時兩個候選切割或阻隔遮罩多邊形會違反切割或阻隔遮罩設計規則,以及藉由組合這兩個候選切割或阻隔遮罩多邊形形成單一切割或阻隔遮罩多邊形以滿足切割或阻隔遮罩設計規則。
本揭露之額外態樣及技術功效對於所屬領域的技術人員而言在經由底下詳細描述之後將顯而易見,其中本揭露之具體實施例係藉由經思考用以實施本揭露之最佳模式之圖示予以簡單描述。將意識到,本揭露可有其它及不同的具體實施例,以及本揭露之許多細節可在各種明顯的態樣中作修改,全部都不脫離本揭露。因此,圖式及說明本質在於例示而非限制。
101、111a、111b、111c、111d、111e、303‧‧‧金屬線
103a、103b、409、411‧‧‧箭號
105、305、401、413‧‧‧切割遮罩
107‧‧‧空間
109‧‧‧圖案化金屬線
113a、113b、113c、113d、113e‧‧‧距離
115a、115b‧‧‧遮罩
117‧‧‧金屬延展部
119‧‧‧金屬填部
200、220、240‧‧‧程序
201、203、205、207、209、211‧‧‧步驟
301‧‧‧半導體設備
307‧‧‧間隙
309‧‧‧信號線
311‧‧‧虛設線
403‧‧‧輸入線
405‧‧‧輸出線
407‧‧‧垂直互連進接口
500‧‧‧電腦系統
501‧‧‧處理器
503‧‧‧記憶體
505‧‧‧儲存空間
507‧‧‧顯示器
509‧‧‧輸入設備
511‧‧‧應用程式
513‧‧‧布局資料
515‧‧‧遮罩設計規則
517‧‧‧遮罩圖案資料庫
本揭露係在附圖的圖示中藉由實施例且非藉由限制予以描述,並且其中相同的元件符號意指類似的元件,以及其中:第1A圖根據一例示性具體實施例,說明藉由將切割遮罩用於連續金屬線之切割圖案化布局;第1B及1C圖根據一例示性具體實施例,說明金屬線設計規則檢查與切割遮罩設計規則檢查之間的差異;
第2A圖根據一例示性具體實施例,係一程序的流程圖,其基於切割遮罩設計規則用於佈線金屬佈線層;第2B圖根據一例示性具體實施例,係一程序的流程圖,其基於切割遮罩設計規則用於判定切割遮罩在佈線金屬佈線層時之位置;第2C圖根據一例示性具體實施例,係一程序之流程圖,其用於滿足設計規則違規;第3A至3D圖根據一例示性具體實施例,概要說明一種用於形成金屬佈線層的方法;第4A圖根據一例示性具體實施例,概要說明一滿足切割遮罩設計規則檢查之半導體設計;第4B至4C圖根據一例示性具體實施例,概要說明切割遮罩設計規則違規之修正;以及第5圖根據一例示性具體實施例,概要說明一電腦系統,其用於實施第2A至2C圖之程序。
在底下的說明中,為了解釋,提出許多特定細節以便透徹理解例示性具體實施例。然而,應該明顯可知的是,可實踐例示性具體實施例而無需這些特定細節或用到均等配置。在其它實例中,廣為人知的架構和設備係以方塊圖形式表示,以免不必要地混淆例示性具體實施例。另外,除非另有所指,說明書及申請專利範圍中所有表達成份、反應條件等等數量、比率、以及數值特性的數
字在所有實例中都應理解為藉由術語「約」修飾。
第1A圖根據一例示性具體實施例,說明將切割遮罩用於連續金屬線之切割圖案化布局。從連續金屬線101開始形成金屬佈線層。取決於所產生的半導體設備之技術節點,連續金屬線101可非常密集。如箭號103a所示,切割圖案化之流程接著將切割遮罩105用於連續金屬線101。在套用切割遮罩105之後,如箭號103b所示,切割圖案化之流程接著移除連續金屬線101中有套用切割遮罩105之部份,在連續金屬線101中形成空間107。因此,根據空間107將連續金屬線101圖案化,以形成構成金屬佈線層之圖案化金屬線109。
第1B圖根據一例示性具體實施例,說明佈線金屬佈線層時使用的金屬線設計規則檢查。金屬線111a至111e表示一設計裡用於金屬佈線層之金屬線,如最初基於金屬線設計規則藉由佈線工具產生者。距離113a至113d表示金屬線111a至111e之間的各個距離。為了確保金屬線111a至111e滿足金屬線設計規則,距離113a至113d必須滿足特定臨限值,例如大於如金屬佈線層之製造限制所界定的特定值。
按照習知,在對金屬佈線層進行佈線時(例如藉由佈線工具),佈線工具產生滿足金屬線設計規則之金屬線111a至111e。在產生金屬線111a至111e之後,金屬線111a至111e係映射至連續金屬線,用於形成金屬佈線層,如關於第1A圖所述者。金屬線111a至111e係藉由單
獨的EDA工具分解,用以產生形成連續金屬線(其用於形成金屬線111a至111e)之端部所需的切割遮罩。如下文所述,還產生有金屬填部及金屬延展部,用以降低所產生的切割遮罩形狀之複雜度。
第1C圖說明藉由單獨的後佈線分解工具分解金屬線111a至111e之後所產生的例示性遮罩115a及115b。切割遮罩115a及115b相隔一距離113e。遮罩115a及115b必須滿足切割遮罩設計規則。因此,距離113e必須滿足特定臨限值,例如:大於所產生之切割遮罩其製造限制所界定的特定值。雖然距離113a至113d可滿足金屬線設計規則,但距離113e仍可能違反切割遮罩設計規則。由於設計金屬線111a至111e的佈線工具未感知到切割遮罩設計規則,因此佈線工具無法符合切割遮罩設計規則、或產生(也將會導致滿足切割遮罩設計規則之切割遮罩分解的)金屬線111a至111e。因此,第1B及1C圖中說明的設計因違反切割遮罩設計規則而無法製造。佈線工具需要反覆程序以重新設計金屬線111a至111e,直到將金屬佈線層設計到最終亦滿足切割遮罩設計規則為止。
另外,由於佈線工具未考慮到金屬線111a至111e在形成時係套用至連續金屬線(例如:連續金屬線101),因此佈線工具未考慮需用以形成金屬佈線層之金屬延展部及/或金屬填部。例如,後佈線分解工具將產生金屬延展部117及金屬填部119(如第1C圖所示),其為部分連續金屬線,該部分僅需用於降低切割遮罩將連續金屬線圖
案化成金屬佈線層之金屬線所需的複雜度。所產生的金屬延展部117及金屬填部119變更所佈線之設計的時序效能,其無法藉由佈線工具建立模型。
本揭露專注於並且解決目前基於金屬線設計規則形成金屬佈線層所伴隨而來的切割遮罩設計規則違規及不可預測的設計時序結果的問題。根據本揭露之具體實施例,金屬佈線層之佈線係直接基於考量連續金屬線之切割遮罩設計規則,允許設計流程與金屬佈線層製造流程一致。
根據本揭露一具體實施例之方法包括在半導體設計布局中佈設連續金屬線。本方法更包括藉由處理器,基於切割遮罩設計規則,根據切割遮罩之置放,使用連續金屬線來對金屬佈線層進行佈線。
第2A圖根據一例示性具體實施例,係一程序200的流程圖,其基於切割遮罩設計規則用於對金屬佈線層進行佈線。程序200可藉由佈線工具進行,其可藉由關於第5圖所示及所述的例示性硬體予以體現。於步驟201,佈線工具在一層半導體設計布局裡佈設連續金屬線,此層半導體設計布局將在完成時構成半導體設備之金屬佈線層。如所屬領域了解者,金屬佈線層將電性連接半導體設備的各個邏輯元件。連續金屬線可具有如半導體設計布局所需的特定間距及寬度。
於步驟203,佈線工具基於切割遮罩設計規則,根據切割遮罩之置放,使用連續金屬線來佈線金屬佈
線層。因此,有別於依賴金屬線設計規則之習知佈線,步驟203的佈線是直接依賴用於佈線金屬佈線層之切割遮罩設計規則。此佈線在連續金屬線之特定位置產生切割遮罩,用以將連續金屬線分成信號線及虛設線。信號線形成金屬佈線層,提供佈線以連接所產生之半導體設備之邏輯元件。虛設線因始於金屬佈線層設計中的連續金屬線而維持不變。佈線工具於步驟203使用包括切割遮罩設計規則的技術檔(tech file),用於判定切割遮罩在連續金屬線上的置放。技術檔也可包括變化有限的切割遮罩圖案,用以簡化形成金屬佈線層時使用的切割遮罩。有限的切割遮罩圖案可基於形狀及尺寸而變化。可被自動使用之變化有限的遮罩圖案控制切割遮罩的複雜度,使得無需另外的後佈線工具來降低切割遮罩的複雜度。
因此,藉由根據切割遮罩設計規則而直接地設計金屬佈線層,佈線工具形成金屬佈線層,其在金屬佈線層被分解而產生切割遮罩之後,不會接著造成切割遮罩設計規則違規。確實,由於金屬佈線層係根據切割遮罩而直接界定,因此程序200之方法無需為了產生切割遮罩而分解金屬佈線層。另外,程序200之方法自動判定信號線及虛設線,使得金屬佈線層的時序屬於虛設線感知(dummy-line-aware),並且無需另外的後佈線工具來增加另外的虛設線。
第2B圖根據一例示性具體實施例,係一程序220的流程圖,其基於切割遮罩設計規則用於判定切割
遮罩在佈線金屬佈線層時之位置。程序220可藉由佈線工具進行,其可藉由關於第5圖所示及所述的例示性硬體予以體現。於步驟205,佈線工具判定要如何將連續金屬線分成信號線及虛設線,用以藉由信號線連接邏輯元件。佈線工具可判定信號線的位置及長度,其對應於沿著連續金屬線之位置,用於連接半導體設計布局的邏輯元件。佈線工具基於信號線的位置及長度,判定切割遮罩的位置,用以從連續金屬線產生信號線。佈線工具可判定切割遮罩的位置以將連續金屬線分成信號線(用於形成金屬佈線層)、以及虛設線。在判定切割遮罩的位置時,佈線工具可使用佈線技術檔,其包括數目有限的切割遮罩圖案,用於將連續金屬線分成信號線及虛設線。
在判定切割遮罩的位置之後,於步驟207,佈線工具檢查切割遮罩的置放是否滿足切割遮罩設計規則。佈線技術檔中可包括切割遮罩設計規則。若有任何遮罩設計規則錯誤,佈線工具可修改切割遮罩之置放、切割遮罩之形狀、或以上兩者,用以滿足切割遮罩設計規則,方式係(例如)藉由移動切割遮罩多邊形以滿足兩個切割遮罩多邊形之間的最小距離。程序220之步驟205及207雖然是以兩道分離的步驟討論,但其仍可同時有效發生,使得切割遮罩不會置放到造成切割遮罩設計規則錯誤的位置。
第2C圖根據一例示性具體實施例,係一特定程序240之流程圖,其用於修正遮罩設計規則違規。程
序240可藉由佈線工具進行,其可藉由關於第5圖所示及所述的例示性硬體予以體現。於步驟209,佈線工具判定兩個切割遮罩會違反切割遮罩設計規則,這兩個切割遮罩多邊形因尚未界定為形成金屬佈線層時使用的最終切割遮罩,因此可稱為候選切割遮罩多邊形。這兩個候選多邊形因為太靠近,而可能違反切割遮罩設計規則。此一判定可在靠近第一候選切割遮罩多邊形置放第二候選切割遮罩多邊形之後出現,其另會造成切割遮罩設計規則錯誤。
於步驟211,佈線工具將這兩個候選切割遮罩多邊形組合成單一多邊形以滿足切割遮罩設計規則。為了要維持所產生的多邊形的簡單,必須插置金屬延展部、金屬填部、或以上兩者。然而,步驟211之修正只屬於例示性,並且切割遮罩設計規則錯誤可根據切割遮罩的其它修改予以修正,例如:移除切割遮罩多邊形、移動切割遮罩多邊形等。
言及第3A圖,根據一例示性具體實施例,用於形成金屬佈線層之方法在製造期間始於半導體設備301。雖然未圖示(為了方便說明),半導體設備301仍包括邏輯元件,即所謂的標準單元,其需要連接以使半導體設備301運作。因此,於第3A圖,半導體設備301在一製造階段係用於形成金屬佈線層以連接邏輯元件。
連續金屬線303是在半導體設備301上方形成,如第3B圖所示。根據半導體設備301的設計要求,連續金屬線303可由導體(例如:銅)以特定間距構成。如
上所述,針對10nm以下的技術節點,可根據SADP、SAQP、DSA等形成連續金屬線303。
言及第3C圖,切割遮罩305係置放於連續金屬線303裡的位置,如藉由佈線工具所判定者,用以產生金屬佈線層。如上所述,切割遮罩305係根據切割遮罩感知佈線置放,用於產生金屬佈線層。另外,如上所述,切割遮罩305或者可為阻隔遮罩。再者,切割遮罩305雖是個別指涉,但仍可視為一個單一切割遮罩或單獨的不同切割遮罩。
連續金屬線303及切割遮罩305係經處理以在連續金屬線303裡形成間隙307,如第3D圖所示。間隙307隔離部分連續金屬線303以形成信號線309,其連接半導體設備301裡的邏輯元件,並且構成金屬佈線層。剩餘未構成信號線309的連續金屬線303構成虛設線311。由於切割遮罩305係藉由佈線工具而直接判定並置放,所以佈線工具感知到形成信號線309以及形成虛設線311之部分連續金屬線303。因此,虛設線311係自動產生,並且無需傳統上為了降低形成根據金屬線設計規則設計的金屬佈線層所需之切割遮罩複雜度所需要的另外的後佈線虛設線插置。因此,佈線工具能夠針對金屬佈線層形成虛設線感知時序收斂(dummy-line-aware timing closure)。
第4A圖根據一例示性具體實施例,說明在金屬佈線層滿足切割遮罩設計規則檢查之半導體設計。具體而言,金屬佈線層包括根據第3A至3D圖所述程序形成
的信號線309及虛設線311。然而,信號線309與虛設線311係根據移除部分連續金屬線之切割遮罩401而隔開。
輸入線403及輸出線405將信號饋送至信號線309,並且係藉由垂直互連進接口(vertical interconnect accesses;VIA)407連接。雖然信號線309係圖示說明成連接至輸入線403及輸出線405,但取決於金屬佈線層之佈線,信號線309也可僅連接至輸入線403、僅連接至輸出線405等。
如箭號409所示,最近的切割遮罩401之間的距離滿足遮罩設計規則。因此,能夠製造根據將信號線309與虛設線311隔開的切割遮罩401所形成之金屬佈線層。
第4B圖根據一例示性具體實施例,說明在金屬佈線層未滿足切割遮罩設計規則檢查之半導體設計。第4B圖的組構類似於第4A圖的組構;然而,下信號線309及切割遮罩401係向左移位。此移位因箭號411所指的距離太短而造成切割遮罩設計規則違規。由於有切割遮罩設計規則違規,第4B圖所示的組構因此僅可代表佈線工具所進行的部分佈線流程,而非最終的金屬佈線層。由於佈線工具感知到切割遮罩設計規則,因此佈線工具能夠直接修改切割遮罩401以滿足遮罩設計規則。
第4C圖說明第4B圖之已修改佈線層,其包括已修改切割遮罩413。在設計佈線層期間判定切割遮罩設計規則違規之後,佈線工具可修改第4B圖中的切割遮罩401以結合最近的切割遮罩多邊形,並且形成已修改
切割遮罩413。由於箭號411所指的距離在第4C圖之已修改佈線層裡已被移除,因此不會再有切割遮罩設計規則違規,並且第4C圖的金屬佈線層是可製造的。
本文所述的程序可經由軟體、硬體、韌體、或其組合實施。例示性硬體(例如:運算硬體)係在第5圖中概要說明。如圖所示,電腦系統500包括至少一個處理器501、至少一個記憶體503、以及至少一個儲存空間505。電腦系統500可耦接至顯示器507以及一或多個輸入設備509,例如鍵盤及指向設備(pointing device)。顯示器507可用於提供一或多個GUI介面。輸入設備509可供電腦系統500的使用者使用,用以與(例如)GUI介面互動。儲存空間505可儲存應用程式511、布局資料(或資訊)513、遮罩設計規則515、以及至少一個遮罩圖案資料庫(或存放庫)517。應用程式511可包括藉由處理器501執行時,使電腦系統500進行一或多道程序(例如:本文所述程序之一或多者)的指令(或電腦程式碼)。在例示性具體實施例中,應用程式511可包括一或多個佈線工具。
本揭露之具體實施例達成許多技術功效,包括無需耗時的信號線佈線分解、控制用於形成金屬佈線層之切割遮罩圖案、在佈線期間產生虛設線而無需後佈線虛設線插置、以及在金屬佈線期間產生虛設線感知時序收斂。本揭露享有微處理器、智慧型手機、行動電話、蜂巢式手機、機上盒、DVD錄影機與播放器、汽車導航、印表機與週邊設備、網路連結與電信設備、遊戲系統、以及數
位照相機中所使用任何各類高度整合之半導體設備其設計及製造有關聯的產業利用性,尤其是針對10nm以上的技術節點。
在前述說明中,本揭露係引用其具體例示性具體實施例予以描述。然而,明顯的是,可對其實施各種改進和變更而不脫離本揭露較廣之精神與範疇,如申請專利範圍所提出者。因此,說明書與圖式應被視為例示性而非限制性。得以理解的是,如本文所述,本揭露可使用各種其它組合與具體實施例,並且可在本發明概念之範疇內作任何變更或改進。
200‧‧‧程序
201、203‧‧‧步驟
Claims (20)
- 一種用於遮罩感知佈線之方法,包含:在半導體設計布局中佈設連續金屬線;以及藉由處理器,基於切割或阻隔遮罩設計規則,根據切割或阻隔遮罩的置放,使用該連續金屬線對金屬佈線層進行佈線。
- 如申請專利範圍第1項所述之方法,其中,該金屬佈線層中使用之該連續金屬線的部分形成信號線,以及該連續金屬線的剩餘部分形成虛設線。
- 如申請專利範圍第2項所述之方法,其中,該佈線更包含:判定該切割或阻隔遮罩的位置,以從該連續金屬線產生該信號線,用以將該半導體設計布局內的單元連接;以及檢查該切割或阻隔遮罩的該置放是否滿足該切割或阻隔遮罩設計規則。
- 如申請專利範圍第2項所述之方法,更包含:說明該佈線期間因為該信號線所導致的時間延遲。
- 如申請專利範圍第2項所述之方法,更包含:說明該佈線期間因為該虛設線所導致的時間延遲,以產生虛設線感知時序收斂。
- 如申請專利範圍第1項所述之方法,其中,該佈線更包含:判定兩個用於佈線該金屬佈線層之候選切割或阻 隔遮罩多邊形會違反該切割或阻隔遮罩設計規則;以及將該兩個候選切割或阻隔遮罩多邊形組合成單一切割或阻隔遮罩多邊形,以滿足該切割或阻隔遮罩設計規則。
- 如申請專利範圍第6項所述之方法,其中,該切割或阻隔遮罩設計規則係基於該兩個候選切割或阻隔遮罩多邊形的近似性。
- 如申請專利範圍第1項所述之方法,其中,該遮罩為阻隔遮罩。
- 如申請專利範圍第1項所述之方法,其中,該遮罩為切割遮罩。
- 一種用於遮罩感知佈線之裝置,包含:處理器;以及記憶體,該記憶體包括用於一或多個程式之電腦程式碼,該記憶體及該電腦程式碼係組構成以該處理器使該裝置進行以下作業:在半導體設計布局中佈設連續金屬線;以及基於切割或阻隔遮罩設計規則,根據切割或阻隔遮罩的置放,使用該連續金屬線對金屬佈線層進行佈線。
- 如申請專利範圍第10項所述之裝置,其中,該金屬佈線層中使用之該連續金屬線的部分形成信號線,以及該連續金屬線的剩餘部分形成虛設線。
- 如申請專利範圍第11項所述之裝置,其中,該裝置對於佈線該金屬層進一步: 判定切割或阻隔遮罩的位置,以從該連續金屬線產生該信號線,用以將該半導體設計布局內的單元連接;以及檢查該切割或阻隔遮罩的該置放是否滿足該切割或阻隔遮罩設計規則。
- 如申請專利範圍第11項所述之裝置,其中,該裝置係進一步:說明該佈線期間因為該信號線所導致的時間延遲。
- 如申請專利範圍第11項所述之裝置,其中,該裝置係進一步:說明該佈線期間因為該虛設線所導致的時間延遲,以產生虛設線感知時序收斂。
- 如申請專利範圍第10項所述之裝置,其中,該裝置係進一步:判定兩個用於佈線該金屬佈線層之候選切割或阻隔遮罩多邊形會違反該切割或阻隔遮罩設計規則;以及將該兩個候選切割或阻隔遮罩多邊形組合成單一切割或阻隔遮罩多邊形,以滿足該切割或阻隔遮罩設計規則。
- 如申請專利範圍第15項所述之裝置,其中,該切割或阻隔遮罩設計規則係基於該兩個候選切割或阻隔遮罩多邊形的近似性。
- 如申請專利範圍第10項所述之裝置,其中,該遮罩為阻隔遮罩。
- 如申請專利範圍第10項所述之裝置,其中,該遮罩為切割遮罩。
- 一種用於遮罩感知佈線之方法,包含:在半導體設備的基材上方形成連續金屬線;基於切割或阻隔遮罩設計規則,判定切割或阻隔遮罩的位置,用以經由該連續金屬線設計金屬佈線層;以及基於形成該金屬佈線層之該切割或阻隔遮罩,移除部分該連續金屬線。
- 如申請專利範圍第19項所述之方法,更包含:判定設計該金屬佈線層時會有兩個候選切割或阻隔遮罩多邊形違反切割或阻隔遮罩設計規則;以及藉由組合該兩個候選切割或阻隔遮罩多邊形,形成單一切割或阻隔遮罩多邊形,以滿足該切割或阻隔遮罩設計規則。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/286,395 US9330221B2 (en) | 2014-05-23 | 2014-05-23 | Mask-aware routing and resulting device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201544897A TW201544897A (zh) | 2015-12-01 |
TWI581053B true TWI581053B (zh) | 2017-05-01 |
Family
ID=54556246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103142322A TWI581053B (zh) | 2014-05-23 | 2014-12-05 | 用於遮罩感知佈線之方法及裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9330221B2 (zh) |
CN (1) | CN105095561B (zh) |
TW (1) | TWI581053B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477804B2 (en) * | 2015-01-20 | 2016-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit design method |
US9710589B2 (en) * | 2015-06-24 | 2017-07-18 | Advanced Micro Devices, Inc. | Using a cut mask to form spaces representing spacing violations in a semiconductor structure |
US9991156B2 (en) * | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
US9984920B2 (en) | 2016-07-11 | 2018-05-29 | International Business Machines Corporation | Design-aware pattern density control in directed self-assembly graphoepitaxy process |
US10002222B2 (en) * | 2016-07-14 | 2018-06-19 | Arm Limited | System and method for perforating redundant metal in self-aligned multiple patterning |
US9905552B1 (en) * | 2016-08-16 | 2018-02-27 | Globalfoundries Inc. | Assist cuts disposed in dummy lines to improve metal signal cuts in active lines of a semiconductor structure |
US9735029B1 (en) | 2016-09-22 | 2017-08-15 | International Business Machines Corporation | Metal fill optimization for self-aligned double patterning |
KR102636095B1 (ko) * | 2016-12-16 | 2024-02-13 | 삼성전자주식회사 | 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법 |
CN108535951B (zh) * | 2017-03-01 | 2023-05-02 | 三星电子株式会社 | 掩模和使用该掩模形成的半导体装置的金属布线 |
US11334703B2 (en) * | 2017-06-29 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit layouts with fill feature shapes |
US10296703B1 (en) * | 2017-09-20 | 2019-05-21 | Cadence Design Systems, Inc. | System and method for visualization in an electronic circuit design |
US10679934B2 (en) | 2017-12-01 | 2020-06-09 | International Business Machines Corporation | Capacitance reduction in sea of lines BEOL metallization |
US10586009B2 (en) * | 2017-12-12 | 2020-03-10 | International Business Machines Corporation | Hierarchical trim management for self-aligned double patterning |
US10796064B2 (en) | 2018-08-14 | 2020-10-06 | International Business Machines Corporation | Autonomous placement to satisfy self-aligned double patterning constraints |
US10726187B2 (en) * | 2018-09-27 | 2020-07-28 | International Business Machines Corporation | Self-aligned double patterning-aware routing in chip manufacturing |
US11188703B2 (en) * | 2018-09-28 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system, and method of forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6748579B2 (en) * | 2002-08-30 | 2004-06-08 | Lsi Logic Corporation | Method of using filler metal for implementing changes in an integrated circuit design |
US7065729B1 (en) * | 1998-10-19 | 2006-06-20 | Chapman David C | Approach for routing an integrated circuit |
TW201003735A (en) * | 2008-04-23 | 2010-01-16 | Brewer Science Inc | Photosensitive hardmask for microlithography |
US20100180249A1 (en) * | 2009-01-15 | 2010-07-15 | Micrel, Inc. | Chip-Scale Package Conversion Technique for Dies |
TW201040669A (en) * | 2008-12-30 | 2010-11-16 | Asml Netherlands Bv | A method of determining a characteristic |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005217321A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 自動配置配線装置、半導体装置の配置配線方法、半導体装置の製造方法及び半導体装置 |
KR100640952B1 (ko) * | 2004-12-29 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
CN101308517B (zh) * | 2007-03-21 | 2010-12-08 | 台湾积体电路制造股份有限公司 | 检测并校正半导体装置的方法 |
US8875067B2 (en) * | 2013-03-15 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reusable cut mask for multiple layers |
US9380709B2 (en) * | 2013-03-15 | 2016-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of cutting conductive patterns |
-
2014
- 2014-05-23 US US14/286,395 patent/US9330221B2/en active Active
- 2014-12-05 TW TW103142322A patent/TWI581053B/zh not_active IP Right Cessation
-
2015
- 2015-05-22 CN CN201510266348.XA patent/CN105095561B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7065729B1 (en) * | 1998-10-19 | 2006-06-20 | Chapman David C | Approach for routing an integrated circuit |
US6748579B2 (en) * | 2002-08-30 | 2004-06-08 | Lsi Logic Corporation | Method of using filler metal for implementing changes in an integrated circuit design |
TW201003735A (en) * | 2008-04-23 | 2010-01-16 | Brewer Science Inc | Photosensitive hardmask for microlithography |
TW201040669A (en) * | 2008-12-30 | 2010-11-16 | Asml Netherlands Bv | A method of determining a characteristic |
US20100180249A1 (en) * | 2009-01-15 | 2010-07-15 | Micrel, Inc. | Chip-Scale Package Conversion Technique for Dies |
Also Published As
Publication number | Publication date |
---|---|
TW201544897A (zh) | 2015-12-01 |
CN105095561B (zh) | 2018-07-31 |
CN105095561A (zh) | 2015-11-25 |
US20150339428A1 (en) | 2015-11-26 |
US9330221B2 (en) | 2016-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581053B (zh) | 用於遮罩感知佈線之方法及裝置 | |
US9262577B2 (en) | Layout method and system for multi-patterning integrated circuits | |
US7934177B2 (en) | Method and system for a pattern layout split | |
JP4938696B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
US11171089B2 (en) | Line space, routing and patterning methodology | |
US9582629B2 (en) | Methods of generating circuit layouts using self-alligned double patterning (SADP) techniques | |
TWI719090B (zh) | 用於修改界定電路組件之標準單元布局之電腦實施系統及方法 | |
TW201447619A (zh) | 用於三重圖案化之混合漸進演算法 | |
TWI457783B (zh) | 關聯性反射遞增式設計規則檢查之方法及其應用 | |
JP2009031514A (ja) | パターンデータ作成方法 | |
TWI579965B (zh) | 用於輔助金屬繞線的方法及設備 | |
US7380227B1 (en) | Automated correction of asymmetric enclosure rule violations in a design layout | |
KR102253129B1 (ko) | 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법 | |
JP2006135152A (ja) | 半導体装置の設計方法及び半導体装置 | |
KR101698248B1 (ko) | 집적 회로의 제조 방법 및 레이아웃 | |
US20190103392A1 (en) | Pin modification for standard cells | |
Chang et al. | MANA: A shortest path maze algorithm under separation and minimum length nanometer rules | |
US7003750B2 (en) | Topology based wire shielding generation | |
JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
US8627242B1 (en) | Method for making photomask layout | |
Yu et al. | DSA-friendly detailed routing considering double patterning and DSA template assignments | |
JP2011186625A (ja) | 半導体集積回路のレイアウト装置及びレイアウト方法 | |
Kang et al. | Combination of rule and pattern based lithography unfriendly pattern detection in OPC flow | |
JP2008171399A (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
JP5035434B2 (ja) | 半導体装置の設計支援プログラムおよび半導体装置の設計システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |