CN109145347A - 一种提升主板信号仿真精度的方法及系统 - Google Patents
一种提升主板信号仿真精度的方法及系统 Download PDFInfo
- Publication number
- CN109145347A CN109145347A CN201810567432.9A CN201810567432A CN109145347A CN 109145347 A CN109145347 A CN 109145347A CN 201810567432 A CN201810567432 A CN 201810567432A CN 109145347 A CN109145347 A CN 109145347A
- Authority
- CN
- China
- Prior art keywords
- ads
- signal
- waveform
- speed link
- mainboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000001737 promoting effect Effects 0.000 title claims abstract description 14
- 235000013599 spices Nutrition 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000005070 sampling Methods 0.000 claims description 6
- 230000008676 import Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000011156 evaluation Methods 0.000 abstract description 9
- 238000013461 design Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000004069 differentiation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 208000019901 Anxiety disease Diseases 0.000 description 1
- 230000036506 anxiety Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
一种提升主板信号仿真精度的方法及系统，包括以下步骤：一.通过Hspice软件将主板的高速链路信号模型搭建为Spice程序；二.运行Hspice软件以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；三.将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程；四.运行ADS图像工程获得ADS仿真器下的信号波形；五.将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，当一致时，直接通过ADS图像工程获得统计眼图波形。本发明针对主板的高速链路可在较短的仿真分析时间内，达到高位数的信号模拟分析，提升信号仿真评估精度，提高产品的设计质量。
Description
技术领域
本发明涉及一种信号仿真方法，属于服务器技术领域，尤其涉及一种提升主板信号仿真精度的方法及系统。
背景技术
在服务器产品设计和开发要满足不同客户的需求，加之主板的设计规则差异较大，参考现有的处理器厂家的平台设计指导书等文档，已无法满足主板结构和性能设计要求，如主板上高速PCIE走线设计要求通过一个或两个转接卡与终端设备互连拓扑，而对应的平台设计指导书等文档中只定义了PCIE走线与终端设备，未经PCIE转接卡直接互连的设计布线规则。
主板上SATA走线是经侧板与HDD背板互连，而平台设计指导书文档中只定义了SATA走线经Cable与HDD背板互连的设计规则等差异化功能设计。针对这些平台设计指导书文档中未定义的差异化高速链路拓扑互连，目前产品设计通常采用信号仿真方法评估链路风险。
然而，通过对已有主板的产品的开发前后对比，发现前期信号仿真和后期板卡量测波形还是存在一定的差异。信号仿真精度偏低，会给产品设计质量埋下隐患，当高速链路互连拓扑结构越复杂时，仿真评估精度偏差就越大，对产品设计质量的影响程度就越大。
现有技术中对于服务器主板设计，为满足客户对产品功能差异化要求，提升产品在市场上的竞争力，不满足平台设计指导书等文档要求的高速互连拓扑设计和产品，在产品方案评估时，通常采用synopsys公司的Hspice仿真软件进行高速互连链路的时域眼图仿真，以此评估方案评估链路的信号传输质量。采用该信号仿真方法，通过测试验证，发现其信号仿真和板卡量测波形存在一定的差异。
分析其原因，在于当板卡测试采样的信号数量较多，例如达到几万甚至几十万位数，而采用Hspice软件进行时域模拟时，受模拟分析时间较长限制，往往分析上千数位信号就需要将近半天时间；同时考虑到设计开发的进度要求，在设计过程中对前期信号模拟评估时，通常都只是仿真1000UI位数为准，因而，降低了高速互连链路的评估精度，而该影响因素会随着高速互连拓扑结构复杂度的增大，导致精度偏差会更大，为产品设计质量埋下的未知的隐患。
如中国专利(授权公告号CN104143024B)公开了“一种并行高速链路系统的快速时域仿真方法”，解决现有技术对于脉冲边沿不对称及器件非线性系统驱动器无法得到最坏码型和最坏眼图，对信号抖动参数的计算描述不明确，眼宽的计算精度不高的问题。本发明实现步骤是：(1)选用并行高速链路系统；(2)建立SPICE模型；(3)获得边沿响应信号(4)计算仿真阶数；(5)获得上升边和下降边向量(6)获得最坏码型序列向量；(7)获得预估的最坏眼图；(8)用步骤(2)建立的SPICE模型仿真最坏眼图；(9)获得预估精度的绝对误差。本发明能够得到精确的眼宽和抖动数据。该仿真方法虽然能够通过修正信号抖动参数和眼宽的计算精度，从而提高仿真的精度，但对于主板高速链路的大数位信号仿真而言，依然存在操作时间过长，不利于提高主板高速链路的仿真效率和质量评估。
发明内容
本发明提供一种提升主板信号仿真精度的方法及系统，用以解决现有技术中对主板高速链路的信号仿真评估，由于无法在短时间内分析大量数位的信号波形，而只能模拟数位较低的信号，造成信号仿真精度偏低的问题。
本发明通过以下技术方案予以实现：
一种提升主板信号仿真精度的方法，包括以下步骤：
一.通过Hspice软件将主板的高速链路信号模型搭建为Spice程序；
二.运行Hspice软件以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；
三.将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程；
四.运行ADS图像工程获得ADS仿真器下的信号波形；
五.将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，当一致时，直接通过ADS图像工程获得统计眼图波形；当不一致时，查找ADS仿真器下的信号波形缺失点，然后返回第一步重新进行高速链路信号模型搭建。
如上所述的一种提升主板信号仿真精度的方法，所述步骤五中，ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，可以通过人工或输入计算机系统进行对比识别。
如上所述的一种提升主板信号仿真精度的方法，所述步骤五中，直接通过ADS图像工程可以对主板的高速链路进行一万位数以上的信号采样仿真模拟。
本发明还提供了一种提升主板信号仿真精度的系统，包括仿真模拟系统，所述仿真模拟系统包括Hspice软件处理模块、ADS图形编辑器模块和信号波形对比模块，Hspice软件处理模块的仿真信号采样端与主板的高速链路连接，将主板的高速链路信号模型搭建为Spice程序，以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；Hspice软件处理模块的信号转换端与ADS图形编辑器模块的输入端连接，用于将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程，以获得ADS仿真器下的信号波形；所述Hspice软件处理模块、ADS图形编辑器模块的信号波形输出端分别与波形对比模块的输入端连接，用于将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，当一致时，直接通过ADS图像工程获得统计眼图波形；当不一致时，查找ADS仿真器下的信号波形缺失点，然后通过Hspice软件处理模块重新进行高速链路信号模型搭建。
与现有技术相比，本发明的优点是：
为弥补Hspice软件模拟分析时间偏长，信号仿真位数少导致仿真精度偏低问题，本发明采用ADS软件模拟方法代替现有的hspice软件仿真评估，即对主板高速链路信号模型，首先通过ADS图像工程和Hspice软件分别获得进行时域波形，然后进行对比分析和判断，当波形吻合一致时，再利用ADS软件中的channelsim功能做高位数信号统计分析，以此在较短的仿真分析时间内，达到高位数的信号模拟分析，提升信号仿真评估精度，提高产品的设计质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍。
图1是本发明的流程图；
图2为现有技术中主板的高速链路通过Hspice软件仿真时域眼图；
图3为现有技术中主板的高速链路实测眼图波形；
图4为本发明主板的高速链路通过ADS图像工程仿真输出信号眼图；
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
对本发明涉及的技术术语进行说明，其中：英文Advanced design system缩写为ADS，中文全称为高级设计系统；英文Platform Design Guide缩写为PDG，中文全称为平台设计指导书。
如图1、图4所示，本实施例公开了一种提升主板信号仿真精度的方法，包括以下步骤：
一.通过Hspice软件将主板的高速链路信号模型搭建为Spice程序；
二.运行Hspice软件以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；
三.将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程；
四.运行ADS图像工程获得ADS仿真器下的信号波形；
五.将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，当一致时，直接通过ADS图像工程获得统计眼图波形；当不一致时，查找ADS仿真器下的信号波形缺失点，然后返回第一步重新进行高速链路信号模型搭建。
具体而言，现有技术中针对主板上差异化高速链路的设计和开发，通常采用信号仿真方法评估信号传输质量的可行性，然而，由于项目时间进度的紧张，其采用现有的hspice软件仿真高速链路受模拟解析时间限制，无法在较短的时间内分析大量位数的信号波形，因而，造成其信号模拟波形和板卡回板实测波形质量有一定偏差，如附图2和3所示，为某项目开发时，高速SATA走线Hspice软件编制的spice文档程序和信号前期仿真模拟及后期回板测试波形，在附图3中，明显发现主板高速SATA链路的信号仿真时域波形图比测试眼图波形宽度偏细，究其原因发现，由于现有技术采用的信号仿真位数较低，影响到信号评估质量的精度和产品的质量
为解决因Hspice软件仿真模拟时间较长，影响信号仿真判定精度问题，本实施例公开的一种提升信号仿真精度的设计方法，即先将主板高速SATA链路在Hspice软件中的文档程序全部导入到ADS图形编辑器中，因ADS图形编辑器是以图形化方式进行高速链路的各模块互连，因此，Hspice软件中的spice语句导入ADS图形编辑器中使用时，先要将各高速模块的Spice语句导入到ADS中的图形模块单元中，然后在用线段互连起各图片模块就行。
通过ADS图形编辑器工程搭建，采用时域仿真分析，将输出信号接收端脉冲波形与利用Hspice软件输出时域脉冲波形进行对比，以确保ADS中搭建的工程程序和Hspice编制的spice语句工程的设计一致性相同。两仿真软件输出的脉冲波形在信号链路接收端波形完全重合，因而，ADS软件搭建的工程程序可替代Hspice软件工程使用。
当一致时，直接通过ADS图像工程获得统计眼图波形，直接将仿真分析模式由transient分析切换成channel_sim模式，然后进行统计眼图分析，如附图4所示，由此眼图波形可知，其信号模拟采样位数明显增多，眼图波形宽带变粗较多，从而提升了高速链路信号仿真评估精度。
本发明还提供了一种提升主板信号仿真精度的系统，包括仿真模拟系统，仿真模拟系统包括Hspice软件处理模块、ADS图形编辑器模块和信号波形对比模块，Hspice软件处理模块的仿真信号采样端与主板的高速链路连接，将主板的高速链路信号模型搭建为Spice程序，以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；Hspice软件处理模块的信号转换端与ADS图形编辑器模块的输入端连接，用于将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程，以获得ADS仿真器下的信号波形；所述Hspice软件处理模块、ADS图形编辑器模块的信号波形输出端分别与波形对比模块的输入端连接，用于将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断。
具体而言，本实施例通过Hspice软件处理模块、ADS图形编辑器模块和信号波形对比模块构成仿真模拟系统，为弥补现有的Hspice软件处理模块模拟处理时间偏长，信号仿真位数少导致仿真精度偏低问题，增加ADS图形编辑器模块进行主板高速链路的仿真评估，在通过ADS图形编辑器模块获得高位数信号模拟分析前，设置有Hspice软件处理模块、ADS图形编辑器模两者输出的时域波形进行比较判断，由信号波形对比模块处理完成，当波形吻合一致时，再利用ADS软件中的channel sim功能做高位数信号统计分析，以此在较短的仿真分析时间内，达到高位数的信号模拟分析，提升信号仿真评估精度，提高产品的设计质量。
本发明未详尽描述的技术内容均为公知技术。
Claims (4)
1.一种提升主板信号仿真精度的方法，其特征在于，包括以下步骤：
一.通过Hspice软件将主板的高速链路信号模型搭建为Spice程序；
二.运行Hspice软件以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；
三.将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程；
四.运行ADS图像工程获得ADS仿真器下的信号波形；
五.将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，当一致时，直接通过ADS图像工程获得统计眼图波形；当不一致时，查找ADS仿真器下的信号波形缺失点，然后返回第一步重新进行高速链路信号模型搭建。
2.根据权利要求1所述的一种提升主板信号仿真精度的方法，其特征在于，所述步骤五中，ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，可以通过人工或输入计算机系统进行对比识别。
3.根据权利要求1所述的一种提升主板信号仿真精度的方法，其特征在于，所述步骤五中，直接通过ADS图像工程可以对主板的高速链路进行一万位数以上的信号采样仿真模拟。
4.一种提升主板信号仿真精度的系统，其特征在于，包括仿真模拟系统，所述仿真模拟系统包括Hspice软件处理模块、ADS图形编辑器模块和信号波形对比模块，Hspice软件处理模块的仿真信号采样端与主板的高速链路连接，将主板的高速链路信号模型搭建为Spice程序，以获得高速链路的输出时域波形，同时将输出时域波形转换成ADS图形编辑器识别的文本文档；Hspice软件处理模块的信号转换端与ADS图形编辑器模块的输入端连接，用于将所述文本文档导入ADS图形编辑器，经编辑形成ADS图像工程，以获得ADS仿真器下的信号波形；所述Hspice软件处理模块、ADS图形编辑器模块的信号波形输出端分别与波形对比模块的输入端连接，用于将ADS仿真器下的信号波形与高速链路的输出时域波形进行对比判断，当一致时，直接通过ADS图像工程获得统计眼图波形；当不一致时，查找ADS仿真器下的信号波形缺失点，然后通过Hspice软件处理模块重新进行高速链路信号模型搭建。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810567432.9A CN109145347A (zh) | 2018-06-05 | 2018-06-05 | 一种提升主板信号仿真精度的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810567432.9A CN109145347A (zh) | 2018-06-05 | 2018-06-05 | 一种提升主板信号仿真精度的方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109145347A true CN109145347A (zh) | 2019-01-04 |
Family
ID=64801934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810567432.9A Withdrawn CN109145347A (zh) | 2018-06-05 | 2018-06-05 | 一种提升主板信号仿真精度的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109145347A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112769507A (zh) * | 2020-12-30 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种高速信号链路传输质量评估方法及相关设备 |
-
2018
- 2018-06-05 CN CN201810567432.9A patent/CN109145347A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112769507A (zh) * | 2020-12-30 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种高速信号链路传输质量评估方法及相关设备 |
| CN112769507B (zh) * | 2020-12-30 | 2022-12-20 | 苏州浪潮智能科技有限公司 | 一种高速信号链路传输质量评估方法及相关设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112100952B (zh) | 一种集成电路后仿真方法、装置、电子设备及存储介质 | |
| US10963608B2 (en) | System and method for passive verification | |
| CN112819169B (zh) | 量子控制脉冲生成方法、装置、设备及存储介质 | |
| US7843450B2 (en) | System and method for filtering point clouds | |
| US10354042B2 (en) | Selectively reducing graph based analysis pessimism | |
| CN105138769B (zh) | 一种用于可编程电路的时序模型生成方法及装置 | |
| CN112417798B (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
| CN104572072A (zh) | 一种对基于mvc模式的程序的语言转换方法与设备 | |
| CN115315702A (zh) | 早期阶段电路设计中基于机器学习的度量的预测 | |
| US11461523B1 (en) | Glitch analysis and glitch power estimation system | |
| US7888971B2 (en) | Verification support system and method | |
| CN116457788A (zh) | 仿真系统的机器学习延迟估计 | |
| KR20200145672A (ko) | 분석적인 프레임워크에 기초한 클록 게이트 대기시간 모델링 | |
| CN1987869A (zh) | 尺寸号码自动标注系统及方法 | |
| CN109145347A (zh) | 一种提升主板信号仿真精度的方法及系统 | |
| CN101706831A (zh) | 半导体设计仿真领域中电路容差测量方法 | |
| CN109685451A (zh) | 一种基于bim技术的建筑工程验收管理方法 | |
| US20050043916A1 (en) | Point cloud data importing system and method | |
| WO2023213094A1 (zh) | 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质 | |
| CN109446539B (zh) | 结合面误差实体建模方法及装置 | |
| CN108132802B (zh) | 一种配置模型在系统开发中的应用方法 | |
| CN110286882A (zh) | 一种基于模型检测的前台系统设计与验证方法 | |
| Bailey et al. | FRAM memory technology-advantages for low power, fast write, high endurance applications | |
| US20020193977A1 (en) | Method and apparatus for simulating electronic circuits having conductor or dielectric losses | |
| CN102012955B (zh) | 获取背板连接器针头钻阵列的散射矩阵的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190104 |