CN205229206U - 一种针对板内高速信号损耗测试设计的测试固定夹具 - Google Patents

一种针对板内高速信号损耗测试设计的测试固定夹具 Download PDF

Info

Publication number
CN205229206U
CN205229206U CN201521061235.8U CN201521061235U CN205229206U CN 205229206 U CN205229206 U CN 205229206U CN 201521061235 U CN201521061235 U CN 201521061235U CN 205229206 U CN205229206 U CN 205229206U
Authority
CN
China
Prior art keywords
test
speed signal
signal loss
high speed
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521061235.8U
Other languages
English (en)
Inventor
王素华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Mass Institute Of Information Technology
Original Assignee
Shandong Mass Institute Of Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Mass Institute Of Information Technology filed Critical Shandong Mass Institute Of Information Technology
Priority to CN201521061235.8U priority Critical patent/CN205229206U/zh
Application granted granted Critical
Publication of CN205229206U publication Critical patent/CN205229206U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本实用新型特别涉及一种针对板内高速信号损耗测试设计的测试固定夹具。该针对板内高速信号损耗测试设计的测试固定夹具,包括绝缘板,所述绝缘板上设有测试孔和m个固定孔,所述测试孔中设有n个GND管脚测试孔,测试孔两侧分别设有两个信号测试孔;所述固定孔与待测芯片底座上的开孔相配合,通过固定柱实现测试固定夹具在待测芯片上的固定。该针对板内高速信号损耗测试设计的测试固定夹具,可以将测试探针固定在被测位置上,有更好的稳固性,解决了针脚过小,间距过近,探针很难与针脚对齐的问题,保证了测试的稳定性和正确性。

Description

一种针对板内高速信号损耗测试设计的测试固定夹具
技术领域
本实用新型涉及高速信号损耗测试技术领域,特别涉及一种针对板内高速信号损耗测试设计的测试固定夹具。
背景技术
随着信号传输速度越来越快,最新平台的QPI速率高达11.2Gpbs,PCIE4.0达到16Gbps,高速信号设计领域全面进入25Gbps时代。与此同时高速串行差分信号对多板互联系统传输链路上的各种要素提出了更高的设计要求,对材料的使用要求更严格。需要清楚板材的材料特性,信号损耗特性,预测产品的性能。
芯片的驱动能力有限,能够留给板级的损耗余量不可能无限增大。一般QPI,PCIE,SAS,FDR等板间互连的高速串行总线,在设计时会尽量减小通道损耗,以便能够传输更远距离。而控制损耗的关键就是PCB材料的选择。损耗角,表面粗糙度,编织效应在信号速率较高时,会成为影响信号传输质量的关键因素。现在流行的高速板材是IT150DA,MEG6,NECOLO4000-13等,但需要了解各种板材在不同厂家,不同层叠结构,不同应用环境,不同传输线结构在不同频点或者关注频率点的损耗值,这就需要通过测试来掌握真实的PCB材料损耗,从而了解实际信号通过传输线的真实损耗情况。
因为一般测试传输线损耗测得的S参数是传输全通道的S参数特性,需要将线缆、探针、过孔去除掉,这样得到的才是传输线的损耗值。基于此,技术人员开发了有一种简易的评估损耗的方法。在同层面挑选两条不同长度的被测传输线分别为命名为X1,X2,走线环境尽量一致,此处短线X2不能太短,X1-X2的长度差至少要大于4inch。传输线X1的损耗IL(A)测得的S参数包括:传输线损耗+2个PCB过孔损耗+探针损耗+测试治具不确定影响。传输线X2的损耗IL(B)测得的S参数包括:传输线损耗+2个PCB过孔损耗+探针损耗+测试治具不确定影响。dB/inchloss=(IL(A)–IL(B))/(X2-X1)是计算测试结构A,B做差后每英寸的损耗公式,可通过此公式得到不同频点下每英寸传输线的损耗值。
高速信号损耗测试一般采用VNA测试传输线S参数,而且在做测试板时要求很严格。为了测试的准确性,从测试治具到测试方法都要求尽量精确。为了测试数据的正确性,稳定性,需要在板边做测试条,保证测试的稳定性和正确性。但在板边或者板内空白区域设计的测试信号线,此处的测试并不是真实的信号走线。如果测试真实的信号,比如高密度针脚BGA芯片的下方进行测试,在BGA芯片下找到对应的X1,X2走线进行S参数测量。因为BGA芯片上的针脚过小,间距过近,测试难度较大,很难将测试夹具的信号和地针对齐,因为这种不固定,难于操作,造成测试的难度大,测试结果不理想。没有测试探针在PCB上测试点的特殊设计,是无法测量的。
基于上述问题,本实用新型设计了一种针对板内高速信号损耗测试设计的测试固定夹具,用于测试板内真实信号走线的损耗。
发明内容
本实用新型为了弥补现有技术的缺陷,提供了一种简单高效的针对板内高速信号损耗测试设计的测试固定夹具。
本实用新型是通过如下技术方案实现的:
一种针对板内高速信号损耗测试设计的测试固定夹具,其特征在于:包括绝缘板,所述绝缘板上设有测试孔和m个固定孔,所述测试孔中设有n个GND管脚测试孔,测试孔两侧分别设有两个信号测试孔;所述固定孔与待测芯片底座上的开孔相配合,通过固定柱实现测试固定夹具在待测芯片上的固定。
所述绝缘板采用厚度为2mm的塑料板。
所述n为大于2小于20的自然数。
所述两个相邻信号测试孔的中心间距为1mm。
所述m为不小于3的自然数。
本实用新型的有益效果是:该针对板内高速信号损耗测试设计的测试固定夹具,可以将测试探针固定在被测位置上,有更好的稳固性,解决了针脚过小,间距过近,探针很难与针脚对齐的问题,保证了测试的稳定性和正确性。
附图说明
附图1为本实用新型针对板内高速信号损耗测试设计的测试固定夹具示意图。
附图2为本实用新型针测试孔结构示意图。
图中,1绝缘板,2测试孔,3固定孔,4GND管脚测试孔,5信号测试孔。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本实用新型进行详细的说明。应当说明的是,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
该针对板内高速信号损耗测试设计的测试固定夹具,包括绝缘板1,所述绝缘板1采用厚度为2mm的塑料板。所述绝缘板1上设有测试孔2和7个固定孔3,所述测试孔2中设有14个GND管脚测试孔4,测试孔2两侧分别设有两个信号测试孔5,所述两个相邻信号测试孔5的中心间距为1mm,能够满足大部分BGA芯片的管脚间距要求;所述固定孔3与待测芯片底座上的开孔相配合,通过固定柱实现测试固定夹具在待测芯片上的固定。
BGA芯片上分布有几千个甚至上万个高速信号管脚,相邻的高速信号管脚的中心间距为1mm,在高速信号管脚如此密集的BGA芯片上定位到被测信号管脚是很难的。测试开始前,根据待测BGA芯片制作一个同待测BGA芯片或者待测BGA芯片上散热片等大,形状相同的测试固定夹具,并根据待测BGA芯片的物理结构特点以及高速信号管脚分布特点,在测试固定夹具的相应位置上开设测试孔2,信号测试孔5和固定孔3,得到本实用新型所述的针对板内高速信号损耗测试设计的测试固定夹具。
使用时将测试固定夹具放在对应位置,并选取至少3个不在同一条直线上的固定孔3,用固定柱将固定孔3和待测BGA芯片上对应的开孔连接固定在一起。此时只需要将高速测试夹具的信号测试针脚插入信号测试孔5,即可与待测高速信号管脚对齐固定。将高速测试夹具的信号测试针脚插入GND管脚测试孔4,即可与待测GND管脚对齐固定。然才采用常规方法传输线损耗对进行测试和计算即可。

Claims (5)

1.一种针对板内高速信号损耗测试设计的测试固定夹具,其特征在于:包括绝缘板(1),所述绝缘板(1)上设有测试孔(2)和m个固定孔(3),所述测试孔(2)中设有n个GND管脚测试孔(4),测试孔(2)两侧分别设有两个信号测试孔(5);所述固定孔(3)与待测芯片底座上的开孔相配合,通过固定柱实现测试固定夹具在待测芯片上的固定。
2.根据权利要求1所述的针对板内高速信号损耗测试设计的测试固定夹具,其特征在于:所述绝缘板(1)采用厚度为2mm的塑料板。
3.根据权利要求1所述的针对板内高速信号损耗测试设计的测试固定夹具,其特征在于:所述n为大于2小于20的自然数。
4.根据权利要求1所述的针对板内高速信号损耗测试设计的测试固定夹具,其特征在于:所述两个相邻信号测试孔(5)的中心间距为1mm。
5.根据权利要求1所述的针对板内高速信号损耗测试设计的测试固定夹具,其特征在于:所述m为不小于3的自然数。
CN201521061235.8U 2015-12-18 2015-12-18 一种针对板内高速信号损耗测试设计的测试固定夹具 Expired - Fee Related CN205229206U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521061235.8U CN205229206U (zh) 2015-12-18 2015-12-18 一种针对板内高速信号损耗测试设计的测试固定夹具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521061235.8U CN205229206U (zh) 2015-12-18 2015-12-18 一种针对板内高速信号损耗测试设计的测试固定夹具

Publications (1)

Publication Number Publication Date
CN205229206U true CN205229206U (zh) 2016-05-11

Family

ID=55904263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521061235.8U Expired - Fee Related CN205229206U (zh) 2015-12-18 2015-12-18 一种针对板内高速信号损耗测试设计的测试固定夹具

Country Status (1)

Country Link
CN (1) CN205229206U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111537863A (zh) * 2020-05-12 2020-08-14 深圳中富电路股份有限公司 基于流胶叠构的pcb信号损耗计算方法
CN115236491A (zh) * 2022-07-26 2022-10-25 上海泽丰半导体科技有限公司 一种探针高速测试装置及测试系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111537863A (zh) * 2020-05-12 2020-08-14 深圳中富电路股份有限公司 基于流胶叠构的pcb信号损耗计算方法
CN111537863B (zh) * 2020-05-12 2023-05-26 深圳中富电路股份有限公司 基于流胶叠构的pcb信号损耗计算方法
CN115236491A (zh) * 2022-07-26 2022-10-25 上海泽丰半导体科技有限公司 一种探针高速测试装置及测试系统
CN115236491B (zh) * 2022-07-26 2023-09-19 上海泽丰半导体科技有限公司 一种探针高速测试装置及测试系统

Similar Documents

Publication Publication Date Title
JP2019082482A (ja) 較正装置
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
CN107345986B (zh) 一种去嵌入方式的阻抗测试方法
KR20070116242A (ko) 자동 테스트 장비의 측정
CN104020379A (zh) 一种简易的低成本的测试方法
CN204612645U (zh) 电路板安装孔检测设备
CN205333753U (zh) 一种检测线束长度规格的连接装置
CN205229206U (zh) 一种针对板内高速信号损耗测试设计的测试固定夹具
CN103913641A (zh) 获取pcb材料介电常数的方法
CN110716120B (zh) 芯片自动测试设备的通道延时偏差的校准方法
CN103995185A (zh) 一种使用简易探头进行插损测试的方法
US20140327462A1 (en) Test socket providing mechanical stabilization for pogo pin connections
KR101329594B1 (ko) 교정 디바이스
CN105930601A (zh) 一种基于查找表的ddr时序及延时偏斜仿真评估方法
CN104181392B (zh) 基于矢量网络分析仪的二端口网络相移测试方法
CN106209492B (zh) 一种背板的误码测试方法及系统
US8000916B2 (en) System and method for evaluating high frequency time domain in embedded device probing
CN105137196A (zh) 一种简易的sas、sata信号走线阻抗测试方法
CN109001617A (zh) Ate测试板及基于ate测试板的电子元器件设置方法
CN110298086B (zh) 一种测试走线dut性能的仿真方法
CN102129004A (zh) Pcb板上测试断路的方法
CN103530212A (zh) 一种针对高速信号损耗测试的方法
CN103954854B (zh) 一种对pogo pin电气性能进行测试的方法及装置
CN103455400A (zh) 一种测试内存smi2信号的方法
US20080204040A1 (en) Systems and arrangements for determining properties of a transmission path

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160511

Termination date: 20161218