KR20070116242A - 자동 테스트 장비의 측정 - Google Patents

자동 테스트 장비의 측정 Download PDF

Info

Publication number
KR20070116242A
KR20070116242A KR1020077022426A KR20077022426A KR20070116242A KR 20070116242 A KR20070116242 A KR 20070116242A KR 1020077022426 A KR1020077022426 A KR 1020077022426A KR 20077022426 A KR20077022426 A KR 20077022426A KR 20070116242 A KR20070116242 A KR 20070116242A
Authority
KR
South Korea
Prior art keywords
time
channel
signal
reference timing
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020077022426A
Other languages
English (en)
Other versions
KR100952125B1 (ko
Inventor
리 황
티모시 덕센
시아오시 장
찰스 에반스 크래퍼체테스
스테펀 하웁트만
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20070116242A publication Critical patent/KR20070116242A/ko
Application granted granted Critical
Publication of KR100952125B1 publication Critical patent/KR100952125B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

자동 테스트 장비(ATE)를 측정하는 것은 레퍼런스 타이밍 및 채널 이벤트 사이의 오프셋을 판정하는 단계, 및 오프셋을 기초로 통신 채널을 통한 신호 전송을 조절하는 단계를 포함하고, 상기 채널 이벤트는 ATE의 통신 채널과 연관되어 있다. 오프셋을 판정하는 단계는 레퍼런스 타이밍 신호가 레퍼런스 타이밍 소스와 연관된 디바이스에서 수신되는 제1시간을 획득하는 단계, 레퍼런스 타이밍 신호가 통신 채널과 연관된 디바이스에서 수신되는 제2시간을 획득하는 단계, 채널 신호가 통신 채널과 연관된 디바이스에서 수신되는 제3시간을 획득하는 단계, 채널 신호가 상기 레퍼런스 타이밍 소스와 연관된 디바이스에서 수신되는 제4시간을 획득하는 단계, 및 제1시간, 제2시간, 제3시간, 및 제4시간을 사용하여 오프셋을 계산하는 단계를 포함한다.
자동 테스트 장비, 레퍼런스 타이밍 이벤트, 채널 이벤트, 오프셋.

Description

자동 테스트 장비의 측정{CALIBRATING AUTOMATIC TEST EQUIPMENT}
본 특허출원은 일반적으로 자동 테스트 장비를 측정하는 것에 관한 것이고, 보다 상세하게는 레퍼런스 타이밍 소스에 테스트 장비 채널을 정렬하는 것에 관한 것이다.
자동 테스트 장비(ATE)란 반도체, 전자회로, 및 인쇄회로기판 어셈블리와 같은 디바이스를 테스트하기 위한 자동의, 통상적으로 컴퓨터-구동되는 접근 방법을 말한다. ATE에 의해 테스트 되는 디바이스는 피시험 디바이스(DUT)라 불린다.
ATE에서, 시간 정확도란 DUT에 신호를 소정의 타이밍 제한을 만족하여 적용하는 것을 말한다. 예를 들어, 신호의 라이징 에지는 DUT를 정밀하게 테스트하기 위해 특정 타임-프레임 내에 DUT에 도달하게 할 필요가 있을 수 있다. DUT의 동작 속도가 증가할수록, 시간 정확도는 보다 중요해지는데, 이는 테스트 동안 신호 시간 변동에 대하여 전형적으로 더 낮은 공차가 있기 때문이다.
ATE의 시간 정확도는 그 하드웨어에 의해, 그리고 ATE를 측정하기 위해 사용되는 기술에 의해 지배를 받는다. 특정 ATE에 대하여, 다양한 측정 방법이 다양한 시간 정확도를 산출할 수 있다. 그러므로 바람직한 측정은 ATE의 하드웨어를 업그레이드하는 상당한 비용 없이 시간 정확도를 개선하기 위한 일 방법이다.
시간 정확도는 다양한 방법으로 측정될 수 있다. 일반적으로 사용되는 측정 표준의 하나는 에지 위치 정확도(EPA)라 불린다. EPA에서, 시간 에지의 식별과 같은, ATE의 통신 채널에 대한 시간 이벤트는 외부 기기를 사용하여 측정된다. 측정된 신호 에지 타이밍과 소정의 신호 에지 타이밍 간의 차이는 ATE의 EPA이도록 형성된다. +/- 100ps 더 좋은 EPA가 400MHz의 속도 또는 그 이상으로 동작하는 ATE를 테스트하기 위해 요구된다. 이러한 테스트 정확도를 달성하기 위해, 2개의 ATE 측정 기술이 종종 사용된다.
이러한 ATE 측정 기술 중 하나는 로봇 또는 칼-픽처(cal-fixture)와 같은 툴을 외부적으로 사용하여 ATE를 측정하는 단계를 포함한다. 다른 ATE 측정 기술은 내부적으로 ATE를 측정하는 단계를 포함한다. 시간 도메인 반사법(TDR)으로 알려진 이러한 기술은 입사 신호 에지와 반사된 신호 에지를 측정하고, 이 두 측정값 사이의 차이를 기초로 신호 경로 길이를 측정한다. 그 다음, 이 신호 경로 길이는 신호 전송을 조절하기 위해 사용된다. 그러나 TDR과 연관된 상당한 측정 에러가 존재하고, 그 대부분은 반사된 에지의 신호 열화로 인한 것이다. 즉, 신호는 신호 경로를 통해 두 번 트래블해야하므로 (신호 및 그 반사는 신호 경로를 통해 모두 트래블해야 하고), 신호에 손실 및 왜곡을 일으킨다. 이러한 문제를 해결하기 위해, TDR은 릴레이와 같은 고대역폭 신호 경로를 필요로 한다.
본 특허출원은 ATE와 같은 디바이스를 측정하기 위한, 컴퓨터 프로그램 프로덕트를 포함한 장치 및 방법을 서술한다.
일반적으로 일 형태에서, 본 발명은 장비를 측정하는데 사용하기 위한 방법으로 다이렉팅된다. 본 방법은 적어도 하나의 레퍼런스 타이밍 이벤트 및 채널 이벤트를 기초로 오프셋을 판정하는 단계, 및 장비를 측정하기 위해 오프셋을 사용하는 단계를 포함하고, 여기서 채널 이벤트는 장비의 통신 채널과 연관된다. 본 발명의 이 형태는 다음 피처 중 하나 이상을 포함할 수 있다.
레퍼런스 타이밍 이벤트는 레퍼런스 타이밍 소스로부터의 레퍼런스 타이밍 신호를 전송하는 것을 포함하고, 채널 이벤트는 통신 채널로부터 채널 신호를 전송하는 것을 포함한다. 오프셋을 판정하는 단계는 레퍼런스 타이밍 신호가 레퍼런스 타이밍 소스와 연관된 디바이스에서 수신되는 제1시간을 획득하는 단계; 레퍼런스 타이밍 신호가 통신 채널과 연관된 디바이스에서 수신되는 제2시간을 획득하는 단계; 채널 신호가 통신 채널과 연관된 디바이스에서 수신되는 제3시간을 획득하는 단계; 채널 신호가 레퍼런스 타이밍 소스와 연관된 소스에서 수신되는 제4시간을 획득하는 단계; 및 제1시간, 제2시간, 제3시간, 및 제4시간을 사용하는 오프셋을 계산하는 단계를 포함한다. 제1시간은 T1, 제2시간은 T2, 제3시간은 T3, 제4시간은 T4이고, 오프셋은 (T1 - T2 + T4 - T3)/2로 계산된다.
본 방법은, 또한, 통신 채널과 레퍼런스 타이밍 소스 사이에 경로를 구성하는 단계를 포함할 수 있다. 채널 신호 및 레퍼런스 타이밍 신호는 이 경로를 통과할 수 있다. 이 경로는 회로 엘리먼트의 매트릭스를 포함할 수 있다. 회로 엘리먼트는 핀 다이오드를 포함할 수 있다. 경로를 구성하는 단계는 상기 경로를 획득하고, 레퍼런스 타이밍 소스와 다른 통신 채널 사이의 신호 교환을 방지하도록 핀 다이오드를 바이어싱하는 단계를 포함할 수 있다.
일반적으로, 다른 형태에서, 본 발명은 ATE를 측정하는데 사용하기 위한 장치로 다이렉팅된다. 본 장치는 레퍼런스 타이밍 신호를 출력하도록 구성된 레퍼런스 타이밍 소스; ATE의 통신 채널로부터 레퍼런스 타이밍 신호를 패싱하고, 채널 신호를 패싱하도록 구성된 회로 경로; 및 레퍼런스 타이밍 신호와 상기 채널 신호 사이의 오프셋을 판정하고, 상기 통신 채널 상의 신호 전송이 상기 오프셋을 기초로 조절되게 하는 명령어를 발행하도록 구성된 프로세싱 디바이스를 포함한다. 본 발명의 이 형태는 다음 피처 중 하나 이상을 포함할 수 있다.
레퍼런스 타이밍 소스는 회로 경로로 신호를 출력하기 위해 레퍼런스 비교기 및 레퍼런스 드라이버를 포함한다. ATE는 회로 경로로 신호를 출력하기 위해 채널 비교기 및 채널 드라이버를 포함한다. 레퍼런스 비교기는 제1시간에 레퍼런스 타이밍 신호를 수신하고, 채널 비교기는 제2시간 경로에 레퍼런스 타이밍 신호를 수신하고, 채널 비교기는 제3시간 경로에 채널 신호를 수신하고, 레퍼런스 비교기는 제4시간에 채널 신호를 수신한다. 프로세싱 디바이스는 제1시간, 제2시간, 제3시간, 및 제4시간을 레퍼런스 비교기 및 상기 채널 비교기를 통해 수신한다. 프로세싱 디바이스는 제1시간, 제2시간, 제3시간, 및 제4시간을 사용하여 오프셋을 계산한다. 제1시간은 T1, 제2시간은 T2, 제3시간은 T3, 제4시간은 T4이다. 프로세싱 디바이스는 (T1 - T2 + T4 - T3)/2로 오프셋을 계산한다.
회로 경로는 통신 채널과 레퍼런스 타이밍 소스를 연결하고, 레퍼런스 타이밍 소스에 다른 통신 채널의 연결을 제외시키기 위해 적어도 다이오드의 일부를 컨덕팅 또는 비컨덕팅으로 바이어싱하기 위한 전류 소스 및 다이오드 매트릭스를 포함한다. 이점에 있어서, 이 회로 경로는 전류 소스, 적어도 하나의 다이오드, 및 전류 소스와 적어도 하나의 다이오드를 연결함으로써, 적어도 하나의 다이오드를 컨덕팅으로 바이어싱하는 트랜지스터 스위치를 포함한다.
프로세싱 디바이스는 ATE의 일부분일 수 있다. 회로 경로는 릴레이를 포함하지 않고, 프로세싱 디바이스는 통신 채널과 레퍼런스 타이밍 소스 사이의 신호 경로 길이를 먼저 판정하는 단계 없이 오프셋을 판정할 수 있다.
일반적으로, 다른 태양에서, 본 발명은 ATE를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능 매체로 다이렉팅된다.
실행가능한 명령어는 프로세싱 디바이스가, 레퍼런스 타이밍 이벤트와 채널 이벤트 사이의 오프셋을 판정하게 하고, 이 오프셋을 기초로 통신 채널을 통한 신호 전송을 조절한다, 여기서 채널 이벤트는 ATE의 통신 채널과 연관된 것이다. 신호 전송을 조절하는 것은 신호 전송을 직접적으로 또는 간접적으로 조절하는 단계를 포함한다. 본 형태는, 또한, 다른 형태에 관하여 상술된 피처 중 하나 이상을 포함할 수 있다.
하나 이상의 예의 세부적인 내용은 하기 설명과 첨부된 도면을 통해 알 수 있을 것이다. 또한, 본 발명의 피처, 형태, 및 장점은 하기 설명, 도면, 및 청구항으로부터 명백해질 수 있다.
도 1은 ATE의 채널과 레퍼런스 타이밍 소스 사이의 커넥션의 매트릭스를 도 시하는 도면이다.
도 2는 도 1의 매트릭스 내의 커넥션 중 하나를 도시하는 도면이다.
도 3은 ATE를 측정하기 위한 프로세스를 도시하는 플로우차트이다.
도 4는 ATE의 통신 채널과 레퍼런스 타이밍 소스 사이의 신호 진행을 나타내는 타이밍 다이어그램이다.
도 5는 ATE와 레퍼런스 타이밍 소스 사이의 커넥션을 구현하기 위해 사용될 수 있는 핀 다이오드 메트릭스의 도면이다.
다른 도면에서의 동일한 참조 번호는 동일한 엘리먼트를 나타낸다.
도 1은 ATE를 측정하는데 사용하기 위한 회로(10)를 도시한다. 회로(10)는 각각의 ATE 채널에 대해, 드라이버(11a-11f), 및 비교기(12a-12f)를 포함한다. 아래 서술된 핀 다이오드 매트릭스(14)는 각각의 채널의 비교기와 드라이버를 레퍼런스 타이밍 소스(16)와 연결할 수 있고, 단, 본 실시예에서는 커넥션은 일 시간에 일 채널만 이루어진다. 레퍼런스 타이밍 소스(16)는, 또한, 드라이버(17) 및 비교기(19)를 포함한다.
도 2는 단일 채널(15)과 레퍼런스 타이밍 소스(16) 사이의 커넥션을 도시한다. 도 2에서, 핀 다이오드 매트릭스(14)는 드라이버(11a) 및 비교기(12a)를 포함하는 채널(15)과 드라이버(17) 및 비교기(19)를 포함한 레퍼런스 타이밍 소스(16) 사이의 커넥션을 나타내기 위한 단일 솔리드 라인으로 도시되었다. 이것은 아래 서술된 바와 같이, 설명을 위한 것일 뿐이고, 핀 다이오드 매트릭스(14)는 임의의 수의 스위치 및 인터커넥션을 포함할 수 있다.
회로(10)의 동작은 채널(15)에 대하여 서술된다. 그러나, 회로(10)의 동작은 모든 채널에 대하여 동일함을 알 수 있다. 이 점에 있어서, 채널 드라이버(11a)는 채널 신호, 예컨대, 전압 신호를 출력한다. 채널 신호는 핀 다이오드 매트릭스(14)로 출력되고, 또한, 비교기(12a)에 의해 수신된다. 채널 비교기(12a)는 그 채널 신호가 수신된 시간을 식별하고, 그 시간을 (도시되지 않은) 마이크로프로세서와 같은, 프로세싱 디바이스에 제공한다. 프로세싱 디바이스는, 또한, 레퍼런스 타이밍 소스(16) 및 핀 다이오드 매트릭스(14)를 포함할 수 있는, ATE를 측정하기 위해 사용되는 개별 회로 배열에 통합될 수 있다.
채널 비교기(12a)는, 또한, 핀 다이오드 매트릭스(14)를 통해 레퍼런스 타이밍 소스(16)의 드라이버로부터, 전압 신호와 같은, 레퍼런스 타이밍 신호를, 전형적으로 상이한 시간에 수신한다. 채널 비교기(12a)는 레퍼런스 타이밍 신호를 수신한 시간을 식별하고, 그 시간을 프로세싱 디바이스에 제공한다. 레퍼런스 타이밍 소스(16)에 대한 비교기(19) 및 드라이버(17)는 아래 서술된 바와 같이, 채널(15)에 대한 비교기(12a) 및 드라이버(11a)와 동일한 방법으로 동작한다.
보다 상세하게, 레퍼런스 드라이버(17)는 레퍼런스 타이밍 신호를 핀 다이오드 매트릭스(14)로 출력한다. 한편, 레퍼런스 비교기(19)는, 또한, 레퍼런스 타이밍 신호를 수신한다. 레퍼런스 비교기(19)는 레퍼런스 타이밍 신호를 수신한 시간을 식별하고, 그 시간을 프로세싱 디바이스에 제공한다. 레퍼런스 비교기(19)는 또한, 핀 다이오드 매트릭스(14)를 통해 채널 드라이버(11a)로부터의 채널 신호를, 전형적으로 상이한 시간에 수신한다. 레퍼런스 비교기(19)는 채널 신호를 수신한 시간을 식별하고, 그 시간을 프로세싱 디바이스에 제공한다.
프로세싱 디바이스, 또는 보다 정확하게, 프로세싱 디바이스에서 실행되는 소프트웨어는 채널 신호와 레퍼런스 타이밍 신호 사이의 오프셋 타이밍을 판정하기 위해 채널 비교기(12a) 및 레퍼런스 비교기(19)에 의해 제공되는 시간을 사용한다. 이러한 오프셋은 아래 서술된 바와 같이, 채널(15)의 타이밍 정확도를 보정하기 위해 사용된다.
보다 상세하게는, 본 명세서에 서술된 ATE 측정 프로세스는 Toffset _ref_to_chan 이라 명명된, 채널 이벤트와 레퍼런스 타이밍 이벤트 사이의 실제 시간을 기초로, 모든 ATE 채널, 또는 그 서브셋을 측정한다. 본 명세서에서, 레퍼런스 타이밍 이벤트는 레퍼런스 타이밍 신호의 전송 시간에 대응하고, 채널 이벤트는 채널 신호의 전송 시간에 대응한다. 아래에 서술된 바와 같이, 도 4를 참조하라.
ATE 측정 프로세스의 기본 접근방법은 레퍼런스 타이밍 신호의 에지 및 채널 신호가 레퍼런스 비교기 및 채널 비교기에 도착한 시간을 식별하는 것이고, 이 시간들만 사용하여 Toffset _ref_to_chan을 판정하는 것이다. Toffset _ref_to_chan을 획득하기 위한 이러한 접근방법은 TDR 내에서 신호 경로 길이, Tpath _ref_to_chan을 사용하는 측정을 수행할 필요를 감소시킨다. 결과적으로, 릴레이와 같은 고대역폭 커넥션은 ATE 채널 및 레퍼런스 타이밍 소스 사이에 필요하지 않은 것이 전형적이다.
도 3 및 4를 참조하면, 도 1 및 2의 회로를 사용하여 Toffset _ref_to_chan을 판정 하기 위한 프로세스(20)가 도시되어 있다. 도 3에서, 레퍼런스 및 채널 드라이버는 동시에 구동하지 않고, 분리된 버스트에서 구동함을 알 수 있다. 도 4에 도시된 바와 같이 Toffset _ref_to_chan은 레퍼런스 타이밍 신호(21)와 채널 신호(22) 사이의 전송 시간의 차이이다. 프로세스(20)는 다음과 같이 이 값을 획득한다. 레퍼런스 드라이버(17)는 레퍼런스 타이밍 신호(21)를 핀 다이오드 매트릭스(14)로 출력한다(블럭(24)). 채널 드라이버(11a)는 채널 신호(22)를 핀 다이오드 매트릭스(14)로 출력한다(블럭(25)). 본 예에서, 핀 다이오드 매트릭스(14)는 채널(15)을 레퍼런스 타이밍 소스(16)에만 연결하도록 미리 구성된 것으로 가정한다.
레퍼런스 비교기(19)는 시간(T1)에서 레퍼런스 타이밍 신호(21)를 수신하고, 그 시간을 프로세싱 디바이스에 제공한다(블럭(26)). 본 실시예에서, 비교기에 의한 신호의 수신은 그 신호의 입사 에지의 식별을 의미한다. 다른 실시예에서, 비교기는 다른 신호 피처를 식별할 수도 있다. 채널 비교기(12a)는 시간(T2)에서 레퍼런스 타이밍 신호(21)를 수신하고, 그 시간을 프로세싱 디바이스에 제공한다(블럭(27)). 레퍼런스 타이밍 신호(21) 레퍼런스 타이밍 소스(16)로부터 ATE 채널(15)까지 여행하는 시간, 즉, Tpath _ref_to_chan은 레퍼런스 비교기와 채널 비교기 사이의 타임 오프셋과 T1과 T2 사이의 차이를 더한 값이다.
시간(T1) 및 (하기의) 시간(T4)은 레퍼런스 비교기(19)에 의해 측정되고, 그로므로, 타임 스캐일(29)에서, 레퍼런스 타이밍 신호(21)의 전송에 관하여 측정됨을 알아야 한다. 즉, 레퍼런스 타이밍 신호(21)가 전송된 시간은 타임 스캐일(29) 상에 제로(0)로 지정된다. 시간(T2) 및 (하기의) 시간(T3)은 채널 비교기(12a)에서 측정되고, 그러므로, 타임 스캐일(30)에서, 채널 신호의 전송에 관하여 측정된다. 채널 신호(22)가 전송된 시간은 스캐일(30) 상에서 제로(0)로 지정된다.
프로세스(20)에서, 채널 비교기(12a)는 시간(T3)에서 채널 신호(22)를 수신하고, 그 시간을 프로세싱 디바이스에 제공한다(블럭(31)). 레퍼런스 비교기(19)는 시간(T4)에서 채널 신호(22)를 수신하고, 그 시간을 프로세싱 디바이스에 제공한다(블럭(32)). 채널 신호(22)가 ATE 채널로부터 레퍼런스 타이밍 소스까지 도달하는 시간, 즉, Tpath _ref_to_chan은 레퍼런스 비교기 및 채널 비교기 사이의 타임 오프셋과 (T3)와 (T4) 사이의 차이를 더한 값이다. 도 4에 도시된 바와 같이, 두 신호가 여행한 거리가 동일하기 때문에, (T1)와 (T2) 사이의 시간과 (T3)와 (T4) 사이의 시간은 거의 동일하다. Tpath _ref_to_chan은 프로세스(20)에 의해 계산될 필요가 없다. 그러나, Tpath _ref_to_chan은 레퍼런스 타이밍 소스(16)와 채널(15) 사이의 오프셋, Toffset _ref_to_chan을 계산하기 위해 프로세스(20)에 의해 사용되는 식을 유도하기 위해 사용된다(아래 참조).
이러한 점에서, Toffset _ref_to_chan은 다음 4개의 시간: T1, T2, T3, T4 측정을 사용하여 판정된다. Toffset _ref_to_chan이 4개의 시간을 사용하여 판정되기 때문에, 프로세스(20)는 4방향 시간 도매인 전송(TDT) 측정 프로세스라 한다. 지금부터, T1, T2, T3, 및 T4 를 사용하여 Toffset _ref_to_chan을 획득하는 방법이 설명된다.
도 4에 도시된 바와 같이, 아래의 관계가 이루어진다:
Figure 112007070555744-PCT00001
앞선 더 식을 함께 더한 결과는 다음과 같고:
Figure 112007070555744-PCT00002
그로 인해, Toffset _ref_to_chan의 계산에서 Tpath _ref_to_chan이 제거된다. Toffset_ref_to_chan에 대하여 푼 결과는 다음과 같다:
Figure 112007070555744-PCT00003
그러므로, 프로세스(20)에 의해, T1, T2, T3, 및 T4 값만을 사용하여 Toffset_ref_to_chan을 판정하는 것이 가능하다. 프로세스(20)를 구현하기 위해 사용된 프로세싱 디바이스는 Toffset _ref_to_chan을 위해 앞선 식과 함께 미리 프로그래밍될 수 있다.
따라서, 프로세스(20)에서, 프로세싱 디바이스는 T1, T2, T3, 및 T4에 대한 값을 수신하고, 이들 값을 사용하여 Toffset _ref_to_chan을 계산한다(블럭(34)). T1, T2, T3, 및 T4에 대한 값은 레퍼런스 비교기 및 채널 비교기로부터 프로세싱 디바이스에 직접적으로 제공될 수 있고, 또는 다른 하드웨어 및/또는 소프트웨어를 먼저 통과할 수도 있다.
프로세싱 디바이스가 Toffset _ref_to_chan의 값을 판정하고 난 후, 프로세싱 디바이스는 T1, T2, T3, 및 T4가 획득된 통신 채널(15)을 측정한다(블럭(35)). 즉, Toffset_ref_to_chan은 ATE의 각각의 채널에 대하여 판정될 수 있다. 그러므로, Toffset_ref_to_chan이 일 채널에 대하여 판정된 후, 프로세싱 디바이스는 Toffset _ref_to_chan과 동일하거나, 그로부터 유도된 양만큼 그 채널의 신호 전송 오프셋을 조절할 수 있다. 예를 들어, 프로세싱 디바이스는 채널(15)을 통해 Toffset _ref_to_chan과 동일한 값만큼 먼저 신호의 전송을 개시하기 위한 명령어를 발행하거나, 또는 프로세싱 디바이스는 채널(15)을 통해 Toffset _ref_to_chan과 동일한 값만큼 신호의 전송을 지연시키기 위한 명령어를 발행할 수 있다. 여기에 서술된 내용과 다른, 또는 부가적인 통신 채널 신호 조절이 Toffset _ref_to_chan을 사용하여 이루어질 수 있다.
프로세싱 디바이스는 그 스스로 ATE를 측정할 수 없을 수도 있음을 알 수 있다. 그보다, 프로세싱 디바이스는 신호 전송을 조절하기 위해, ATE의 온 또는 오프를 다른 하드웨어 또는 소프트웨어에 지시함으로써, 간접적으로 ATE를 측정할 수 있다. 또한, 프로세스(20)는 프로세싱 디바이스 없이 구현될 수 있음을 알 수 있다. 예를 들어 Toffset _ref_to_chan은 수동적으로 계산될 수 있고, 측정 또한 수동적일 수 있다.
각각의 ATE 채널은 상술된 방법에서 레퍼런스 타이밍 소스에 관하여 측정될 수 있다. 결과적으로, 각각의 측정된 ATE 채널은 레퍼런스 타이밍 소스에 대하여, 모든 다른 측정된 ATE 채널에 대하여 배열될 수 있다.
도 5는 핀 다이오드 매트릭스(14)의 일 예시적인 구현방법을 도시한다. 도 5에 도시된 바와 같이, 핀 다이오드 매트릭스는 레퍼런스 타이밍 소스(16)와 ATE 채널(15(N), 39(N+1)) 사이의 경로(예컨대, 36, 37)에 배열된다. 즉, 하나 이상의 ATE 상의, 채널(15)와 같은, 각각의 채널은 핀 다이오드 매트릭스를 통해 레퍼런스 타이밍 소스(16)와 연결된다. 핀 다이오드 매트릭스(14)는, 또한, 채널(15)에 트랜지스터/스위치(41)를 통해 연결된 전류 소스(40)를 포함한다. 각각의 채널은 채널(15)과 동일하거나 유사한 전류 소스/트랜지스터 배열을 포함할 수 있다. 트랜지스터(41)가 게이팅되면, 전류는 채널(15)로 흐르고, 그로 인해 바이어싱 다이오드(42 및 43)가 컨덕팅된다. 또한 전류 소스(44 및 45) 및 도시되지 않은 다른 소스를 사용하여 핀 다이오드 매트릭스(14)를 통한 다이오드를 적절하게 바이어싱함으로써, 채널(15)은 레퍼런스 타이밍 소스(16)에 연결될 수 있고, 한편 모든 다른 채널은 레퍼런스 타이밍 소스(16)와 연결해제된다.
레퍼런스 타이밍 소스(16)로부터의 레퍼런스 채널은, 또한, 노멀 신호 경로 를 통해 DUT로 루팅될 수 있고, DUT 테스트 동안에 표준 채널로써 사용될 수 있음을 알 수 있다.
종래의 릴레이 매트릭스 설계에 따른 도 5의 핀 다이오드 매트릭스의 장점은 다음을 포함한다. 첫째, 핀 다이오드는 릴레이보다 더 작은 풋프린트를 가지고 - 일반적으로 릴레이의 대략 3%, 그 결과 보드 면적을 절약할 수 있다. 고밀도 디지털 기기 설계에 있어서, 종종 보드 면적이 채널 밀도에 대한 주된 보틀넥(bottleneck)이다. 보드 공간의 임의의 감소는 ATE 비용을 줄일 수 있고, 그 성능 향상도 가능하다. 둘째, 핀 다이오드의 신뢰도는 일반적으로 릴레이 보다 우수하고, 핀 다이오드 매트릭스는 전형적으로 릴레이 매트릭스보다 더 용이하게 제조된다. 그러므로, 핀 다이오드 매트릭스(14)는 다수의 채널을 레퍼런스 채널과 연결하기 위한 값싸고, 신뢰성있는 솔루션이다.
그러나, 프로세스(20)는 핀 다이오드 매트릭스(14)와 함께 사용하는 것에 제한되지 않고, 또는 그 문제에 대하여 본 명세서에 서술된 임의의 하드웨어에 제한되지 않는다. 예를 들어, 프로세스(20)는 핀 다이오드 매트릭스(14)를 대신하여, 종래의 릴레이 매트릭스, 핀 다이오드 및 릴레이를 모두 포함하는 컴비네이션 매트릭스, 또는 채널을 레퍼런스 타이밍 소스와 연결하기 위한 임의의 다른 유무선 메카니즘을 사용함으로써 구현될 수 있다. 이러한 메카니즘은 회로 경로의 구조를 컨트롤 하는 다양한 타입의 회로와 함께, 도 5의 핀 다이오드 구조와 유사한 매트릭스 구조를 가질 수 있다. 비교기 및 드라이버는, 또한, 신호를 구동하고 검출하기 위한, 하드웨어 및/또는 소프트웨어를 포함한, 다른 회로로 교체될 수 있고, 그 리고/또한 하드웨어 및/또는 소프트웨어를 포함하는 다른 회로 및/또는 신호 컨디셔닝으로 확대될 수 있다.
프로세스(20)는 복수의 고밀도 디지털 보드를 가진 ATE 시스템 상에서 테스트되었다. 아래의 EPA 측정은 이전에는 비교적 고가의 외부 로보틱스를 사용하여야만 달성할 수 있었던 정확도인, 1000개 이상의 채널에 대하여 +/-100ps 내임을 보여준다. 부가적으로, 이 측정 결과는 반복적으로 검증되었고, 핀 다이오드 매트릭스는 신뢰성 있는 것으로 증명되었다. 그러므로, 프로세스(20)는 그 연관된 하드웨어는 저비용 및 신뢰성과 함께, 비교적 높은 시간 정확도를 제공한다. 또한, 핀 다이오드의 비교적 작은 풋프린트는 비교적 적은 보드 공간을 소비하면서, 64개 또는 그 이상의 채널과 같은 다수의 채널을 연결하는 확장된 매트릭스를 만드는 것이 가능하게 한다.
프로세스(20)는 본 명세서에 서술된 하드웨어 및 소프트웨어와 함께 사용하는 것으로 제한되지 않는다. 프로세스(20)는 디지털 전자회로, 또는 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다.
프로세스(20)는, 적어도 일부분은, 컴퓨터 프로그램 프로덕트, 즉, 데이터 프로세싱 장치, 예컨대, 프로그래밍가능한 프로세서, 컴퓨터, 또는 복수의 컴퓨터 의 동작을 컨트롤하기 위해, 또는 그 동작에 의한 실행을 위해, 정보 캐리어, 예컨대, 판독가능 저장 디바이스, 또는 전파 신호 내에 실체적으로 내장된 컴퓨터 프로그램을 통해 구현될 수 있다. 컴퓨터 프로그램은 컴파일된 번역된 언어를 포함하여, 임의의 형태의 프로그래밍 언어로 작성될 수 있고, 스탠드-얼론 프로그램 또는 모듈, 컴포넌트, 서브루틴, 또는 컴퓨팅 환경에서 사용하기 적합한 다른 유닛을 폼함한 이의의 형태에 설치될 수 있다. 컴퓨터 프로그램은 일 컴퓨터 상에서, 또는 일 사이트 또는 분산된 복수의 사이트에서 복수의 컴퓨터에서 실행되도록 설치될 수 있고, 통신 네트워크에 의해 상호연결되어 있을 수 있다.
프로세스(20) 구현에 관한 방법 단계는 그 프로세스의 기능을 수행하기 위해 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍가능 프로세서에 의해 수행될 수 있다. 프로세스(20)의 일부분 또는 모두는 특수형 로직 회로, 예컨대, FPGA(field programmable gate array) 및/또는 ASIC(application-specific integrated circuit)으로 구현될 수 있다.
컴퓨터 프로그램의 실행에 적합한 프로세서는 예시의 방법으로, 범용 및 특수용 마이크로프로세서, 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서를 모두 포함한다. 일반적으로, 프로세서는 RAM 또는 ROM 또는 이 둘 모두로부터 명령어 및 데이터를 수신할 것이다. 컴퓨터의 엘리먼트는 명령어를 실행하기 위한 프로세서, 및 명령어 및 데이터를 저장하기 위한 하나이상의 메모리 디바이스를 포함한다.
본 명세서에 서술된, 레퍼런스 타이밍 소스, 프로세싱 디바이스, 및 핀 다이오드 매트릭스, 및/또는 이들의 일부분을 포함한 회로는 ATE의 일부분으로써, 또는 ATE와 결합되어 사용하기 위한 개별 회로로써 구현될 수 있다. 이와 마찬가지로, 이들 회로의 일부분 또는 모두는 ATE에 의해 테스트되는 하나 이상의 DUT 상에 구현될 수 있다.
프로세스(20)는 신호를 수신은 하지만, 신호를 전송하지 않는 디바이스를 의미하는 수신전용 디바이스를 측정하기 위해 사용될 수 있다. 이러한 경우에, 예를 들어, T1, T2, T3, 및 T4에 대한 값은 Toffset _ref_to_chan에 대한 식에서 제로로 세팅될 수 있다.
프로세스(20)는 DUT를 측정하기 위해 사용될 수 있다. 이러한 점에 있어서, 프로세스(20)는 ATE의 타이밍 제너레이터를 사용하도록 조절될 수 있다. 예를 들어, 드라이브 전용 DUT 채널에서, D-플롭이 DUT에 측정에 대한 수신능력을 제공하기 위해 출력 셀에 추가될 수 있다. 플립플롭의 D 입력은 칩 패드에 훅-업될 수 있고, 반면에, 클럭 입력 및 Q 출력은 DUT 상의 2개의 테스트 핀으로 루팅될 수 있다. 타이밍 측정은 표준 에지 서치 기술을 사용하여 수행될 수 있다. 수신 전용 DUT 핀을 측정하기 위해, 드라이버는 테스트 핀에 의해 컨트롤될 수 있는 출력 셀에 더해질 수 있고, 수신 패드의 Q 출력은 다른 테스트 핀으로 루팅될 수 있다. 입/출력(I/O) DUT 핀은 이 회로에 모두 통합될 수 있다. 2개의 테스트 핀은 모든 I/O 셀 사이에 공유되고, 측정시에 하나와 연결할 수 있다.
본 명세서에 서술된 다양한 실시예의 엘리먼트는 앞서 상세하게 설명되지는 않았으나, 다른 실시예를 형성하기 위해 결합될 수 있다. 본 명세서에 상세하게 설명되지 않은 다른 실시예, 또한, 첨부된 청구항의 범위에 속한다.

Claims (20)

  1. 장비를 측정하는데 사용하기 위한 방법으로서,
    적어도 하나의 레퍼런스 타이밍 이벤트 및 채널 이벤트를 기초로 오프셋을 판정하는 단계; 및
    상기 장비를 측정하기 위해 상기 오프셋을 사용하는 단계를 포함하고,
    상기 채널 이벤트는 상기 장비의 통신 채널과 연관되어 있는 것을 특징으로 하는 장비를 측정하는데 사용하기 위한 방법.
  2. 제 1 항에 있어서, 상기 레퍼런스 타이밍 이벤트는 레퍼런스 타이밍 소스로부터 레퍼런스 타이밍 신호를 전송하는 것을 포함하고, 상기 채널 이벤트는 상기 통신 채널로부터 채널 신호를 전송하는 것을 특징으로 하는 장비를 측정하는데 사용하기 위한 방법.
  3. 제 2 항에 있어서, 상기 판정하는 단계는
    상기 레퍼런스 타이밍 신호가 상기 레퍼런스 타이밍 소스와 연관된 디바이스에서 수신되는 제1시간을 획득하는 단계;
    상기 레퍼런스 타이빙 신호가 상기 통신 채널과 연관된 디바이스에서 수신되는 제2시간을 획득하는 단계;
    상기 채널 신호가 상기 통신 채널과 연관된 상기 디바이스에서 수신되는 제3 시간을 획득하는 단계;
    상기 채널 신호가 상기 레퍼런스 타이밍 소스와 연관된 상기 소스에서 수신되는 제4시간을 획득하는 단계; 및
    상기 제1시간, 제2시간, 제3시간, 및 제4시간을 사용하여 오프셋을 계산하는 단계를 포함하는 것을 특징으로 하는 장비를 측정하는데 사용하기 위한 방법.
  4. 제 3 항에 있어서, 상기 제1시간은 T1, 상기 제2시간은 T2, 상기 제3시간은 T3, 상기 제4시간은 T4이고, 상기 오프셋은 (T1 - T2 + T4 - T3)/2로 계산되는 것을 특징으로 하는 장비를 측정하는데 사용하기 위한 방법.
  5. 제 3 항에 있어서, 상기 통신 채널과 상기 레퍼런스 타이밍 소스 사이의 경로를 구성하는 단계를 더 포함하고, 상기 채널 신호 및 상기 레퍼런스 신호는 상기 경로를 통과하고, 상기 경로는 회로 엘리먼트의 매트릭스를 포함하는 것을 특징으로 하는 장비를 측정하는데 사용하기 위한 방법.
  6. 제 5 항에 있어서, 상기 회로 엘리먼트는 핀 다이오드를 포함하고, 상기 구성하는 단계는 상기 경로를 획득하고, 상기 레퍼런스 타이밍 소스와 다른 통신 채널 사이의 신호 교환을 금지하도록 상기 핀 다이오드를 바이어싱하는 단계를 포함하는 것을 특징으로 하는 장비를 측정하는데 사용하기 위한 방법.
  7. 자동 테스트 장비(ATE)를 측정하는데 사용하기 위한 장치로서,
    레퍼런스 타이밍 신호를 출력하도록 구성된 레퍼런스 타이밍 소스;
    상기 ATE의 통신 채널로부터 상기 레퍼런스 타이밍 신호를 패싱하고, 채널 신호를 패싱하도록 구성된 회로 경로; 및
    상기 레퍼런스 타이밍 신호와 상기 채널 신호 사이의 오프셋을 판정하고, 상기 통신 채널 상의 신호 전송이 상기 오프셋을 기초로 조절되게 하는 명령어를 발행하도록 구성된 프로세싱 디바이스를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  8. 제 7 항에 있어서, 상기 레퍼런스 타이밍 소스는 상기 회로 경로로 신호를 출력하기 위해 레퍼런스 비교기 및 레퍼런스 드라이버를 포함하고,
    상기 ATE는 상기 회로 경로로 신호를 출력하기 위해 채널 비교기 및 채널 드라이버를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  9. 제 8 항에 있어서, 상기 레퍼런스 비교기는 제1시간에 상기 레퍼런스 타이밍 신호를 수신하고, 상기 채널 비교기는 제2시간 경로에 상기 레퍼런스 타이밍 신호를 수신하고, 상기 채널 비교기는 제3시간 경로에 상기 채널 신호를 수신하고, 레퍼런스 비교기는 제4시간에 상기 채널 신호를 수신하고,
    상기 프로세싱 디바이스는 상기 제1시간, 제2시간, 제3시간, 및 제4시간을 상기 레퍼런스 비교기 및 상기 채널 비교기를 통해 수신하고, 그리고
    상기 프로세싱 디바이스는 상기 제1시간, 제2시간, 제3시간, 및 제4시간을 사용하여 상기 오프셋을 계산하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  10. 제 9 항에 있어서, 상기 제1시간은 T1, 상기 제2시간은 T2, 상기 제3시간은 T3, 상기 제4시간은 T4이고, 상기 오프셋은 (T1 - T2 + T4 - T3)/2로 계산되는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  11. 제 7 항에 있어서, 상기 회로 경로는 상기 통신 채널을 상기 레퍼런스 타이밍 소스에 연결하고, 다른 통신 채널을 상기 레퍼런스 타이밍 소스에 연결되지 못하도록 상기 다이오드 중 적어도 일부를 컨덕팅 또는 비컨덕팅으로 바이어싱하기 위한 다이오드 매트릭스 및 전류 소스를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  12. 제 7 항에 있어서, 상기 회로 경로는 전류 소스; 적어도 하나의 다이오드; 및 상기 적어도 하나의 다이오드에 상기 전류 소스를 연결하고, 그로 인해 상기 적어도 하나의 다이오드를 컨덕팅으로 바이어싱하기 위한 트랜지스터 스위치를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  13. 제 7 항에 있어서, 상기 회로 경로는 상기 레퍼런스 타이밍 소스와 상기 통신 채널을 연결하고, 상기 레퍼런스 타이밍 소스에 다른 통신 채널이 연결되지 못하게 하는 릴레이의 매트릭스를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  14. 제 7 항에 있어서, 상기 프로세싱 디바이스는 ATE의 일부분인 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  15. 제 7 항에 있어서, 상기 회로 경로는 릴레이를 포함하지 않고, 상기 프로세싱 디바이스는 상기 통신 채널과 상기 레퍼런스 타이밍 소스 사이의 신호 경로 길이를 먼저 판정하지 않고 상기 오프셋을 판정하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 장치.
  16. 자동 테스트 장비(ATE)를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능 매체로서,
    상기 실행가능 명령어는 프로세싱 디바이스가 상기 ATE의 통신 채널과 연관되어 있는 채널 이벤트와 레퍼런스 타이밍 이벤트 사이의 오프셋을 판정하고; 그리고 상기 오프셋을 기초로 상기 통신 채널을 통해 신호를 전송하게 하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능한 매체.
  17. 제 16 항에 있어서, 상기 레퍼런스 타이밍 이벤트는 레퍼런스 타이밍 소스로부터 레퍼런스 타이빙 신호를 전송하는 것을 포함하고, 상기 채널 이벤트는 상기 통신 채널로부터 채널 신호를 전송하는 것을 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능한 매체.
  18. 제 17 항에 있어서, 상기 판정하는 단계는
    상기 레퍼런스 타이밍 신호가 상기 레퍼런스 타이밍 소스와 연관된 디바이스에서 수신되는 제1시간을 획득하는 단계;
    상기 레퍼런스 타이밍 신호가 상기 통신 채널과 연관된 디바이스에서 수신되는 제2시간을 획득하는 단계;
    상기 채널 신호가 상기 통신 채널과 연관된 상기 디바이스에서 수신되는 제3시간을 획득하는 단계;
    상기 채널 신호가 상기 레퍼런스 타이밍 소스와 연관된 상기 소스에서 수신되는 제4시간을 획득하는 단계; 및
    상기 제1시간, 제2시간, 제3시간, 및 제4시간을 사용하여 오프셋을 계산하는 단계를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능한 매체.
  19. 제 18 항에 있어서, 상기 제1시간은 T1, 상기 제2시간은 T2, 상기 제3시간은 T3, 상기 제4시간은 T4이고, 상기 오프셋은 (T1 - T2 + T4 - T3)/2로 계산되는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능한 매체.
  20. 제 16 항에 있어서, 신호를 전송하는 것은 신호 전송을 직접 또는 간접적으로 조절하는 단계를 포함하는 것을 특징으로 하는 자동 테스트 장비를 측정하는데 사용하기 위한 실행가능한 명령어를 저장한 기계-판독가능한 매체.
KR1020077022426A 2005-03-31 2006-03-01 자동 테스트 장비의 교정 Active KR100952125B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/095,755 US7957461B2 (en) 2005-03-31 2005-03-31 Calibrating automatic test equipment
US11/095,755 2005-03-31

Publications (2)

Publication Number Publication Date
KR20070116242A true KR20070116242A (ko) 2007-12-07
KR100952125B1 KR100952125B1 (ko) 2010-04-09

Family

ID=37073916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022426A Active KR100952125B1 (ko) 2005-03-31 2006-03-01 자동 테스트 장비의 교정

Country Status (6)

Country Link
US (1) US7957461B2 (ko)
EP (1) EP1864288A2 (ko)
JP (1) JP4672057B2 (ko)
KR (1) KR100952125B1 (ko)
CN (1) CN101460813B (ko)
WO (1) WO2006107467A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957461B2 (en) 2005-03-31 2011-06-07 Teradyne, Inc. Calibrating automatic test equipment
JP4900031B2 (ja) * 2007-05-15 2012-03-21 横河電機株式会社 半導体試験装置
WO2009129552A1 (de) * 2008-04-22 2009-10-29 Riegl Laser Measurement Systems Gmbh Vorrichtung und verfahren zum messen des empfangszeitpunkts eines impulses
CN102213754A (zh) * 2010-04-01 2011-10-12 鸿富锦精密工业（深圳）有限公司 时域反射仪校正系统及方法
US8692538B2 (en) * 2011-06-09 2014-04-08 Teradyne, Inc. Test equipment calibration
US20130080105A1 (en) * 2011-09-23 2013-03-28 Tektronix, Inc Enhanced awg wavef0rm calibration using s-parameters
US9164158B2 (en) * 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device
CN104422801A (zh) * 2013-08-28 2015-03-18 华润赛美科微电子(深圳)有限公司 负载板、自动测试设备和ic测试方法
WO2015069263A1 (en) * 2013-11-07 2015-05-14 Advantest Corporation A method and apparatus for improving differential direct current ("dc") measurement accuracy
US9494671B2 (en) * 2013-11-08 2016-11-15 Advantest Corporation Method and apparatus for improving differential direct (DC) measurement accuracy
CN104482953A (zh) * 2014-12-01 2015-04-01 科世达（上海）管理有限公司 一种自动测试设备的自动校准方法、控制装置和系统
US9784555B2 (en) * 2015-11-25 2017-10-10 Teradyne, Inc. Determining electrical path length
US10564219B2 (en) * 2017-07-27 2020-02-18 Teradyne, Inc. Time-aligning communication channels
CN110716120B (zh) * 2018-07-12 2021-07-23 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法
JP7450804B2 (ja) * 2021-04-28 2024-03-15 株式会社アドバンテスト 複数の自動試験装置チャネルを較正するための回路および方法
CN114167256B (zh) * 2021-11-19 2024-05-07 上海御渡半导体科技有限公司 一种基于数字tdr技术的模拟测量装置和测量方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814609B2 (ja) * 1987-09-22 1996-02-14 日本電信電話株式会社 Ｉｃテスト装置
JPH05157812A (ja) * 1991-12-05 1993-06-25 Yokogawa Electric Corp Ｉｃテスタ
JPH05172900A (ja) * 1991-12-20 1993-07-13 Yokogawa Electric Corp パルス伝送路
US5526291A (en) 1994-09-08 1996-06-11 Trimble Navigation Limited Compensation for receiver and satellite signal differences
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
JP2000137056A (ja) * 1998-08-24 2000-05-16 Ando Electric Co Ltd デスキュー回路
US6374379B1 (en) * 1999-02-05 2002-04-16 Teradyne, Inc. Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment
US6275544B1 (en) 1999-11-03 2001-08-14 Fantasma Network, Inc. Baseband receiver apparatus and method
US6492797B1 (en) * 2000-02-28 2002-12-10 Schlumberger Technologies, Inc. Socket calibration method and apparatus
US6566890B2 (en) * 2001-03-02 2003-05-20 Teradyne, Inc. Circuit for improved test and calibration in automated test equipment
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
US6831473B2 (en) * 2002-06-25 2004-12-14 Teradyne, Inc. Ring calibration apparatus and method for automatic test equipment
JP4686124B2 (ja) * 2002-12-06 2011-05-18 三星電子株式会社 装置の構成をテストする方法および半導体装置
US7120840B1 (en) * 2004-02-06 2006-10-10 Credence Systems Corporation Method and system for improved ATE timing calibration at a device under test
US7957461B2 (en) 2005-03-31 2011-06-07 Teradyne, Inc. Calibrating automatic test equipment

Also Published As

Publication number Publication date
KR100952125B1 (ko) 2010-04-09
US7957461B2 (en) 2011-06-07
CN101460813A (zh) 2009-06-17
WO2006107467A3 (en) 2008-06-12
CN101460813B (zh) 2010-12-22
US20060236157A1 (en) 2006-10-19
JP2008534958A (ja) 2008-08-28
JP4672057B2 (ja) 2011-04-20
EP1864288A2 (en) 2007-12-12
WO2006107467A2 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
KR100952125B1 (ko) 자동 테스트 장비의 교정
US7414421B2 (en) Insertable calibration device
US6556934B2 (en) Timing calibration method and semiconductor device testing apparatus having timing calibration function
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
US8692538B2 (en) Test equipment calibration
US7523007B2 (en) Calibration device
CN110716120B (zh) 芯片自动测试设备的通道延时偏差的校准方法
KR100868995B1 (ko) 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
US5256964A (en) Tester calibration verification device
US6812727B2 (en) Semiconductor integrated circuit device and testing method thereof
US7106081B2 (en) Parallel calibration system for a test device
CN116627882A (zh) 基于ate设备的外部校准装置及多路时钟源对齐方法
US6617869B1 (en) Electrical circuit with a testing device for testing the quality of electronic connections in the electrical circuit
US6831473B2 (en) Ring calibration apparatus and method for automatic test equipment
US20070101219A1 (en) Semiconductor testing apparatus and method of calibrating the same
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
US10429439B2 (en) In die stepping sort
US6768333B1 (en) Test circuit for input-to-output speed measurement
JPH0743666Y2 (ja) 半導体試験装置
CN120254735A (zh) 一种ate测试设备的校准方法及系统
KR970002368A (ko) 측정용 신호의 전파 지연 시간 측정 회로 및 측정 방법
KR20070098229A (ko) 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리테스트 장비
KR20000000940A (ko) 집적회로 패키지용 테스트 시스템 및 그의 타이밍 에러 측정 방법
JPH028758A (ja) 遅延時間測定装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20071001

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090131

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20090731

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100402

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100405

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130321

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140320

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170317

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180320

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180320

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190320

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200319

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210324

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240319

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20250317

Start annual number: 16

End annual number: 16