CN113779919A - 集成电路版图设计规则文件检查工具及检查方法 - Google Patents
集成电路版图设计规则文件检查工具及检查方法 Download PDFInfo
- Publication number
- CN113779919A CN113779919A CN202010517448.6A CN202010517448A CN113779919A CN 113779919 A CN113779919 A CN 113779919A CN 202010517448 A CN202010517448 A CN 202010517448A CN 113779919 A CN113779919 A CN 113779919A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- circuit layout
- design rule
- test case
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种集成电路版图设计规则文件检查工具及检查方法。该集成电路版图设计规则文件检查工具包括:智能建库引擎,用于生成测试用例数据库;智能摆放引擎,用于根据所述测试用例数据库生成标准集成电路版图;智能检测分析引擎,用于根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析。本发明实施例的技术方案,以实现保证设计规则检查文件与设计规则手册中定义的设计规则的一致,提高芯片制造良率。
Description
技术领域
本发明实施例涉及半导体集成电路技术领域,尤其涉及一种集成电路版图设计规则文件检查工具及检查方法。
背景技术
在集成电路制造中,晶圆工厂需要根据不同的工艺参数制定出满足芯片制造良率的同一工艺层及不同工艺层之间的几何尺寸约束,这些几何尺寸约束的集合就是版图设计规则手册(Design Rule Manual,简称DRM)。开发工程师负责把DRM中的每一条约束实现在版图设计规则检查文件(DRC rule deck)中,版图工程师拿到DRC rule deck后,需要使用对所设计的版图做版图设计规则检查(Design Rule Check,简称DRC)。
版图设计规则检查(DRC)是随着半导体晶体管电路设计一同产生的,无论是设计单个晶体管,还是复杂的片上系统(System on Chip,简称SOC),都需要进行设计规则检查,以确保版图设计是工艺可靠的,能够顺利出产。图1是现有技术提供的集成电路版图设计规则检查的流程示意图,参见图1,目前,版图是通过版图工程师人工手动进行设计规则检查,以实现找出版图中因违反设计规则而引起的所有潜在短路、断路或其它不良效应的错误。如果版图工程师没有发现这些物理验证错误,则导致芯片在生产后期才发现版图是不符合工艺制造要求的,将会极大影响芯片的后续生产制造,严重的甚至会使工厂生产的芯片无法使用,最终造成巨大的经济损失。
发明内容
本发明实施例提供一种集成电路版图设计规则文件检查工具及检查方法,以实现保证设计规则检查文件与设计规则手册中定义的设计规则的一致,提高芯片制造良率。
第一方面,本发明实施例提供了一种集成电路版图设计规则文件检查工具,该检查工具包括:
智能建库引擎,用于生成测试用例数据库;
智能摆放引擎,用于根据所述测试用例数据库生成标准集成电路版图;
智能检测分析引擎,用于根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析。
进一步的,所述目标集成电路版图设计规则文件包含集成电路版图设计规则的多条标准规格,每一条所述标准规格对应建立一个标准规格测试用例库。
进一步的,所述标准规格包括正向规格和负向规格。
进一步的,所述标准规格测试用例库用于生成多个所述标准集成电路版图,所述标准规格测试用例库设置于所述智能建库引擎中。
进一步的,每个所述标准集成电路版图对应的黄金结果不同。
进一步的,所述智能检测分析引擎还用于生成检测报告,所述检测报告包含判断所述目标集成电路版图设计规则文件正确与否的信息。
进一步的,如果所述检测报告包含所述标准规格的第一类错误信息,则不更新所述智能建库引擎;
如果所述检测报告包含所述标准规格的第二类错误信息,则更新所述智能建库引擎。
进一步的,更新后的智能建库引擎用于对所述目标集成电路版图设计规则文件进行检查,生成目标检测报告,所述目标检测报告不包含所述第二类错误信息。
第二方面,本发明实施例还提供了一种集成电路版图设计规则文件检查方法,应用于本发明第一方面实施例所述的集成电路版图设计规则文件检查工具,该检查方法包括:
根据智能建库引擎生成测试用例数据库;
控制智能摆放引擎根据所述测试用例数据库生成标准集成电路版图;
向智能检测分析引擎提供目标集成电路版图设计规则文件,并控制所述智能检测分析引擎根据所述标准集成电路版图对所述目标集成电路版图设计规则文件进行检测分析。
进一步的,所述检查方法还包括:
根据半导体制造工厂制定的集成电路版图设计规则手册生成所述目标集成电路版图设计规则文件。
本发明实施例的技术方案,该集成电路版图设计规则文件检查工具包括:智能建库引擎,用于生成测试用例数据库;智能摆放引擎,用于根据所述测试用例数据库生成标准集成电路版图;智能检测分析引擎,用于根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析。解决了现有技术中版图仅是通过版图工程师人工手动进行设计规则检查,可能导致的物理验证错误未被发现,从而影响芯片后续生产制造甚至芯片无法使用,最终造成巨大经济损失的问题,以实现保证设计规则检查文件与设计规则手册中定义的设计规则的一致,提高芯片制造良率。
附图说明
图1是现有技术提供的集成电路版图设计规则检查的流程示意图;
图2是本发明实施例提供的一种集成电路版图设计规则文件检查工具的结构示意图;
图3是本发明实施例提供的一种智能建库引擎生成测试用例数据库的流程示意图;
图4是本发明实施例提供的智能摆放引擎生成标准集成电路版图的示意图;
图5是本发明实施例提供的一种智能检测分析引擎生成的检测报告的示意图;
图6是本发明实施例提供的一种集成电路版图设计规则检查的流程示意图;
图7是本发明实施例提供的集成电路版图设计规则检查文件与集成电路版图设计检查手册一致百分比的示意图;
图8是本发明实施例提供的一种集成电路版图设计规则文件检查方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
图2为本发明实施例提供的一种集成电路版图设计规则文件检查工具的结构示意图,本实施例可适用于对版图设计规则检查文件做可靠性分析的情况,该集成电路版图设计规则文件检查工具100的结构具体包括如下:
智能建库引擎110,用于生成测试用例数据库;
智能摆放引擎120,用于根据所述测试用例数据库生成标准集成电路版图;
智能检测分析引擎130,用于根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析。
其中,测试用例数据库包括多个测试用例,每个测试用例可以但不限于包括多条设计规则。
智能建库引擎110通过测试用例智能建库算法生成多个测试用例数据库,每个测试用例数据库对应一条设计规则。
示例性的,图3是本发明实施例提供的一种智能建库引擎110生成测试用例数据库的流程示意图,参见图3,依据设计规则的不同类型分为设计规则A、设计规则B、设计规则C……设计规则M,智能建库引擎110通过测试用例智能建库算法为每条设计规则建立一个测试用例数据库,分别对应有设计规则A的测试用例数据库、设计规则B的测试用例数据库、设计规则C的测试用例数据库……设计规则M的测试用例数据库。
智能摆放引擎120通过测试用例智能摆放算法生成标准集成电路版图,可以理解的是,多个测试用例数据库对应生成多个标准集成电路版图,多个标准集成电路版图分别对应每个测试用例数据库对应的设计规则。
智能检测分析引擎130根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析,以确保目标集成电路版图设计规则文件中的设计规则的实现与版图设计规则手册中设计规则的定义完全一致,从而保证后续芯片功能和制造良率。
在上述实施例的基础上,所述目标集成电路版图设计规则文件包含集成电路版图设计规则的多条标准规格,每一条所述标准规格对应建立一个标准规格测试用例库。
其中,标准规格即为版图设计中的设计规则。
可以理解的是,所述目标集成电路版图设计规则文件中包括集成电路版图设计规则的多条设计规则,每一条设计规则对应建立一个与设计规则对应的标准规格测试用例库。
在上述实施例的基础上,所述标准规格包括正向规格和负向规格。
其中,正向规格即为符合集成电路版图设计规则的设计规则,负向规格即为不符合集成电路版图设计规则的设计规则。
可以理解的是,每一条标准规格对应建立一个标准规格测试用例库,则每一个标准规格测试用例库中均包含正向规格的测试用例和负向规格的测试用例,正向规则的测试用例和负向规格的测试用例的数量可以相同的,也可以是不同的,具体标准规格测试用例库中的测试用例数量可以根据本领域技术人员根据实际需求进行选择设置,本实施例对此不作任何限制。
示例性的,继续参见图3,每个标准规格建立的测试用例数据库包含多个测试用例,设计规则A的测试用例数据库即为标准规格A对应的测试用例数据库,标准规格A的测试用例数据库包含的多个测试用例分别为A_testpattren1、A_testpattren2、A_testpattren3……A_testpattrenX,A_testpattren1、A_testpattren2、A_testpattren3……A_testpattrenX分别对应不同的测试用例。可以理解的是,A_testpattren1可以为正向规格的测试用例,也可以为负向规格的测试用例,同理,A_testpattrenX可以为正向规格的测试用例,也可以为负向规格的测试用例,本实施例对每个测试用例对应的规格类型不作任何限制。
同理,设计规则B的测试用例数据库即为标准规格B对应的测试用例数据库,标准规格A的测试用例数据库包含的多个测试用例分别为B_testpattren1、B_testpattren2、B_testpattren3……B_testpattrenX,B_testpattren1、B_testpattren2、B_testpattren3……B_testpattrenX分别对应不同的测试用例。可以理解的是,B_testpattren1可以为正向规格的测试用例,也可以为负向规格的测试用例,同理,B_testpattrenX可以为正向规格的测试用例,也可以为负向规格的测试用例。
设计规则M的测试用例数据库即为标准规格M对应的测试用例数据库,标准规格A的测试用例数据库包含的多个测试用例分别为M_testpattren1、M_testpattren2、M_testpattren3……M_testpattrenX,M_testpattren1、M_testpattren2、M_testpattren3……M_testpattrenX分别对应不同的测试用例。可以理解的是,M_testpattren1可以为正向规格的测试用例,也可以为负向规格的测试用例,同理,M_testpattrenX可以为正向规格的测试用例,也可以为负向规格的测试用例。
可以理解的是,每个标准规格对应的测试用例库可以包含相同数量的测试用例,也可以包含不同数量的测试用例,即每个测试用例库中对应的X可以为相同的值,也可以为不同的值。
在上述实施例的基础上,所述标准规格测试用例库用于生成多个所述标准集成电路版图,所述标准规格测试用例库设置于所述智能建库引擎110中。
其中,多个标准集成电路版图包括正向规格的标准集成电路版图和负向规格的标准集成电路版图。
每一条设计规则对应建立一个与设计规则对应的标准规格测试用例库,每一条设计规则对应的标准规格测试用例库中均包含正向规格的标准集成电路版图和负向规格的标准集成电路版图。
具体的,智能摆放引擎120通过测试用例智能摆放算法将标准规格对应的所有测试用例做智能摆放,生成多个标准集成电路版图,标准集成电路版图可以展示所包含器件之间的设计规则。
示例性的,图4是本发明实施例提供的智能摆放引擎120生成标准集成电路版图的示意图,参见图4,每一条标准规格对应的每一个测试用例数据库中包含的多个测试用例均对应生成一个标准集成电路版图,可以理解的是,在一条标准规格对应的测试用例数据库中的所有测试用例对应的标准集成电路版图包括:正向规格的测试用例对应的标准集成电路版图,以及负向规格的测试用例对应的标准集成电路版图。
继续参见图3和图4,图3中的设计规则A的测试用例数据库包含的多个测试用例A_testpattren1、A_testpattren2、A_testpattren3、A_testpattren4、A_testpattren5……A_testpattrenX分别对应生成图4中的标准集成电路版图,则在图4中,设计规则A的测试用例数据库中测试用例对应的标准集成电路版图分别为A_testpattren1、A_testpattren2、A_testpattren3、A_testpattren4、A_testpattren5……A_testpattrenX,以表示与测试用例对应的标准集成电路版图。
同理,图3中的设计规则B的测试用例数据库包含的多个测试用例B_testpattren1、B_testpattren2、B_testpattren3、B_testpattren4、B_testpattren5……BtestpattrenX,分别对应生成图4中的标准集成电路版图分别为B_testpattren1、B_testpattren2、B_testpattren3、B_testpattren4、B_testpattren5……B_testpattrenX,以表示与测试用例对应的标准集成电路版图。
图3中的设计规则M的测试用例数据库包含的多个测试用例M_testpattren1、M_testpattren2、M_testpattren3、M_testpattren4、M_testpattren5……M_testpattrenX,分别对应生成图4中的标准集成电路版图分别为M_testpattren1、M_testpattren2、M_testpattren3、M_testpattren4、M_testpattren5……M_testpattrenX,以表示与测试用例对应的标准集成电路版图。
需要说明的是,在生成图4所示的标准集成电路版图后,可以对每个标准规格的测试用例版图进行放大操作,即可以对M_testpattren1、M_testpattren2、M_testpattren3、M_testpattren4、M_testpattren5……M_testpattrenX中每个标准集成电路版图通过放大选项进行独立的放大操作。
可选的,依据工艺设定,标准集成电路版图可以展示对应标准规格的具体设计规则,例如,设计规则中涉及到的宽度或间距等规则。
需要说明的是,当测试用例中存在对应的设计规则的物理验证错误,可以通过集成电路版图设计规则文件检查工具将对应的结果存放至当前测试用例对应的集成电路设计规则版图上。
在上述实施例的基础上,每个所述标准集成电路版图对应的黄金结果不同。
其中,标准集成电路版图对应的黄金结果即为标准集成电路版图中对应器件的正确摆放位置,标准集成电路版图对应的黄金结果是在生成标准集成电路版图的同时生成的。
每个标准集成电路版图对应的黄金结果可以是不同的,也可以为在指定误差范围内的结果作为黄金结果,则每个标准集成电路版图对应的黄金结果也是可以相同的。
继续参见图2,在上述实施例的基础上,所述智能检测分析引擎130还用于生成检测报告,所述检测报告包含判断所述目标集成电路版图设计规则文件正确与否的信息。
其中,检测报告为基于标准集成电路版图对目标集成电路版图设计规则文件进行检测分析的结果,检测报告可以反映出目标集成电路版图设计规则文件中各个设计规则是否与版图设计规则手册中定义的设计规则一致。
检测报告中包括基于每一条所述标准规格对应的标准规格测试用例库得到的检测结果,也就是说,标准规格测试用例库中均包含正向规格的测试用例和负向规格的测试用例,检测报告中包括基于正向规格的测试用例得到的检测结果,以及基于负向规格的测试用例得到的检测结果。
需要说明的是,在本实施例中,版图设计规则检查文件的开放工程师需要认真分析检测报告中报告错误的测试用例,即看报告错误的测试用例是正向规格的还是负向规格的。
在上述实施例的基础上,如果所述检测报告包含所述标准规格的第一类错误信息,则不更新所述智能建库引擎110;
如果所述检测报告包含所述标准规格的第二类错误信息,则更新所述智能建库引擎110。
其中,标准规格的第一类错误信息可以为基于正向规格的测试用例得到的检测结果显示正确,基于负向规格的测试用例得到的检测结果显示错误,则直接对目标集成电路版图设计规则文件对应的设计规则进行修改,而不需要更新智能建库引擎110。
标准规格的第二类错误信息可以为基于正向规格的测试用例得到的检测结果显示错误,基于负向规格的测试用例得到的检测结果显示错误,则当前测试用例库中可能并不包括当前的测试用例版图,需要通知版图工程师将当前目标集成电路版图设计规则文件对应的版图作为新的测试用例,及时更新至智能建库引擎110,以适应未出现的版图设计规则检查文件。
需要说明的是,当基于正向规格的测试用例得到的检测结果显示正确,基于负向规格的测试用例得到的检测结果显示正确,则可以说明当前目标集成电路版图设计规则文件是正确的,不需要进行任何改动;当基于正向规格的测试用例得到的检测结果显示正确,基于负向规格的测试用例得到的检测结果显示错误,亦可以说明当前目标集成电路版图设计规则文件是正确的,则不需要进行任何改动。
示例性的,图5是本发明实施例提供的一种智能检测分析引擎130生成的检测报告的示意图,参见图5,Rule表示目标集成电路版图设计规则文件包含的设计规则,Badpattern表示基于负向规格的测试用例进行分析检测,对应基于负向规格的测试用例得到检测结果进行显示,Good pattern表示基于正向规格的测试用例进行分析检测,对应基于正向规格的测试用例得到检测结果进行显示。
Rule A对应于基于正向规格的测试用例得到的检测结果显示正确,基于负向规格的测试用例得到的检测结果显示正确,即Good pattern显示的结果对应为pass,Badpattern显示的结果对应为pass,则可以说明当前目标集成电路版图设计规则文件是正确的,不需要进行任何改动;Rule B对应于基于正向规格的测试用例得到的检测结果显示正确,基于负向规格的测试用例得到的检测结果显示错误,即Good pattern显示的结果对应为pass,Bad pattern显示的结果对应为fail,则直接对目标集成电路版图设计规则文件对应的设计规则进行修改,而不需要更新智能建库引擎110;Rule C对应于基于正向规格的测试用例得到的检测结果显示错误,基于负向规格的测试用例得到的检测结果显示错误,即Good pattern显示的结果对应为fail,Bad pattern显示的结果对应为fail,则及时更新至智能建库引擎110,以适应未出现的版图设计规则检查文件;Rule M对应于基于正向规格的测试用例得到的检测结果显示正确,基于负向规格的测试用例得到的检测结果显示错误,即Good pattern显示的结果对应为pass,Bad pattern显示的结果对应为fail,亦可以说明当前目标集成电路版图设计规则文件是正确的,则不需要进行任何改动。
在上述实施例的基础上,更新后的智能建库引擎110用于对所述目标集成电路版图设计规则文件进行检查,生成目标检测报告,所述目标检测报告不包含所述第二类错误信息。
可以理解的是,在更新智能建库引擎110后,则目标集成电路版图设计规则文件通过智能检测分析引擎130进行检测分析后得到的目标检测报告,此时目标检测报告中不再包含第二类错误信息。
图6是本发明实施例提供的一种集成电路版图设计规则检查的流程示意图,参见图6,本发明实施例的技术方案,通过智能建库引擎110生成测试用例数据库;智能摆放引擎120根据所述测试用例数据库生成标准集成电路版图;智能检测分析引擎130根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析。本发明实施例提供的集成电路版图设计规则检查工具,利用海量测试用例自动对集成电路版图设计规则检查文件进行快速、精准的检查,并可以通过测试用例数据库记录和追溯工艺上所有的物理验证问题,以确定版图工程师所使用的集成电路版图设计规则检查文件正确无误,以得到准确的设计规则检查结果,最终提高芯片制造良率,节约成本。
此外,图7是本发明实施例提供的集成电路版图设计规则检查文件与集成电路版图设计检查手册一致百分比的示意图,参见图7,横坐标表示集成电路版图设计规则检查文件通过集成电路版图设计规则检查工具运行次数,随着测试用例库的持续积累,当加大集成电路版图设计规则检查工具的运行次数,可使集成电路版图设计规则检查文件中的版图设计规则与集成电路版图设计规则手册中定义的设计规则趋于一致,最终提高芯片制造良率。
图8为本发明实施例提供的一种集成电路版图设计规则文件检查方法的流程示意图。本实施例可适用于对版图设计规则检查文件做可靠性分析的情况,本实施例的方法具体包括:
S110、根据智能建库引擎110生成测试用例数据库。
具体的,智能建库引擎110通过测试用例智能建库算法生成多个测试用例数据库,每个测试用例数据库对应一条设计规则。
S120、控制智能摆放引擎120根据所述测试用例数据库生成标准集成电路版图。
控制智能摆放引擎120通过测试用例智能摆放算法,根据所述测试用例数据库生成标准集成电路版图,多个测试用例数据库对应生成多个标准集成电路版图,多个标准集成电路版图分别对应每个测试用例数据库对应的设计规则。
S130、向智能检测分析引擎130提供目标集成电路版图设计规则文件,并控制所述智能检测分析引擎130根据所述标准集成电路版图对所述目标集成电路版图设计规则文件进行检测分析。
具体的,智能检测分析引擎130根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析,以确保目标集成电路版图设计规则文件中的设计规则的实现与版图设计规则手册中设计规则的定义完全一致,从而保证后续芯片功能和制造良率。
进一步的,在上述实施例的基础上,所述检查方法还包括:根据半导体制造工厂制定的集成电路版图设计规则手册生成所述目标集成电路版图设计规则文件。
本发明实施例的技术方案,根据智能建库引擎110生成测试用例数据库,控制智能摆放引擎120根据所述测试用例数据库生成标准集成电路版图,向智能检测分析引擎130提供目标集成电路版图设计规则文件,并控制所述智能检测分析引擎130根据所述标准集成电路版图对所述目标集成电路版图设计规则文件进行检测分析。解决了现有技术中人工检查可能导致的不可避免的错误,通过集成电路版图设计规则文件检查工具确保在集成电路版图设计规则文件中实现的设计规则与集成电路版图设计规则手册中定义的设计规则的一致性,同时保证集成电路版图设计规则文件的开发质量,以在保证集成电路版图设计规则文件的稳定、质量可靠性及提高项目的制造良率上起到了显著的作用。
注意,上述仅为本发明的实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种集成电路版图设计规则文件检查工具,其特征在于,包括:
智能建库引擎,用于生成测试用例数据库;
智能摆放引擎,用于根据所述测试用例数据库生成标准集成电路版图;
智能检测分析引擎,用于根据所述标准集成电路版图对目标集成电路版图设计规则文件进行检测分析。
2.根据权利要求1所述的检查工具,其特征在于,所述目标集成电路版图设计规则文件包含集成电路版图设计规则的多条标准规格,每一条所述标准规格对应建立一个标准规格测试用例库。
3.根据权利要求2所述的检查工具,其特征在于,所述标准规格包括正向规格和负向规格。
4.根据权利要求2所述的检查工具,其特征在于,所述标准规格测试用例库用于生成多个所述标准集成电路版图,所述标准规格测试用例库设置于所述智能建库引擎中。
5.根据权利要求4所述的检查工具,其特征在于,每个所述标准集成电路版图对应的黄金结果不同。
6.根据权利要求1所述的检查工具,其特征在于,所述智能检测分析引擎还用于生成检测报告,所述检测报告包含判断所述目标集成电路版图设计规则文件正确与否的信息。
7.根据权利要求2所述的检查工具,其特征在于,如果所述检测报告包含所述标准规格的第一类错误信息,则不更新所述智能建库引擎;
如果所述检测报告包含所述标准规格的第二类错误信息,则更新所述智能建库引擎。
8.根据权利要求7所述的检查工具,其特征在于,更新后的智能建库引擎用于对所述目标集成电路版图设计规则文件进行检查,生成目标检测报告,所述目标检测报告不包含所述第二类错误信息。
9.一种集成电路版图设计规则文件检查方法,应用于权利要求1-8任一项所述的集成电路版图设计规则文件检查工具,其特征在于,包括:
根据智能建库引擎生成测试用例数据库;
控制智能摆放引擎根据所述测试用例数据库生成标准集成电路版图;
向智能检测分析引擎提供目标集成电路版图设计规则文件,并控制所述智能检测分析引擎根据所述标准集成电路版图对所述目标集成电路版图设计规则文件进行检测分析。
10.根据权利要求9所述的检查方法,其特征在于,所述检查方法还包括:
根据半导体制造工厂制定的集成电路版图设计规则手册生成所述目标集成电路版图设计规则文件。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010517448.6A CN113779919A (zh) | 2020-06-09 | 2020-06-09 | 集成电路版图设计规则文件检查工具及检查方法 |
PCT/CN2021/094219 WO2021249129A1 (zh) | 2020-06-09 | 2021-05-17 | 集成电路版图设计规则文件检查工具及检查方法 |
EP21766371.5A EP3951636A4 (en) | 2020-06-09 | 2021-05-17 | INTEGRATED CIRCUIT LAYOUT DESIGN RULES SERIES VERIFICATION TOOL AND VERIFICATION METHOD |
US17/399,107 US11983480B2 (en) | 2020-06-09 | 2021-08-11 | Check tool and check method for design rule check rule deck of integrated circuit layout |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010517448.6A CN113779919A (zh) | 2020-06-09 | 2020-06-09 | 集成电路版图设计规则文件检查工具及检查方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113779919A true CN113779919A (zh) | 2021-12-10 |
Family
ID=78834387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010517448.6A Pending CN113779919A (zh) | 2020-06-09 | 2020-06-09 | 集成电路版图设计规则文件检查工具及检查方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113779919A (zh) |
WO (1) | WO2021249129A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114741992A (zh) * | 2022-03-22 | 2022-07-12 | Oppo广东移动通信有限公司 | 设置标识的方法及装置、电子设备及存储介质 |
CN114647998B (zh) * | 2022-03-29 | 2024-04-26 | 成都华大九天科技有限公司 | 在版图设计中创建rectangle的方法 |
CN115587569B (zh) * | 2022-10-19 | 2024-04-30 | 苏州英嘉通半导体有限公司 | 芯片版图的设计规则检查方法、系统及存储介质 |
CN116757145B (zh) * | 2023-08-16 | 2024-04-30 | 合肥奎芯集成电路设计有限公司 | 集成电路设计版图处理方法、装置、电子设备及存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100489868C (zh) * | 2006-10-13 | 2009-05-20 | 上海华虹Nec电子有限公司 | 验证drc配置文件的方法 |
CN102368275A (zh) * | 2011-09-14 | 2012-03-07 | 天津蓝海微科技有限公司 | 版图验证规则文件与测试向量的自动比对方法 |
CN105653745A (zh) * | 2014-11-14 | 2016-06-08 | 天津蓝海微科技有限公司 | 版图验证测试向量的伪错自动构造方法 |
US9934349B2 (en) * | 2015-03-26 | 2018-04-03 | Nxp Usa, Inc. | Method for verifying design rule checks |
-
2020
- 2020-06-09 CN CN202010517448.6A patent/CN113779919A/zh active Pending
-
2021
- 2021-05-17 WO PCT/CN2021/094219 patent/WO2021249129A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2021249129A1 (zh) | 2021-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113779919A (zh) | 集成电路版图设计规则文件检查工具及检查方法 | |
EP1149385B1 (en) | Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
US9836565B2 (en) | Electronic design automation method and apparatus thereof | |
US20190259140A1 (en) | Semiconductor wafer measurement method and system | |
KR20080094081A (ko) | 제조 데이터 인덱싱을 위한 방법 및 장치 | |
CN110494965B (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 | |
US9146270B2 (en) | Method for testing a plurality of transistors in a target chip | |
US6556959B1 (en) | Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers | |
US7954018B2 (en) | Analysis techniques for multi-level memory | |
US20220382943A1 (en) | Identifying association of safety related ports to their safety mechanisms through structural analysis | |
US11983480B2 (en) | Check tool and check method for design rule check rule deck of integrated circuit layout | |
US8103991B2 (en) | Semiconductor integrated circuit designing method, semiconductor integrated circuit designing apparatus, and recording medium storing semiconductor integrated circuit designing software | |
TWI488246B (zh) | 資源整合及晶片測試方法 | |
US6871308B1 (en) | Semiconductor inspection method | |
CN112131831A (zh) | 多电源域版图布局方法及存储介质 | |
US7076747B2 (en) | Analytical simulator and analytical simulation method and program | |
CN107221507B (zh) | 一种自适应定义缺陷扫描方程式扫描区域的方法 | |
TW201925804A (zh) | 診斷半導體晶圓的方法 | |
JP2000275306A (ja) | 半導体集積回路装置の故障箇所特定方法 | |
CN118068235B (zh) | 用于晶圆测试结构的检测方法、电子设备及存储介质 | |
CN113609577B (zh) | 一种汽车电器原理检查方法 | |
CN114416514B (zh) | 一种基于测试封装Mapping自动检查校验方法及系统 | |
JP5015227B2 (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 | |
JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |