CN100489868C - 验证drc配置文件的方法 - Google Patents
验证drc配置文件的方法 Download PDFInfo
- Publication number
- CN100489868C CN100489868C CNB200610117121XA CN200610117121A CN100489868C CN 100489868 C CN100489868 C CN 100489868C CN B200610117121X A CNB200610117121X A CN B200610117121XA CN 200610117121 A CN200610117121 A CN 200610117121A CN 100489868 C CN100489868 C CN 100489868C
- Authority
- CN
- China
- Prior art keywords
- configuration file
- wrong
- drc configuration
- correct
- drc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种验证DRC配置文件的方法，包括步骤：设计两组图形，一组为正确图形，另一组为错误图形；用DRC配置文件分别检查正确图形和错误图形，如果检查正确图形没有错误，且检查错误图形有相应错误，说明DRC配置文件正确，否则说明DRC配置文件有错误，需修改。本发明的验证DRC配置文件的方法，能确保DRC配置文件的正确，保证版图设计规则检查的准确性，为芯片成功流片提供有力保障。
Description
技术领域
本发明涉及半导体设计工艺方法，尤其涉及一种利用正确图形和错误图形验证DRC(Design Rule Check，设计规则检查)配置文件的方法。
背景技术
芯片版图设计时必须进行DRC检查，不符合版图设计规则的图案不能保证在硅片上实现，图1说明了版图验证在IC设计中的位置。
任何物理版图验证工具都通过DRC配置文件对版图数据进行检查，其流程如图2所示。DRC配置文件的质量可决定版图设计规则检查的准确性，因此，DRC配置文件必须涵盖版图设计中的每一条规则，并且不能有漏错(版图错误没有检查出来)，不能有伪错(正确的版图被报告有错)。
目前，主要通过手工构建的错误图形和成功流片的设计检验DRC配置文件是否正确，用DRC配置文件检查错误图形应该报告相应的错误，检查成功流片的设计应没有错误，否则表明配置文件有误。
这种方法的缺点是手工构建的错误图形和成功流片的设计不能覆盖版图设计规则中的所有设计规则，因而不能保证DRC配置文件的精确性。
发明内容
本发明要解决的技术问题是提供一种验证DRC配置文件的方法，能确保DRC配置文件的准确性，并使DRC配置文件对每一条设计规则作精确检查。
为了解决上述技术问题，本发明验证DRC配置文件的方法包括如下步骤：
(1)设计两组图形，一组为正确图形，另一组为错误图形，所述正确图形符合版图设计规则的要求，所述错误图形不满足版图设计规则的要求；
(2)用DRC配置文件分别检查正确图形和错误图形；
(3)如果步骤(2)中的DRC配置文件检查正确图形没有错误，且检查错误图形有相应错误，说明DRC配置文件正确；
(4)如果步骤(2)不能得出步骤(3)的结果，说明DRC配置文件有错误，需进行修改。
本发明的验证DRC配置文件的方法，保证了版图设计规则检查的准确性，为芯片成功流片提供有力保障。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是现有版图验证在IC设计中所处位置的示意图；
图2是现有DRC配置文件检查版图数据的流程图；
图3是本发明的实施例中正确图形和错误图形的举例示意图；
图4是本发明验证DRC配置文件的方法的流程图。
具体实施方式
本发明验证DRC配置文件的方法，包括如下步骤：设计两组图形，一组为正确图形，该图形符合版图设计规则的要求，另一组为错误图形，该错误图形不满足版图设计规则的要求，这两组图形都包含版图设计中的全部规则；用DRC配置文件分别检查正确图形和错误图形，如果检查正确图形都没有错误，且检查错误图形都有相应规则的错误，说明DRC配置文件正确，否则说明DRC配置文件有错误，需进行修改(见图4)。
本发明验证DRC配置文件的方法，通过参数化单元实现正确图形的设计，使正确图形恰好符合版图设计规则的要求，再由改变参数值一个格点得到错误图形，该错误图形刚好不满足版图设计规则的要求。例如某条规则是金属的最小距离为0.32，则该规则的正确图形和错误图形如图3所示，在正确图形中，表示两个金属之间最小距离的数值为0.32，而在错误图形中，表示两个金属之间最小距离的数值为0.31。然后用DRC配置文件分别检查正确图形和错误图形，如果检查正确图形都没有错误，检查错误图形都有相应规则的错误，说明DRC配置文件正确，否则说明该DRC配置文件有误，需修改。
Claims (1)
1.一种验证DRC配置文件的方法，其特征在于，包括如下步骤：
(1)设计两组图形，一组为正确图形，另一组为错误图形，所述正确图形符合版图设计规则的要求，所述错误图形不满足版图设计规则的要求，所述设计正确图形通过参数化单元实现，所述错误图形由改变参数值一个格点获得，其中所述正确图形和错误图形都包含全部版图设计规则；
(2)用DRC配置文件分别检查正确图形和错误图形；
(3)如果步骤(2)中的DRC配置文件检查正确图形没有错误，且检查错误图形有相应错误，说明DRC配置文件正确；
(4)如果步骤(2)不能得出步骤(3)的结果，说明DRC配置文件有错误，需进行修改。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610117121XA CN100489868C (zh) | 2006-10-13 | 2006-10-13 | 验证drc配置文件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200610117121XA CN100489868C (zh) | 2006-10-13 | 2006-10-13 | 验证drc配置文件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101162477A CN101162477A (zh) | 2008-04-16 |
| CN100489868C true CN100489868C (zh) | 2009-05-20 |
Family
ID=39297402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610117121XA Active CN100489868C (zh) | 2006-10-13 | 2006-10-13 | 验证drc配置文件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100489868C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368275A (zh) * | 2011-09-14 | 2012-03-07 | 天津蓝海微科技有限公司 | 版图验证规则文件与测试向量的自动比对方法 |
| CN103279354B (zh) * | 2013-06-03 | 2016-11-02 | 上海华力微电子有限公司 | 设计规则检查文件的自动化产生方法及产生器 |
| CN103646031B (zh) * | 2013-11-08 | 2017-03-29 | 上海华力微电子有限公司 | Drc文件的坐标数据对比方法 |
| CN105095535B (zh) * | 2014-05-04 | 2019-09-03 | 中芯国际集成电路制造(上海)有限公司 | 一种工艺开发包中参数化单元的drc验证方法 |
| CN113779919A (zh) * | 2020-06-09 | 2021-12-10 | 长鑫存储技术(上海)有限公司 | 集成电路版图设计规则文件检查工具及检查方法 |
| EP3951636A4 (en) | 2020-06-09 | 2022-07-06 | Changxin Memory Technologies, Inc. | INTEGRATED CIRCUIT LAYOUT DESIGN RULES SERIES VERIFICATION TOOL AND VERIFICATION METHOD |
| CN112800705B (zh) * | 2021-02-22 | 2023-04-07 | 长鑫存储技术有限公司 | 设计规则检查方法、装置及存储介质 |
-
2006
- 2006-10-13 CN CNB200610117121XA patent/CN100489868C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101162477A (zh) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100489868C (zh) | 验证drc配置文件的方法 | |
| US7552408B2 (en) | Method for performing design rule check on mask pattern data for an integrated circuit | |
| US7404173B2 (en) | Intermediate layout for resolution enhancement in semiconductor fabrication | |
| US7458045B2 (en) | Silicon tolerance specification using shapes as design intent markers | |
| US8555212B2 (en) | Manufacturability | |
| US9043741B2 (en) | Legalizing a portion of a circuit layout | |
| US8595662B1 (en) | Methods, systems, and articles of manufacture for implementing a physical design of an electronic circuit with automatic snapping | |
| US9679097B2 (en) | Selective power state table composition | |
| US20080127020A1 (en) | System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness | |
| US20070256046A1 (en) | Analysis and optimization of manufacturing yield improvements | |
| US11972186B2 (en) | Integrated circuit device design method and system | |
| US8127263B2 (en) | Improving routability of integrated circuit design without impacting the design area | |
| CN108959693B (zh) | 设计集成电路的方法，以及制造集成电路的方法 | |
| CN105718623B (zh) | 产生半导体电路布局的方法和系统 | |
| US9965579B2 (en) | Method for designing and manufacturing an integrated circuit, system for carrying out the method, and system for verifying an integrated circuit | |
| CN103048873A (zh) | 孔的光学临近效应修正方法 | |
| CN106094422A (zh) | 一种简化opc后掩模版图形的方法 | |
| US10402530B1 (en) | Method, system, and computer program product for implementing placement using row templates for an electronic design | |
| US7793238B1 (en) | Method and apparatus for improving a circuit layout using a hierarchical layout description | |
| CN100547750C (zh) | 半导体装置的封装设计方法及制造方法和布局设计工具 | |
| CN102890731B (zh) | 具有统一接口的dfm改进实用工具 | |
| JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
| KR20120128261A (ko) | 반도체 소자의 설계 방법 | |
| US20070089014A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
| JP2009086880A (ja) | レイアウト検証プログラム、およびレイアウト検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |