CN105718623B - 产生半导体电路布局的方法和系统 - Google Patents

Abstract

一种产生电子电路布局数据的方法，该方法可以包括：在电子存储介质中电子地提供代表包括第一缩放增强电路布局的第一标准单元布局的数据。可以使用标注器层电子地定义在第一标准单元布局中包括的第一缩放增强电路布局。可以电子地将第一缩放增强电路布局替换为第二缩放增强电路布局以在电子存储介质中电子地产生代表第二标准单元布局的数据。可以电子地校验代表第二标准单元布局的数据。

Description

产生半导体电路布局的方法和系统

技术领域

本发明构思涉及一种设计半导体器件的方法和设计半导体器件的系统。

背景技术

可以通过在诸如半导体晶片的衬底上图案化各种器件和其相互连接制造半导体器件。可以通过使用电子设计自动(EDA)工具和技术设计集成电路来制造半导体器件。具体地，使用EDA工具可以产生半导体器件布局，其中通过设计者将电路的各种元件功能性地放置并且相互连接。

半导体器件布局可以转移到半导体衬底，由此制造半导体器件。但是，在完成布局之前，半导体器件布局可能经过校验过程，半导体器件布局包括电路元件的各种物理位置和尺寸、连接导线和各种层。半导体器件的校验过程可通过检查布局是否符合设计规则来实现。但是，如果产生完全符合设计规则的布局，则在降低半导体器件的规模上可能存在限制。

发明内容

根据本发明构思的实施例，可以提供用于产生半导体电路布局的方法、系统和计算机程序产品。根据这些实施例，一种产生电子电路布局数据的方法可以包括：在电子存储介质中电子地提供代表包括第一缩放增强电路布局的第一标准单元布局的数据；可以使用标注器层电子地定义在第一标准单元布局中包括的第一缩放增强电路布局。可以电子地将第一缩放增强电路布局替换为第二缩放增强电路布局以在电子存储介质中电子地产生代表第二标准单元布局的数据；以及可以电子地校验代表第二标准单元布局的数据。

根据本发明构思的一些实施例，一种产生电子电路布局数据的方法可以包括：在电子存储介质中电子地提供代表包括设计规则违反层的第二缩放增强电路布局。可以电子地提供代表包括第一缩放增强电路布局的第一标准单元布局的数据，第一缩放增强电路布局不同于第二缩放增强电路布局并且包括电子存储介质中的设计规则违反层。可以电子地将第一缩放增强电路布局替换为第二缩放增强电路布局以电子地产生第二标准单元布局；以及可以电子地校验第二标准单元布局。

根据本发明构思的一些实施例，一种产生电子电路布局数据的系统，该系统可以包括：处理器电路；以及电子存储介质，被配置为存储处理器电路执行的更新模块，其中更新模块可以被配置为接收代表包括第一缩放增强电路布局的第一标准单元布局的数据；可以被配置为使用标注器层定义在第一标准单元布局中包括的第一缩放增强电路布局；以及可以被配置为将第一缩放增强电路布局替换为第二缩放增强电路布局以提供代表第二标准单元布局的数据。

根据本发明构思的一些实施例，一种设计半导体器件的系统可以包括：处理器电路；以及电子存储介质，被配置为存储使用处理器电路上载或下载的数据文件，其中数据文件包括代表标准单元布局的数据以及代表与标准单元布局对应并且包括设计规则违反层的缩放增强电路布局的数据。

根据本发明构思的一些实施例，一种计算机程序产品可以包括：有形的计算机可读存储介质，包括嵌入该介质中的计算机可读程序代码，当被处理器电路执行计算机可读程序代码使得处理器电路执行包括如下的操作：允许电子设计自动工具访问代表包括电子存储介质中的第一缩放增强电路布局的第一标准单元布局的数据；允许电子设计自动工具将第一缩放增强电路布局替换为第二缩放增强电路布局以在电子存储介质中提供代表第二标准单元布局的数据。

附图说明

图1是说明根据本发明构思的实施例的处理半导体器件设计的方法的流程图；

图2是说明图1的步骤S100的详细流程图；

图3、4A、4B和5是说明图2中所示的处理的图；

图6A是说明根据本发明构思的实施例的处理半导体器件设计的系统的框图；

图6B至8是说明图1所示的处理的图；

图9是根据本发明构思的实施例的被配置为处理半导体器件设计的系统的框图；

图10是说明根据本发明构思的实施例的处理半导体器件设计的方法的流程图；

图11是说明图10的步骤S220的详细流程图；

图12(a)-(b)和13(a)-(b)是说明图11中所示的处理的图；

图14(a)-(c)和15(a)-(c)是说明根据本发明构思的实施例的半导体器件设计处理的图；以及

图16是根据本发明构思的实施例的被配置为处理半导体器件设计的系统的框图。

具体实施方式

下文将参见附图更全面地描述本发明构思，附图中示出了本发明的优选实施例。然而，本发明构思的示例实施例可以以很多不同形式来具体化，而不应该被解释为仅限于在此阐述的实施例。相反，提供这些实施例，使得本发明将是全面和完备的，并将向本领域技术人员全面地传达本发明的范围。遍及说明书，相同的标号指代相同的元件。附图中，为了清楚起见，层和区域的厚度可以被夸大。

将理解，当元件或层被称为“连接”或“耦合”到另一元件或层时，它可以直接连接或耦合到另一元件或层，或者中间元件或层可以存在。相反，当元件或层被称为“直接连接”或“直接耦合”到另一元件或层时，没有中间元件或层存在。如在此使用的，术语“和/或”包括一个或多个相关联的所列项的任何和全部组合。

还将理解，当层被称为在另一层或衬底之上时，它可以直接在另一层或衬底之上，或者中间层也可以存在。相反，当元件被称为直接在另一元件之上时，没有中间元件或层存在。

将理解，虽然术语第一、第二等可以在此用来描述各种元件，但是这些元件不应该被这些术语限制。这些术语仅用来区分一个元件与另一个。因此，例如，下面讨论的第一元件、第一组件或第一部分可以被称为第二元件、第二组件或第二部分，而不脱离本发明构思的示教。

在描述本发明的上下文(特别是下面的权利要求的上下文)中使用的单数形式“一”、“一个”和“所述”术语以及类似引用被解读为覆盖单数和复数形式，除非本文或上下文清楚地指示除外。将理解，术语“包括”、“具有”、“包含”和/或“含有”被解读为开放式术语(即，“包括，但不限于”)，除非另外注释出。

除非另外定义，否则这里使用的全部技术和科学术语具有本发明所属技术背景中的一个普通技术人员所共同理解的相同含义。注意，这里提供的任何和所有示例或示范性术语的使用仅意欲更好地说明本发明，并非是对本发明范围的限制，除非另外指定。而且，除非另外定义，否则通常使用的辞典中定义的所有术语不可以过度解释。

就包括任何新的和有用的处理、机器、制造或事物的成分、或者它们的任何新的和有用的进展的多个可专利类别或上下文的任何一个，可以在此描述和说明本公开的各个方面。因此，本公开的各个方面可以实现为整体上的硬件、整体上的软件(包括固件、驻留软件、微代码等等)或组合软件和硬件实现，在此全部可以被称为“电路”、“模块”、“组件”或“系统”。进一步，本公开的各个方面可以采用计算机程序产品来形成，包括一个或多个具有其上嵌入有计算机可读程序代码的计算可读媒介。

可以使用一个或多个计算可读媒介的任何组合。计算可读媒介可以是计算机可读信号介质或计算机可读存储介质。例如，计算机可读存储介质可以是，但不限于，电子的、磁性的、光学的、电磁的或半导体系统、装置或设备，或者上述的任何可适用的组合。计算机可读存储介质的更多的特定例子(非排除列表)将包括以下：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、具有中继器的合适的光纤、便携式致密盘只读存储器(CD-ROM)、光学存储器件、磁存储器件或前述的任何合适的组合。在本文的上下文中，计算机可读存储介质可以是通过指令执行系统、装置或者设备或者与指令执行系统、装置或者设备相关地能够包含或者存储用于使用的程序的任何有形介质。

计算机可读信号介质可以包括通过嵌入其中(例如以基带或者作为载波的一部分)的计算机可读程序代码的传播的数据信号。这样的传播信号可以具有各种形式，包括但不限于，电磁的、光学的或起任何合适的组合。计算机可读信号介质可以是非计算机可读存储介质的任何计算机可读介质，可以通过指令执行系统、装置或者设备或者与指令执行系统、装置或者设备相关地通信、传播或传递所使用的程序。可以使用任何合适的介质(包括但不限于无线、有线、光纤线缆、RF等，或前述的任何合适的组合)发送嵌入在计算机可读信号介质上的程序代码。

本公开的各个方面的用于执行操作的计算机程序代码可以以一种或多种编程语言的任何组合来编写，包括诸如Java、Scala、Smalltalk、Eiffel、JADE、Emerald、C++、C#、VB.NET、Python等的面向对象的编程语言；诸如“C”编程语言、Visual Basic、Fortan 2003、Perl、COBOL 2002、PHP、ABAP的传统的过程编程语言；诸如Python、Ruby和Groovy的动态编程语言以及其他编程语言。程序代码可以作为独立的软件包整体地在用户的计算机上运行、部分地在用户的计算机上运行、部分地在用户的计算机上并且部分地在远程计算机上运行、或者整体地在远程计算机或服务器上运行。在后一种情形中，通过任何类型的网络，包括局域网(LAN)或广域网(WAN)，远程计算机可以连接到用户计算机，或者可以产生到外部计算机的连接(例如通过使用因特网服务提供商的因特网)，或者在云计算环境中或者以诸如软件服务(SaaS)的服务来提供到外部计算机的连接。

在此参照根据本公开的实施例方法、装置(系统)和计算机程序产品的流程图和/或框图来描述本公开的各个方面。应当理解，流程图和/或框图的每一个块以及流程图和/或框图中的块的组合可以通过计算机程序指令来实现。这些计算机程序指令可以提供给通用计算机、专用计算机或者其他可编程数据处理装置的处理器以产生诸如指令的机器指令(machine)，经由计算机或其他编程指令执行装置的处理器进行执行，创建用于实现在流程图和/或框图或块中规定的功能/动作的机制。

这些计算机程序指令也可以存储在计算机可读介质中，当执行时，能够引导计算机、其他可编程数据处理装置或其他设备以特定方式起作用，从而当其存储在计算机可读介质中时，指令产生一种制造品，包括如下指令：当执行时，使得计算机实现在流程图和/或框图的框中规定的功能/动作。计算机程序指令还被加载到计算机、其他可编程执行执行装置或其他设备，以引起将在计算机、其他可编程执行执行装置或其他设备上执行的一系列操作步骤，产生计算机实现的过程，从而当指令在计算机或其他可编程装置上运行时，指令提供将用于实现在流程图和/或框图的框中规定的功能/动作。

附图中的流程图和框图说明了根据本公开的各个方面的系统、方法和计算机程序产品的可能实现的结构、功能和操作。为此，流程图或框图中的每一个块可以代表模块、段或代码的部分，其包括用于实现特定逻辑功能的一个或多个可执行指令。还应该注意，在一些替代实现中，在块中示出的功能可以不按照图中所示的顺序出现。例如，以连续方式示出的两个块实际上可以基本同时地执行，或者有时根据所涉及的功能以相反的顺序执行该块。还将注意，框图和/或流程图中的每一个块以及框图和/或流程图中的块的组合可以通过执行特定功能或动作的专用的基于硬件的系统、或者专用硬件和计算机指令的组合来实现。

下文中，将参照图1至8描述根据本发明构思的实施例的设计半导体器件的方法。

图1是说明根据本发明构思的实施例的处理半导体器件设计的方法的流程图。

参照图1，产生数据文件(S100)。例如，可以产生包括缩放增强电路布局的数据文件，将参照图2至5对其进行更详细的描述。

图2是说明图1的步骤S100的详细流程图；图3至5是说明图2中所示的方法处理的图。

参照图2和3，目标标准单元100的部分被定义为设计规则违反需要区域105(S11)。

目标标准单元100可以是逻辑电路中使用的基本单元。也就是说，目标标准单元100可以是执行特定功能的电路组件。例如，目标标准单元100可以是包括NAND电路、NOR电路、反相器电路、触发器电路等的标准单元，但本公开的各个方面不限于此。

应该理解，设计规则违反需要区域105可以是执行特定功能的标准单元的部分，但本公开的各个方面不限于此。根据本发明构思的实施例可以被具体化为使得设计规则违反需要区域105被定义为执行特定功能的目标标准单元100的区域。

设计规则违反需要区域105可以是单个标准单元的部分，但是可以是多种类型标准单元的部分。也就是说，共同地包括在多种类型标准单元中的该部分可以被定义为设计规则违反需要区域105。

例如，设计规则违反需要区域105可以被定义为需要缩放和处理改进的目标标准单元100的部分。也就是说，设计规则违反需要区域105可以被定义为针对制造工艺的高水平工艺挑战的部分。

例如，当在给定的标准单元的区域中实现跨耦合配置(cross-coipledconfiguration)时，可能需要考虑工艺余量来设计标准单元中的对角接触插头。但是，可能使用设计规则难于描述这样的复杂结构。可替换地，即使使用设计规则描述该复杂结构，可能确实难于形成具有与设计规则的设计者意欲的相同结构的布局。

因此，使用设计规则难于描述的部分或区域、或者即使使用设计规则描述仍难于形成相同布局的部分或区域，可以被定于为设计规则违反需要区域105。

仅仅为了方便提供了图3所示的设计规则违反需要区域105，并且本公开的各个方面不限于此。

再次参照图2，为了实现缩小的便利，针对工艺对被定义为设计规则违反需要区域105的部分进行优化(S12)。

也就是说，对于制造工艺，可以优化设计规则违反需要区域105的布局。

这里，不必优化设计规则违反需要区域105中包括的所有层的布局。也就是说，可以针对工艺来优化设计规则违反需要区域105中包括的多个层的至少一些层的布局。

因此，通过优化设计规则违反需要区域105中包括的多个层的至少一些层的工艺可以设计设计规则违反层。

参照图2，设计包括设计规则违反层的第一缩放增强电路布局120，通过工艺优化设计该设计规则违反层(S13)。如上所述，第一缩放增强电路布局120可以是针对工艺通过优化设计规则违反需要区域105获得的布局。

由于设计规则违反需要区域105是目标标准单元100的部分，所以基于设计规则违反需要区域105的第一缩放增强电路布局120可以是目标标准单元布局的部分。因此，基于第一缩放增强电路布局120执行的部分可以不执行特定功能。

为了方便，将假定图3所示的设计规则违反需要区域105是针对工艺优化的设计规则违反层来进行下面的描述。也就是说，假定设计规则违反层和第一缩放增强电路布局120彼此对应。但是，本公开不限于这里所公开的特定假设。可以通过优化设计规则违反需要区域105中包括的多个层的仅一些层来设计该设计规则违反层。

再次参照图2、4A、4B和5，第一缩放增强电路布局120被设计为金色的(golden)缩放增强布局110(S14)。并且，可以寄存所设计的金色的缩放增强布局110.

在本发明构思的一些实施例中，第一缩放增强电路布局120和金色的缩放增强布局110可以基本上是相同的布局。

例如，金色的缩放增强布局110可以包括仅如图4A所示的电路布局，或者可以包括如如4B所示的包括标注器层115的金色缩放增强不具有110m。

下面，如图5所示，产生包括第一缩放增强电路布局120的第一数据文件120f。如此产生的第一数据文件120f可以提供给另一实体，例如，诸如IC设计器的实体B(图6A的60)。

在第一数据文件120f中包括的第一缩放增强电路布局120可以包括标注器层115，如图4B所示，当本公开的各个方面不限于此。

IC设计器可以根据设计规则设计IC，从布局的角度开，设计规则可能是不利的，但是从IC获得效益的校对看，设计规则可能是有利的。

在IC设计器与设计规则相反地设计IC布局的情况中，不能确定与设计规则相反的IC布局将被实现为实际的IC。也就是说，除非与设计规则相反的IC布局幸运地被IC设计器通过工艺优化实现为IC，否则该IC布局应该被重新设计。

同时，IC设计器可以通过工艺优化将与设计规则相反的IC布局实现为实际IC。也就是说，通过控制工艺条件，IC设计器可以实现与设计规则相反的复杂图案。

另外，当使用IC布局制造光掩膜时，IS设计器可以利用例如光学临近校正(OPC)方法。也就是说，IC设计器可以通过控制形成光掩膜的工艺条件来实现与设计规则相反的复杂图案。

IC设计器基于设计规则设计IC布局，并且通过优化实际的IC布局来实现IC。因此，IC设计器可以针对工艺来优化与设计规则相反的IC布局或者使用设计规则确实难于描述的非常复杂的IC布局，并且接着可以将其形成为缩放增强电路布局。

因此，使用缩放增强电路布局设计标准单元可以显著地减小标准单元的尺寸，与根据设计规则设计标准单元布局的情况相比。

在所示的实施例中，已经描述了设计图3和4所示的一单个金色的缩放增强布局110的方法，但是本公开的各个方面不限于此。也就是说，在目标标准单元100中，具有与设计规则违反需要区域105不同的结构的区域可以被定义为附加的设计规则违反需要区域，对其可以设计缩放增强电路布局。

可替换地，在与图3所示的目标标准单元100不同的另一个目标标准单元中，具有与图3所示的设计规则违反需要区域105不同的结构的区域可以被定义为附加的设计规则违反需要区域，对其可以设计缩放增强电路布局。

同时，图5所示的第二数据文件130f中包括的第二缩放增强电路布局130可以是通过优化附加的设计规则违反需要区域的工艺而设计的布局。

再次参照图1，提供包括缩放增强电路布局的数据文件(S105)。

详细地，例如，如图5所示，提供第一数据文件120f和第二数据文件130f。第一数据文件120f包括第一缩放增强电路布局(布局1)120以及第二数据文件130f包括与第一缩放增强电路布局(布局1)120不同的第二缩放增强电路布局(布局2)130。

在本发明构思的一些实施例中，可以进一步提供包括设计IC所需的设计规则的设计规则手册以及提供第一数据文件120f和第二数据文件130f。

设计规则可以包括IC设计器提供的许多变量。IC设计器可以通过设计规则校验基于IC布局形成的光掩膜组的准确性。

设计规则例如可以包括接地规则和特定结构。这里，特定结构可以指比接地规则施加更严格的间隙的结构。也就是说，特定结构也可以是一种设计规则。

例如，设计规则可以包括宽度规则、最小面积规则、间隔规则、包括规则、对称规则、对齐规则等等。

设计规则可以例如文件格式提供给IC设计器。

与设计规则不同，第一缩放增强电路布局120和第二缩放增强电路布局130可以图形文件格式提供给IC设计器。

例如，第一数据文件120f或第二数据文件130f可以图形数据库系统(GDS)文件、GDS实例文件和硬宏文件之一的格式提供，当本公开的各个方面不限于此。也就是说，第一数据文件120f或第二数据文件130f可以仅仅代表图形文件格式的电路布局。

换句话说，第一缩放增强电路布局120和第二缩放增强电路布局130可以图形数据库系统(GDS)文件、GDS实例文件和硬宏文件之一的格式提供给IC设计器。

在本发明构思的一些实施例中，数据文件120f和130f可以通过预订系统从IC设计器提供给另一个IC设计器，现在将参照图6A进行更详细的描述。

图6A是说明根据本发明构思的实施例的处理半导体器件设计的系统的框图。

参照图6A，设计系统70可以包括处理器72和存储器74.

从第一实体50(例如IC设计器)提供的数据文件76可以存储在存储器74中。第一实体50可以将通过上述方法设计的、包括第一缩放增强电路布局120的第一数据文件120f以及包括与第一缩放增强电路布局120不同的第二缩放增强电路布局130的第二数据文件130f上载到存储器74。

存储在存储器74中的数据文件76例如通过下载可以提供到诸如IC设计器的第二实体60。也就是说，包括第一缩放增强电路布局120的第一数据文件120f以及包括与第一缩放增强电路布局120不同的第二缩放增强电路布局130的第二数据文件130f可以提供到第二实体60。

在执行上载或下载数据文件过程中的系统的预定操作中可以使用处理器72。

在本发明构思的一些实施例中，存储器74可以进一步将从第一实体50提供的设计规则存储到第二实体60中。也就是说，设计规则也可以通过所示的设计系统70从第一实体50提供到第二实体60。

在本发明构思的一些实施例中，例如可以使用网络界面实现设计系统70，但是本公开的各个方面不限于此。用于实现设计系统70的环境可以多种方式改变。

返回参照图1，通过使用所提供的设计规则和缩放增强电路布局设计标准单元的布局(S110)。然后设计包括标准单元的逻辑块布局。然后检测在设计标准单元布局或设计逻辑块布局中逻辑块布局中包括的缩放增强电路布局是否改变(S130)，现在将参照图6B至8更详细地描述。

图6B至8是说明图1所示的方法的图。

参照图1、5和6B，使用所提供的设计规则以及第一数据文件120f和第二数据文件130f设计第一至第四标准单元布局300、310、320、330。

现在将参照图6B(a)描述使用设计规则和第一数据文件120f设计第一标准单元布局300的方法。

第一标准单元布局300可以具有第一区域300a、第二区域300b以及第三区域300c。

在本发明构思的一些实施例中，第一标准单元布局300的第二区域300b可以是与第一标准单元布局300的第一区域300a和第一标准单元布局300的第三区域300c相邻的区域。也就是说，第一标准单元布局300的第二区域300b可以位于第一标准单元布局300的第一区域300a和第一标准单元布局300的第三区域300c周围。

在所示实施例中，第一标准单元布局300的第一区域300a和第一标准单元布局300的第三区域300c可以是第一标准单元布局300的彼此不同的区域。

可以使用第一数据文件120f设计第一标准单元布局300的第一区域300a。第一标准单元布局300的第一区域300a的设计可以包括在第一标准单元布局300的第一区域300a上布置第一缩放增强电路布局120。

换句话说，由于IC设计器接收图形数据格式的第一缩放增强电路布局120，所以第一缩放增强电路布局120可以布置在第一标准单元布局300的第一区域300a上，而不需额外的设计处理。

可以在设计第一标准单元布局300的第一区域300a的时候也设计第一标准单元布局300的第三区域300c。也就是说，第一缩放增强电路布局120可以布置在第一标准单元布局300的第三区域300c上。

接着，使用设计规则设计第一标准单元布局300的第二区域300b。详细地，第一标准单元布局300的第二区域300b的设计可以包括使用设计规则设计第一标准单元布局300的第一区域300a和第一标准单元布局300的第三区域300c的周围区域，其中第一缩放增强电路布局120布置在第一标准单元布局300的第一区域300a上。

当设计第一标准单元布局300的第二区域300b时，可以考虑布置在第一标准单元布局300的第一区域300a和第三区域300c上的第一标准单元布局300的第一缩放增强电路布局120的周围图案。

接着，现在将描述执行与第一标准单元布局300不同的功能的第二标准单元布局310、第三标准单元布局320、第四标准单元布局340的设计过程。

第一标准单元布局300、第二标准单元布局310、第三标准单元布局320、第四标准单元布局340可以是执行不同功能的标准单元布局。

在图6B中，示出四个标准单元布局300、310、320、330、340，但是这仅是为了简洁方便的说明而提供的，本公开的各个方面不限于此。

进一步地，图6B示出了使用彼此不同的第一缩放增强电路布局120和第二缩放增强电路布局130设计的标准单元布局，但是这仅是为了简洁方便的说明而提供的，本公开的各个方面不限于此。

如图6B(b)所示，第二标准单元布局310可以具有第一区域310a以及第二区域310b。第一标准单元布局300的第二区域300b可以位于第一标准单元布局300的第一区域300a周围。与第一标准单元布局300不同，第二标准单元布局310可以包括一单个第一缩放增强电路布局120。

如图6B(a)和6B(b)所示，执行不同功能的第一标准单元布局300和第二标准单元布局310可以包括相同的缩放增强电路布局，即，第一缩放增强电路布局120。

现在将参照图6B(c)描述使用设计规则、第一数据文件120f和第二数据文件130f设计第三标准单元布局320的方法。

第三标准单元布局320可以具有第一区域320a、第二区域320b以及第三区域320c。第三标准单元布局320的第二区域320b可以是与第三标准单元布局320的第一区域320a和第三标准单元布局320的第三区域320c相邻的区域。第三标准单元布局320的第二区域320b可以位于第三标准单元布局320的第一区域320a周围以及位于第三标准单元布局320的第三区域320c周围。

可以使用第一数据文件120f设计第三标准单元布局320的第一区域320a。第三标准单元布局320的第一区域320a的设计可以包括将第一缩放增强电路布局120布置在第三标准单元布局320的第一区域320a上。

可替换地，可以使用第二数据文件130f设计第三标准单元布局320的第三区域320c。第三标准单元布局320的第三区域320c的设计可以包括将第二缩放增强电路布局130布置在第三标准单元布局320的第三区域320c上。

下面，可以使用设计规则设计第三标准单元布局320的第二区域320b。详细地，第三标准单元布局320的第二区域320b的设计可以包括：使用设计规则设计其中布置第一缩放增强电路布局120的、第三标准单元布局320的第一区域320a的周围区域，以及设计其中布置第二缩放增强电路布局130的、第三标准单元布局320的第三区域320c的周围区域。

当设计第三标准单元布局320的第二区域320b时，可以考虑第一缩放增强电路布局120、第二缩放增强电路布局130以及第三标准单元布局320的周围图案。

在图6B(d)中，第四标准单元布局330可以不包括缩放增强电路布局，但是一般可以使用设计规则进行设计。

如上所述，所设计的第一至第四标准单元布局300、310、320、330可以图形数据格式形成。可以通过例如诸如IC设计器的第二实体(图6A的60)执行设计方法。

以图形数据格式形成的第一至第四标准单元布局300、310、320、330可以提供给逻辑块布局设计器。

尽管图1未示出，可以使用设计规则检查器(DRC)检查针对第一至第四标准单元布局300、310、320、330每一个的设计规则。

当检查第一至第四标准单元布局300、310、320、330的设计规则时，可以不使用DRC检查布置第一缩放增强电路布局120和/或第二缩放增强电路布局130的标准单元布局的一些部分。

可以通过第一缩放增强电路布局120和/或第二缩放增强电路布局130中包括的标注器层定义布置第一缩放增强电路布局120和/或第二缩放增强电路布局130的位置，并且检验器可以容易地识别所定义的位置。

在本发明构思的一些实施例中，当检查第一至第四标准单元布局300、310、320、330的设计规则时，布置第一缩放增强电路布局120和/或第二缩放增强电路布局130的标准单元布局的一些部分可以被处理为满足设计规则的布局。

当检查第一至第四标准单元布局300、310、320、330的设计规则时，设计在此描述的逻辑块布局并且可以不执行逻辑块布局的DRC。

下面，参照图1、6B和7，设计包括第一至第四标准单元布局300、310、320、330的逻辑块布局400。

逻辑块布局设计器在逻辑块布局400中布置第一至第四标准单元布局300、310、320、330以便制造逻辑块布局400实现的逻辑集成电路。

第一至第四标准单元布局300、310、320、330的至少一个可以包括第一缩放增强电路布局120和/或第二缩放增强电路布局130。

因此，逻辑块布局400可以包括第一缩放增强电路布局120和/或第二缩放增强电路布局130。第一缩放增强电路布局120和/或第二缩放增强电路布局130可以布置在逻辑块布局400的一些区域上。

如此设计的逻辑块布局400可以图形数据格式形成。可以通过例如诸如IC设计器的第二实体(图6A的60)来执行设计方法，但是本公开的各个方面不限于此。在一些情况中，也可以通过例如诸如IC设计器的第一实体(图6A的50)来执行设计方法。

当通过例如诸如IC设计器的第二实体(图6A的60)来执行设计方法时，以图形数据格式的逻辑块布局400可以被提供给诸如IC设计器的第一实体(图6A的50)。

根据参照图1所述的实施例，可以使用DRC检查针对逻辑块布局400的设计规则。

当检测逻辑块布局400的设计规则时，可以不使用DRC检测布置第一缩放增强电路布局120和/或第二缩放增强电路布局130的逻辑块布局400的一些区域。

可替换地，当检测逻辑块布局400的设计规则时，可以将布置第一缩放增强电路布局120和/或第二缩放增强电路布局130的逻辑块布局400的一些区域处理为满足设计规则的布局。

下面，参照图1和8，在设计第一至第四标准单元布局300、310、320、330中或者设计逻辑块布局400中，可以检查逻辑块布局400中包括的第一缩放增强电路布局120是否改变。

逻辑块布局400中包括的第一缩放增强电路布局120可以是参照图4描述的金色的缩放增强布局110。也就是说，在使用金色的缩放增强布局110设计标准单元布局或逻辑块布局过程中，可以确认逻辑块布局400中包括的第一缩放增强电路布局120是否改变。

通过举例将描述设计图6B(b)所示的第一标准单元布局300的方法。在第一缩放增强电路布局120布置在第一标准单元布局300的第一区域300a上之后，设计第一标准单元布局300的第二区域300b。

也就是说，在使用设计规则设计第一标准单元布局300的第二区域300b过程中，设计者的想法或错误会改变第一标准单元布局300的第一区域300a上布置的第一缩放增强电路布局120。

针对制造过程优化第一缩放增强电路布局120。当在设计中改变第一缩放增强电路布局120并且使用改变的第一缩放增强电路布局120制造光掩膜时，使用光掩膜形成的逻辑IC可以不如IC设计器期望那样适当地操作。由于使用改变的第一缩放增强电路布局120制造光掩膜，所以也可以改变使用光掩膜形成的逻辑IC。

使用金色的缩放增强布局110校验逻辑块布局400中包括的第一缩放增强电路布局120，由此确保逻辑块布局形成的逻辑IC的工艺稳定性和性能。

例如，可以由诸如IC设计器的第一实体(图6A的50)执行校验。

例如可以通过参照图9更详细地描述的检验系统执行校验。

图9是根据本发明构思的实施例的设计半导体器件的系统的框图。

参照图7至9，校验所设计的逻辑块布局400的集成电路(IC)校验系统500可以包括第一输入模块510、第一存储器530、校验模块520和显示器540。

第一输入模块510可以接收包括第一缩放增强电路布局120的逻辑块布局400。第一输入模块510可以接收图形数据格式的逻辑块布局400。

第一存储器530是其中存储作为第一缩放增强电路布局120的起源的金色的缩放增强布局110的部分，但是提供第一存储器530仅是为了简洁和方便描述，本公开的各个方面不限于此。也就是说，可以额外提供接收金色的缩放增强布局110(即，第一缩放增强电路布局120的起源)的单独的输入模块。

校验模块520可以将在第一输入模块510接收的逻辑块布局400中的第一缩放增强电路布局120与第一存储器530的金色的缩放增强布局110相比较，并且可以确定设计过程中第一缩放增强电路布局120是否改变。

校验模块520可以使用第一缩放增强电路布局120中包括的标注器层进行检查，并且可以检测逻辑块布局400的区域上第一缩放增强电路布局120是否改变。

显示器540可以显示检验模块520检验的第一缩放增强电路布局120是否改变。

下面，参照图10至13描述根据本发明构思的实施例的设计半导体器件的方法。

图10是说明根据本发明构思的另一个实施例的设计半导体器件的方法的流程图；图11是说明图10的步骤S220的详细流程图；以及图12和13是说明图11中所示的方法的图。

参照图10，使用缩放增强电路布局和设计规则设计标准单元布局(S200)。

下面的描述与设计包括第一缩放增强电路布局120的第二标准单元布局310的情况相关地进行。

第二标准单元布局310可以包括第一缩放增强电路布局120。另外，第一缩放增强电路布局120可以包括标注器层(图4的115)。

再次参照图10，设计包括第二标准单元布局310的逻辑块布局(例如。图7的400)(S210)。步骤S200和S210与上述的相同，并且将不重复其详细描述。

下面，再次参照图10，逻辑块布局中的第一缩放增强电路布局替换为第二缩放增强电路布局(S220)。换句话说，使用例如EDA工具，逻辑块布局中的第一缩放增强电路布局可以替换为第二缩放增强电路布局。

下文中，将描述设计逻辑块布局之后，替换逻辑块布局中的第一缩放增强电路布局的步骤。当需要时，可以不执行逻辑块布局的设计。换句话说，可以修改此实施例，使得设计标准单元布局之后，替换标准单元布局中的第一缩放增强电路布局。

参照图11，首先产生第二缩放增强电路布局(S222)。

例如，可以通过参照图2的上述方法设计第二缩放增强电路布局(图12的121)。当在优化第一缩放增强电路布局(图12的120)中使用的工艺改变时，考虑改变的工艺更新第一缩放增强电路布局(图12的120)，从而设计第二缩放增强电路布局(图12的121)。

第二缩放增强电路布局121可以包括与第一缩放增强电路布局120相同的设计规则违反需要区域105。

下面，将标注器层添加到所设计的第二缩放增强电路布局(S224)。

例如，可以在第二缩放增强电路布局中形成图4所示的标注器层115。

下面，用第二缩放增强电路布局修改第一缩放增强电路布局。

在本发明构思的一些实施例中，如图12和13所示，例如，可以在标准单元布局的级别上(图12、13的700、710)执行修改。

参照图12，在本发明构思的一些实施例中，当以GDS实例文件格式提供缩放增强电路布局时，即，当设计第一标准单元布局700以便参照缩放增强电路布局时，可以执行修改，从而修改第一标准单元布局700所参照的缩放增强电路布局。

例如，参照图12(a)，可以提供每一个都参照第一缩放增强电路布局120的第一标准单元布局700。在这种情况下，如图12(a)所示，可以设计第一标准单元布局700以参照按照GDS实例文件格式提供的第一缩放增强电路布局120。换句话说，第一缩放增强电路布局120可以不布置在每一个第一标准单元布局700上，但是可以被设计为由每一个第一标准单元布局700参照。

可以使用例如标注器层(图4的115)来定义每一个第一标准单元布局700中的第一缩放增强电路布局120所占据的区域。

在此情况中，如图12(b)所示，使用第二缩放增强电路布局121修改每一个第一标准单元布局700所参照的第一缩放增强电路布局120，由此设计每一个包括第二缩放增强电路布局121的第二标准单元布局710。

用另一句话说，通过仅修改第一标准单元布局700所参照的GDS实例文件，每一个包括第一缩放增强电路布局120的第一标准单元布局700可以用每一个包括第二缩放增强电路布局121的第二标准单元布局710修改。

参照图13，在本发明构思的另外一些实施例中，当以GDS文件格式提供缩放增强电路布局时，即，当缩放增强电路布局布置在每一个第一标准单元布局700上时，可以进行修改，使得修改每一个第一标准单元布局700上布置的缩放增强电路布局。

例如，参照图13(a)，可以提供其每一个上布置第一缩放增强电路布局(布局1)120的第一标准单元布局700。在此情况中，如图13(a)所示，可以设计第一标准单元布局700，使得布置以GDS文件格式提供的第一缩放增强电路布局120。换句话说，第一缩放增强电路布局120可以不设计为被每一个第一标准单元布局700参照，但是可以被布置在每一个第一标准单元布局700上。

例如，可以使用标注器层(图4的115)定义每一个第一标准单元布局700中第一缩放增强电路布局120所占据的区域。

在此情况中，如图13(b)所示，使用第二缩放增强电路布局(布局1-1)121修改每一个第一标准单元布局700上布置的第一缩放增强电路布局120，由此设计每一个包括第二缩放增强电路布局121的第二标准单元布局710。

用另一句话说，通过随后将被布置的第二缩放增强电路布局121可以修改每一个第一标准单元布局700上布置的第一缩放增强电路布局120，由此使用第二标准单元布局710修改第一标准单元布局700。

再次参照图11，检验具有修改的缩放增强电路布局的标准单元布局(S228)。

详细地，可以执行由于使用包括第二缩放增强电路布局121的第二标准单元布局710修改包括第一缩放增强电路布局120的第一标准单元布局700而需要的校验。

如果校验完成，则可以使用包括第二缩放增强电路布局121的第二标准单元布局710修改逻辑块布局(S229)。

在本发明构思的一些实施例中，与在前的实施例不同，可以在逻辑块布局级别上执行以第二缩放增强电路布局对第一缩放增强电路布局的修改(S226)。

图14和15是说明根据本发明构思的另一实施例的设计半导体器件的方法的图。

首先，参照图14，将与以GDS实例文件格式提供缩放增强电路布局的情况相关地描述设计方法，即，设计第一标准单元布局700以便参照缩放增强电路布局的情况。

在图14(a)和(b)中，移除逻辑块布局400中包括的每一个标准单元布局700所参照的第一缩放增强电路布局120。如图14(a)和(b)所示，移除第一缩放增强电路布局120后得到的逻辑块布局400的区域可以被定义为空白区，因为其不被任何标准单元布局所参照。

可以使用第一缩放增强电路布局120中包括的标注器层识别其中定义第一缩放增强电路布局120的逻辑块布局400的区域。

下面，在图14(b)和(c)中，可以修改逻辑块布局400中包括的各个标准单元布局700，以便参照第二缩放增强电路布局121。

以这种方式，可以设计所更新的逻辑块布局401。

下面，参照图15，将与以GDS文件格式提供缩放增强电路布局的情况相关地描述设计方法，即，设计第一标准单元布局700以便在每一个第一标准单元布局700上布置缩放增强电路布局的情况。

在图15(a)和(b)中，移除逻辑块布局400中包括的每一个标准单元布局700上布置的第一缩放增强电路布局120。如图15(a)和(b)所示，移除第一缩放增强电路布局120后得到的逻辑块布局400的区域可以被定义为空白区。

可以使用第一缩放增强电路布局120中包括的标注器层识别其中定义第一缩放增强电路布局120的逻辑块布局400的区域。

下面，在图15(b)和(c)中，在逻辑块布局400中包括的每一个标准单元布局700上布置第二缩放增强电路布局121。

以这种方式，可以设计所更新的逻辑块布局401。

如上所述，在根据本发明构思的实施例的设计半导体器件的方法中，根据工艺改变更新缩放增强电路布局，并且可以简单地以现存的缩放增强电路布局替换所更新的缩放增强电路布局，从而再次设计标准单元布局或逻辑块布局。

如果不适用以GDS文件格式的缩放增强电路布局，则在更新逻辑块布局中需要相当长的时间。也就是说，更新设计规则手册以及更新处理设计工具包(PDK)。接着，使用更新的PDK更新标准单元布局，并且使用更新的标准单元布局更新逻辑块布局。

通常使用复杂的过程更新逻辑块布局。但是，根据本发明构思，可以使用IC设计方法简单地替换缩放增强电路布局，由此更新逻辑块布局。

图16是根据本发明构思的另一实施例的设计半导体器件的系统的框图。

参照图16，检验系统600可以包括处理器610和存储器620。

更新模块630可以存储在存储器620中。更新模块630可以执行缩放增强电路布局120的替换。

详细地，更新模块630通过替换第一标准单元布局700或第一逻辑块布局400中包括的缩放增强电路布局可以产生第二标准单元布局710或第二逻辑块布局401。

这里，可以通过标注器层(图4的115)定义第一标准单元布局700或第一逻辑块布局400中包括的缩放增强电路布局。

当更新模块630执行上述操作时，可以使用处理器610。

已经参照本发明构思的示范性实施例示出和描述了本发明构思，对本领域普通技术人员来说，将理解在不偏离后面权利要求所定义的本发明构思的的精神和范围的前提下，在此可以产生形式和细节上的多种变化。因此期望按照说明性的而非限制性的来全面考虑本实施例，对所附权利要求书而非指示本发明范围的前述说明书进行参考。

Claims (22)

1.一种产生电子电路布局数据的方法，该方法包括：

在电子存储介质中电子地提供代表包括第一缩放增强电路布局的第一标准单元布局的数据；

使用标注器层电子地定义在第一标准单元布局中包括的第一缩放增强电路布局；

电子地将第一缩放增强电路布局替换为第二缩放增强电路布局以在电子存储介质中电子地产生代表第二标准单元布局的数据；以及

使用标注器层定义的位置电子地校验代表第二标准单元布局的数据。

2.如权利要求1所述的方法，其中第一标准单元布局包括：具有参照第一缩放增强电路布局的第一区域的第三标准单元布局；具有参照第一缩放增强电路布局的第二区域的第四标准单元布局；以及

其中电子地替换包括：将第一区域和第二区域所参照的第一缩放增强电路布局替换为第二缩放增强电路布局。

3.如权利要求1所述的方法，其中第一标准单元布局包括：具有其中布置第一缩放增强电路布局的第一区域的第三标准单元布局；具有其中布置第一缩放增强电路布局的第二区域的第四标准单元布局；以及

其中电子地替换包括：

将在第三标准单元布局中布置的第一缩放增强电路布局替换为第二缩放增强电路布局；以及

将在第四标准单元布局中布置的第一缩放增强电路布局替换为第二缩放增强电路布局。

4.如权利要求1所述的方法，还包括：

使用第二标准单元布局电子地更新代表逻辑块布局的数据。

5.如权利要求4所述的方法，其中电子地更新包括：从逻辑块布局中电子地移除第一缩放增强电路布局；以及然后

在从其中电子地移除第一缩放增强电路布局的位置上电子地放置第二缩放增强电路布局。

6.如权利要求1所述的方法，其中第二标准单元布局具有第一区域以及与第一区域位置相邻的第二区域，其中电子地替换还包括：

将在第二标准单元布局的第一区域中的第一缩放增强电路布局替换为第二缩放增强电路布局；以及

使用设计规则电子地产生第二标准单元布局的第二区域。

7.如权利要求6所述的方法，其中以图形数据库系统(GDS)文件、GDS实例文件和/或硬宏文件来提供第二缩放增强电路布局。

8.如权利要求1所述的方法，其中第一标准单元布局具有第一区域以及与第一区域位置相邻的第二区域，其中第一缩放增强电路布局包括第一区域中的设计规则违反层，并且代表根据设计规则的电路布局的数据在第二区域中。

9.一种产生电子电路布局数据的方法，该方法包括：

在电子存储介质中电子地提供代表包括第二设计规则违反层的第二缩放增强电路布局的数据；

电子地提供代表包括第一缩放增强电路布局的第一标准单元布局的数据，第一缩放增强电路布局不同于第二缩放增强电路布局并且包括电子存储介质中的第一设计规则违反层，

电子地将第一缩放增强电路布局替换为第二缩放增强电路布局以电子地产生第二标准单元布局；以及

电子地校验第二标准单元布局。

10.如权利要求9所述的方法，还包括：

使用标注器层电子地定义在第一标准单元布局中包括的第一缩放增强电路布局。

11.如权利要求9所述的方法，其中第一标准单元布局具有第一区域以及与第一区域位置相邻的第二区域，第一缩放增强电路布局被布置在第一区域中，并且根据设计规则的电路布局被布置在第二区域中。

12.如权利要求11所述的方法，其中电子地替换还包括：

电子地将在第一标准单元布局的第一区域中布置的第一缩放增强电路布局替换为第二缩放增强电路布局。

13.一种产生电子电路布局数据的系统，该系统包括：

处理器电路；以及

电子存储介质，被配置为存储：第一标准单元布局，第一标准单元布局包括第一缩放增强电路布局和标注器层，第一缩放增强电路布局包括使用标注器层识别的第一设计规则违反需要区域；

其中，处理器电路被配置为：

接收代表包括第一缩放增强电路布局的第一标准单元布局的数据；

生成包括使用第一缩放增强电路布局的标注器层识别的第二设计规则违反需要区域的第二缩放增强电路布局；

将第一缩放增强电路布局替换为第二缩放增强电路布局以提供代表第二标准单元布局的数据；以及

使用标注器层定义的位置校验第二缩放增强电路布局。

14.如权利要求13所述的系统，其中以图形数据库系统(GDS)文件、GDS实例文件和/或硬宏文件来提供第二缩放增强电路布局。

15.如权利要求13所述的系统，其中更新模块还被配置为将按照GDS实例文件格式化的第一缩放增强电路布局替换为按照GDS实例文件格式化的第二缩放增强电路布局。

16.如权利要求13所述的系统，其中更新模块还被配置为将以GDS文件格式的第一缩放增强电路布局替换为以GDS文件格式的第二缩放增强电路布局。

17.如权利要求13所述的系统，其中第一标准单元布局具有第一区域以及与第一区域位置相邻的第二区域，第一缩放增强电路布局被布置在第一区域中，并且根据设计规则的电路布局被布置在第二区域中。

18.如权利要求13所述的系统，其中第一缩放增强电路布局是第一标准单元布局的一部分，并且被配置为执行包括第一缩放增强电路布局的电路的特定功能。

19.如权利要求13所述的系统，其中更新模块被配置为接收包括第一标准单元布局的第一逻辑块布局，并被配置为通过将第一逻辑块布局的第一缩放增强电路布局替换为第二缩放增强电路布局来提供第二逻辑块布局。

20.一种设计半导体器件的系统，该系统包括：

处理器电路；以及

电子存储介质，被配置为存储使用处理器电路上载或下载的数据文件，其中数据文件包括代表标准单元布局的数据以及代表与标准单元布局对应并且包括设计规则违反层的缩放增强电路布局的数据，

其中缩放增强电路布局包括用于定义在标准单元布局中的缩放增强电路布局的标注器层，

其中使用标注器层定义的位置电子地校验代表与标准单元布局对应并且包括设计规则违反层的缩放增强电路布局的数据。

21.如权利要求20所述的系统，其中标准单元布局具有第一区域以及与第一区域位置相邻的第二区域，缩放增强电路布局被布置在标准单元布局的第一区域中，并且根据设计规则设计的电路布局被布置在标准单元布局的第二区域中。

22.如权利要求21所述的系统，其中电子存储介质被配置为存储代表设计规则的数据。

Images