CN105095535B - 一种工艺开发包中参数化单元的drc验证方法 - Google Patents
一种工艺开发包中参数化单元的drc验证方法 Download PDFInfo
- Publication number
- CN105095535B CN105095535B CN201410184633.2A CN201410184633A CN105095535B CN 105095535 B CN105095535 B CN 105095535B CN 201410184633 A CN201410184633 A CN 201410184633A CN 105095535 B CN105095535 B CN 105095535B
- Authority
- CN
- China
- Prior art keywords
- pcell
- parameter
- drc
- mistake
- spacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
本发明涉及一种工艺开发包中参数化单元的DRC验证方法,包括以下步骤:步骤(a)产生PCell实例;步骤(b)对所述PCell实例进行版图布局;步骤(c)执行DRC检查,检查所述PCell实例中的PCell参数是否存在错误。本发明为了在有限的开发时间和有限的计算资源条件下,尽可能高效、全面地对PCell实例进行DRC验证,提出了一种可以快速有效产生大量PCell实例,并进行DRC验证的方法。在所述方法中如果生成的PCell实例存在DRC错误,本发明的方法可以快速准确的定位存在DRC错误的PCell相关参数,以便于开发人员找到DRC错误的原因并修改PCell。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种工艺开发包中参数化单元的DRC验证方法。
背景技术
随着集成电路技术的持续发展,芯片上将集成更多器件,芯片也将采用更快的速度。在这些要求的推进下,器件的几何尺寸将不断缩小,在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。这些改进对于单个器件的寿命影响非常大,可能造成局部区域的脆弱性增加、功率密度的提高、器件的复杂性增加以及引入新的失效机制,同时较小的容错空间意味着寿命问题必须在设计的一开始就考虑,并且在器件的开发和制造过程中一直进行监控和测试,一直到最终产品的完成。
在集成电路开发过程中通常用到PCell,所述PCell是指芯片代工厂提供给客户进行集成电路设计的参数化器件单元,该PCell必须经过设计规则检查(DRC,Design RuleCheck)验证,以确保在各种参数变化时,PCell的版图没有DRC错误(DRC violation),从而保证客户使用PCell设计的电路没有DRC错误。
目前集成电路设计是利用PCell进行电路设计,以减小电路设计的复杂性,缩短设计时间。作为电路设计基本模块的PCell必须是各种参数设置都没有DRC错误,否则,以此设计的电路不可避免有DRC错误。
现有技术中常用的验证方法是按经验对PCell参数在设计范围内随意取值,实例数量在几百个的量级,覆盖率不足导致验证不充分,经常发生发布给客户后,客户使用中发现PCell有DRC错误。
由于PCell的参数众多,而且参数的变化范围较大,组合后产生的PCell实例数以千万计,在有限的开发时间和有限的计算资源条件下,将所有PCell实例进行DRC验证是不可能的。如何高效、全面地产生PCell实例并进行DRC验证是目前PCell开发中的需要解决的问题。
因此,需要对现有技术中对PCell参数的DRC验证方法进行改进,以便消除上述各种弊端,提高DRC验证的效率以及准确率。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了解决现有技术中存在的问题,提供了一种工艺开发包中参数化单元的DRC验证方法,包括以下步骤:
步骤(a)产生PCell实例;
步骤(b)对所述PCell实例进行版图布局;
步骤(c)执行DRC检查,检查所述PCell实例中的PCell参数是否存在错误。
作为优选,所述步骤(a)包括以下子步骤:
步骤(a-1)根据PCell参数的种类,对影响Pcell版图的参数关键点遍历;
步骤(a-2)对所述参数关键点以外的Pcell参数遍历。
作为优选,所述PCell参数的种类包括数值型的PCell参数和开关选项PCell参数;
作为优选,所述数值型的PCell参数包括栅极长度、栅极宽度、接触孔列和指状数目;所述开关选项PCell参数包括源漏极开关和衬底连接类型(bodytie type)。
作为优选,其中所述数值型的PCell参数的最小值、最大值、缺省值都产生对应的PCell实例;
所述开关选项PCell参数都产生对应的PCell实例。
作为优选,所述关键点是指在设计规则中,同一条设计规则根据不同的限制条件产生不同数值,所述限制条件为DRC验证中的关键点。
作为优选,所述参数关键点以外的Pcell参数以从小到大或从大到小步进的增长方式产生;或者按指数的增长方式产生;
所述增长步进值的最小值为该工艺的格点值,所述格点值从PCell设计文件获得。
作为优选,所述步骤(b)包括以下子步骤:
步骤(b-1)对所述PCell实例的间距进行计算;
步骤(b-2)以PCell参数分类按规律摆放PCell实例;
步骤(b-3)将所述PCell参数标注于所述PCell实例。
作为优选,所述步骤(b-1)中对所述PCell实例的间距进行计算的方法包括:
从PCell设计文件或技术文件中提取版图中层的间距要求,或设定各层最小间距中最大值作为摆放PCell实例的间距,以大于所述间距的距离摆放所述PCell实例,以避免产生PCell实例间距的DRC错误。
作为优选,所述步骤(b-2)中以PCell参数分类按规律摆放PCell实例的方法包括:
将PCell共同参数步进变化产生的PCell实例排列于同一行或列。
作为优选,所述步骤(b-3)中将所述PCell参数标注于所述PCell实例的方法包括:
所述PCell参数以文字形式标注于PCell实例的特定位置;步进变化的PCell参数以文字形式标注于PCell实例版图中的特定位置。
作为优选,所述步骤(c)包括以下子步骤:
步骤(c-1)执行DRC检查,若所述PCell参数没有DRC错误,则通过DRC验证;
步骤(c-2)若所述PCell参数存在DRC错误,则定位出错的PCell参数,并进行改正,至通过DRC验证为止。
作为优选,所述步骤(c-2)中定位出错的PCell参数的方法包括:
步骤(c-2-1)查找所述DRC错误是否存在于整行或者整列所述PCell实例中;
步骤(c-2-2)若所述DRC错误存在于单个PCell实例中,根据标注的文字确定该PCell参数设置,修改该PCell参数;
若所述DRC错误存在于整行或列,根据该行或列的共同参数来判定对应的PCell参数,修改该PCell参数;
步骤(c-2-3)修改所述PCell参数后,重复步骤(a)至步骤(c),至过DRC验证为止。
本发明为了在有限的开发时间和有限的计算资源条件下,尽可能高效、全面地对PCell实例进行DRC验证,提出了一种可以快速有效产生大量PCell实例,并进行DRC验证的方法。
本发明中快速批量产生用于DRC验证的PCell实例的方法:从最小值到最大值遍历,包括缺省值,影响PCell结构的关键值及正负一个最小工艺格点,步长可以是等值、指数、自定义等;PCell实例版图布局时在特定位置标示PCell参数文字,以便于发现DRC违例后快速查询PCell参数;避免PCell实例版图引入DRC违例的方法:PCell实例布局后添加边界图层(BORDER),PCell实例之间的间隔以避免层(layer)之间产生DRC间距错误;对布局后的PCell实例版图进行DRC诊断的方法:用DRC文件检查布局好的PCell实例版图,在PCell内部应该没有DRC违例,如果有,可以定位DRC违例是位于哪些PCell实例以及该实例对应的PCell参数,需要返回修改对应的PCell。
在所述方法中如果生成的PCell实例存在DRC错误,本发明的方法可以快速准确的定位存在DRC错误的PCell相关参数,以便于开发人员找到DRC错误的原因并修改PCell。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1为本发明的一具体实施方式中工艺开发包中参数化单元的DRC验证的流程示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
本发明中提供了一种工艺开发包中参数化单元的DRC验证方法,包括以下步骤:
步骤(a),产生PCell实例;
步骤(b),对所述PCell实例进行版图布局;
步骤(c),执行DRC检查,检查所述PCell实例中的PCell参数是否存在错误。
其中,所述步骤(a)包括以下子步骤:
步骤(a-1),依据PCell参数的种类,对影响Pcell版图的参数关键点遍历;
步骤(a-2),对所述参数关键点以外的Pcell参数遍历。
进一步,步骤(a)中PCell实例生成方法:
步骤(a-1),依据PCell参数的种类,每一个影响Pcell版图的参数都要遍历到,PCell参数有两类:数值、开关选项。
在本发明的一具体实施方式中,以MOS为例,PCell参数可能包括:栅极长度(gatelength)、栅极宽度(gate width)、接触孔列(contact row)、指状数目(finger number)、源漏极开关(switch S/D)和衬底连接类型(bodytie type)。
其中,所述栅极长度(gate length)、栅极宽度(gate width)、接触孔列(contactrow)属于数值型的PCell参数;所述源漏极开关(switch S/D)和衬底连接类型(bodytietype)是开关选项PCell参数。
其中,关键点是指在设计规则中,同一条设计规则(rule)根据不同的限制条件会有不同数值,这些限制条件就成为PCell DRC验证中的关键点。例如,MOS狗骨结构(Dogbone),金属槽(Metal slot)、与宽度相关的金属层的间距等。
步骤(a-2)对所述参数关键点以外的Pcell参数遍历。
PCell参数的其它值可以从小到大(或从大到小)步进、也可以按指数增长或其它增长方式产生;增长步进值的最小值为该工艺的格点(Grid)值,格点值可以从PCell设计文件获得。
其中,开关选项PCell参数,每个开关选项都要产生对应的PCell实例。
数值类型的PCell参数的最小值、最大值、缺省值都要产生对应的PCell实例,另外,影响PCell结构的关键点,及关键点正负1个最小工艺格点也要产生相应的Pcell实例。
在本发明所述方法中快速批量产生用于DRC验证的PCell实例的方法:从最小值到最大值遍历,包括缺省值,影响PCell结构的关键值及正负一个最小工艺格点,步长可以是等值、指数、自定义等;
其中,所述步骤(b)包括以下子步骤:
步骤(b-1),对所述PCell实例的间距进行计算。
具体地,从PCell设计文件或技术文件(Techfile,TF)中提取层的间距要求,或设定一个足够大的值(各层最小间距中最大值)作为摆放PCell实例的间距,以大于此间距的距离摆放PCell实例,以避免产生PCell实例间距的DRC错误。
步骤(b-2),以PCell参数分类按规律摆放PCell实例。
具体地,以PCell参数分类按规律摆放PCell实例:例如可以把PCell同一参数步进变化产生的PCell实例排列于同一行或列。
在该步骤中仅一个参数变化的PCell实例在版图中排列在同一行或者同一列。
步骤(b-3),将所述PCell参数标注于所述PCell实例。
具体地,将PCell参数以文字形式标注于PCell实例的特定位置(例如可以统一标注于PCell实例的左上角);将步进变化的PCell参数以文字形式标注于PCell实例版图中的特定位置,例如(2-a)中的行或列;所述文字标识的作用是当PCell实例版图查出有DRC错误时,便于开发者快速识别有DRC错误的PCell参数。
在该步骤中PCell实例版图布局时在特定位置标示PCell参数文字,以便于发现DRC违例后快速查询PCell参数。
在所述步骤(c)中执行DRC检查,检查所述PCell实例中的PCell参数是否存在错误。
在本发明中,为了避免PCell实例版图引入DRC检验,检验的方法包括PCell实例布局后添加边界图层(BORDER),PCell实例之间间隔以避免层(layer)之间产生DRC间距错误。
对布局后的PCell实例版图进行DRC诊断的方法包括用DRC文件检查布局好的PCell实例版图,在PCell内部应该没有DRC违例,如果有,可以定位DRC违例是位于哪些PCell实例以及该实例对应的PCell参数,需要返回修改对应的PCell。
具体地,步骤(c)包括以下子步骤:
步骤(c-1),执行DRC检查,若所述PCell参数没有DRC错误,则通过PCell DRC验证;
步骤(c-2),若所述PCell参数存在DRC错误,则定位出错的PCell参数,并进行改正,至通过PCell DRC验证为止。
在所述步骤(c-2)中查找所述DRC错误是否存在于整行或者整列所述PCell实例中;
若DRC错误位于单个PCell实例中,根据标注的文字确定该PCell的参数设置;
若DRC错误位于某行或列都有,可以根据该行或列共同的参数来判定对应的PCell参数需要进一步检查;
根据上述步骤定位的有DRC错误的PCell参数,修改PCell,然后重复步骤(a)~(c),直到所有PCell实例没有DRC错误。
图1为本发明的一具体实施方式中工艺开发包中参数化单元的DRC验证的流程示意图,具体地,包括以下步骤:
步骤(a),产生PCell实例;
步骤(b),对所述PCell实例进行版图布局;
步骤(c),执行DRC检查,检查所述PCell实例中的PCell参数是否存在错误。
本发明为了在有限的开发时间和有限的计算资源条件下,尽可能高效、全面地对PCell实例进行DRC验证,提出了一种可以快速有效产生大量PCell实例,并进行DRC验证的方法。
本发明中快速批量产生用于DRC验证的PCell实例的方法:从最小值到最大值遍历,包括缺省值,影响PCell结构的关键值及正负一个最小工艺格点,步长可以是等值、指数、自定义等;PCell实例版图布局时在特定位置标示PCell参数文字,以便于发现DRC违例后快速查询PCell参数;避免PCell实例版图引入DRC违例的方法:PCell实例布局后添加边界图层(BORDER),PCell实例之间间隔以避免层(layer)之间产生DRC间距错误;对布局后的PCell实例版图进行DRC诊断的方法:用DRC文件检查布局好的PCell实例版图,在PCell内部应该没有DRC违例,如果有,可以定位DRC违例是位于哪些PCell实例以及该实例对应的PCell参数,需要返回修改对应的PCell。
在所述方法中如果生成的PCell实例存在DRC错误,本发明的方法可以快速准确的定位存在DRC错误的PCell相关参数,以便于开发人员找到DRC错误的原因并修改PCell。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种工艺开发包中参数化单元的DRC验证方法,包括以下步骤:
步骤(a),产生PCell实例;
步骤(b),对所述PCell实例进行版图布局;
步骤(c),执行DRC检查,检查所述PCell实例中的PCell参数是否存在错误;
其中,所述步骤(a)包括以下子步骤:
步骤(a-1),根据PCell参数的种类,对影响PCell版图的参数关键点遍历;
步骤(a-2),对所述参数关键点以外的PCell参数遍历;
所述步骤(b)包括以下子步骤:
步骤(b-1),对所述PCell实例的间距进行计算;
步骤(b-2),以PCell参数分类按规律摆放所述PCell实例;
步骤(b-3),将所述PCell参数标注于所述PCell实例。
2.根据权利要求1所述的方法,其特征在于,所述PCell参数的种类包括数值型的PCell参数和开关选项PCell参数。
3.根据权利要求2所述的方法,其特征在于,所述数值型的PCell参数包括栅极长度、栅极宽度、接触孔列和指状数目;所述开关选项PCell参数包括源漏极开关和衬底连接类型。
4.根据权利要求2所述的方法,其特征在于,其中所述数值型的PCell参数的最小值、最大值、缺省值都产生对应的PCell实例;
所述开关选项PCell参数都产生对应的PCell实例。
5.根据权利要求1所述的方法,其特征在于,在设计规则中,同一条设计规则根据不同的限制条件产生不同数值,所述限制条件为DRC验证中的所述关键点。
6.根据权利要求1所述的方法,其特征在于,所述参数关键点以外的Pcell参数以从小到大或从大到小步进的增长方式产生;或者按指数的增长方式产生;
所述增长的步进值的最小值为该工艺的格点值,所述格点值从PCell设计文件获得。
7.根据权利要求1所述的方法,其特征在于,所述步骤(b-1)中对所述PCell实例的间距进行计算的方法包括:
从PCell设计文件或技术文件中提取版图中层的间距要求,或设定各层最小间距中最大值作为摆放PCell实例的间距,以大于所述间距的距离摆放所述PCell实例,以避免产生PCell实例间距的DRC错误。
8.根据权利要求1所述的方法,其特征在于,所述步骤(b-2)中以PCell参数分类按规律摆放PCell实例的方法包括:
将PCell共同参数步进变化产生的PCell实例排列于同一行或列。
9.根据权利要求1所述的方法,其特征在于,所述步骤(b-3)中将所述PCell参数标注于所述PCell实例的方法包括:
将所述PCell参数以文字形式标注于PCell实例的特定位置;将步进变化的PCell参数以文字形式标注于PCell实例版图中的特定位置。
10.根据权利要求9所述的方法,其特征在于,所述步骤(c)包括以下子步骤:
步骤(c-1),执行DRC检查,若所述PCell参数没有DRC错误,则通过DRC验证;
步骤(c-2),若所述PCell参数存在DRC错误,则定位出错的PCell参数,并进行改正,至通过DRC验证为止。
11.根据权利要求10所述的方法,其特征在于,所述步骤(c-2)中定位出错的PCell参数的方法包括:
步骤(c-2-1),查找所述DRC错误是否存在于整行或者整列所述PCell实例中;
步骤(c-2-2),若所述DRC错误存在于单个PCell实例中,根据标注的文字确定该PCell参数设置,修改该PCell参数;
若所述DRC错误存在于整行或列,根据该行或列的共同参数来判定对应的PCell参数,修改该PCell参数;
步骤(c-2-3),修改所述PCell参数后,重复步骤(a)至步骤(c),至通过DRC验证为止。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184633.2A CN105095535B (zh) | 2014-05-04 | 2014-05-04 | 一种工艺开发包中参数化单元的drc验证方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184633.2A CN105095535B (zh) | 2014-05-04 | 2014-05-04 | 一种工艺开发包中参数化单元的drc验证方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105095535A CN105095535A (zh) | 2015-11-25 |
CN105095535B true CN105095535B (zh) | 2019-09-03 |
Family
ID=54575969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410184633.2A Active CN105095535B (zh) | 2014-05-04 | 2014-05-04 | 一种工艺开发包中参数化单元的drc验证方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105095535B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106897536B (zh) * | 2016-12-30 | 2020-02-18 | 北京华大九天软件有限公司 | 一种基于最小设计规则邻接参数化单元的方法 |
CN106897504B (zh) * | 2017-02-08 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | 对ip模块进行开发形成参数化单元的方法 |
CN109271677B (zh) * | 2018-08-27 | 2023-04-21 | 北方电子研究院安徽有限公司 | 一种在线层次化修复版图格点问题的方法 |
CN109885853A (zh) * | 2018-11-22 | 2019-06-14 | 北京华大九天软件有限公司 | 一种层次drc验证结果的全实例反标方法 |
CN115705462A (zh) * | 2021-08-13 | 2023-02-17 | 长鑫存储技术有限公司 | Drc测试图形生成方法、装置、电子设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101162477A (zh) * | 2006-10-13 | 2008-04-16 | 上海华虹Nec电子有限公司 | 验证drc配置文件的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8413098B2 (en) * | 2009-04-29 | 2013-04-02 | International Business Machines Corporation | T-connections, methodology for designing T-connections, and compact modeling of T-connections |
CN102156794B (zh) * | 2011-05-26 | 2013-03-20 | 无锡中科微电子工业技术研究院有限责任公司 | 参数化单元的实现方法及由该参数化单元构成的系统 |
US8869084B2 (en) * | 2012-01-12 | 2014-10-21 | Synopsys, Inc. | Parameterized cell layout generation guided by a design rule checker |
CN103838894B (zh) * | 2012-11-26 | 2017-05-24 | 北京华大九天软件有限公司 | 一种pdk自动测试实现方法 |
-
2014
- 2014-05-04 CN CN201410184633.2A patent/CN105095535B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101162477A (zh) * | 2006-10-13 | 2008-04-16 | 上海华虹Nec电子有限公司 | 验证drc配置文件的方法 |
Non-Patent Citations (1)
Title |
---|
编写PCB设计规则检查器(DRC)的系统方法;匿名;《www.21ic.com/app/eda/201203/109560.htm》;20120309;第1页 |
Also Published As
Publication number | Publication date |
---|---|
CN105095535A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105095535B (zh) | 一种工艺开发包中参数化单元的drc验证方法 | |
Zhou et al. | An accurate detailed routing routability prediction model in placement | |
CN103150430A (zh) | 一种测试芯片版图的生成方法 | |
US10817637B2 (en) | System and method of designing integrated circuit by considering local layout effect | |
CN105760604A (zh) | 基于版图邻近效应的统计模型的建模方法 | |
CN103838894A (zh) | 一种pdk自动测试实现方法 | |
CN105787145A (zh) | 一种提升模拟版图后端验证可靠性的方法 | |
TW201435479A (zh) | 雙圖案化技術中減少顏色密度差異之針腳嵌入 | |
CN103364660A (zh) | 一种目标芯片中多个晶体管的测试方法 | |
CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
Sauer et al. | Variation-aware deterministic ATPG | |
CN108897652B (zh) | 一种基于rtl级功耗分析的错误定位方法及系统 | |
CN109214023A (zh) | 一种工艺设计工具包的测试方法及装置 | |
US8856719B2 (en) | Method for circuit simulation | |
CN102467602A (zh) | 检测小延迟缺陷的方法 | |
CN108647533B (zh) | 用于检测硬件木马的安全断言自动生成方法 | |
CN104849647A (zh) | 对于电路可靠性老化的方法和装置 | |
US9411924B2 (en) | Methodology for pattern density optimization | |
RU2015144655A (ru) | Процесс проверки достоверности ограничений | |
Zhang et al. | A fully automated large-scale addressable test chip design with high reliability | |
CN104750893A (zh) | 一种虚拟图案填充程式的质量合格保证方法以及版图结构 | |
CN104778287B (zh) | 一种测试版图中数字标记的设计方法 | |
CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
Cook et al. | Inducing non-uniform FPGA aging using configuration-based short circuits | |
Abbas et al. | Sizing and optimization of low power process variation aware standard cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200721 Address after: 1 / F, building 9, No. 18, Wenchang Avenue, Daxing Economic and Technological Development Zone, Beijing 100176 Patentee after: North IC Technology Innovation Center (Beijing) Co., Ltd Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corp. |
|
TR01 | Transfer of patent right |