CN102156794B - 参数化单元的实现方法及由该参数化单元构成的系统 - Google Patents

参数化单元的实现方法及由该参数化单元构成的系统 Download PDF

Info

Publication number
CN102156794B
CN102156794B CN 201110137674 CN201110137674A CN102156794B CN 102156794 B CN102156794 B CN 102156794B CN 201110137674 CN201110137674 CN 201110137674 CN 201110137674 A CN201110137674 A CN 201110137674A CN 102156794 B CN102156794 B CN 102156794B
Authority
CN
China
Prior art keywords
metal
oxide
semiconductor
resistance
subelement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110137674
Other languages
English (en)
Other versions
CN102156794A (zh
Inventor
罗海燕
陈岚
尹明会
赵劼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongke Microelectronic Industrial Technology Research Institute Co., Ltd.
Original Assignee
WUXI ZHONGKE MICROELECTRONIC INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGKE MICROELECTRONIC INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE Co Ltd filed Critical WUXI ZHONGKE MICROELECTRONIC INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE Co Ltd
Priority to CN 201110137674 priority Critical patent/CN102156794B/zh
Publication of CN102156794A publication Critical patent/CN102156794A/zh
Application granted granted Critical
Publication of CN102156794B publication Critical patent/CN102156794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及集成电路设计技术领域,公开了一种参数化单元的实现方法,包括:对多个器件模型进行共性分析,提取多个器件模型的共同特征,形成特征集;分别根据每个器件模型的特征,调用所述特征集中的子单元,对所述每个器件模型进行参数化实现,得到每个器件模型的参数;将所述每个器件模型的参数进行组合,并对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元。本发明还公开了一种由该参数化单元构成的系统。利用本发明,通过对器件模型的共性分析形成特征集,参数化单元的各器件模型调用特征集中的子单元来实现CDF参数设置,降低了参数化单元实现的复杂度。

Description

参数化单元的实现方法及由该参数化单元构成的系统
技术领域
本发明涉及集成电路设计技术领域,尤其涉及一种参数化单元的实现方法及由该参数化单元构成的系统。
背景技术
一套成熟完善的工艺数据包(Process Design Kit,PDK)是保证集成电路设计快速高效完成的强有力工具。PDK是基于成熟和稳定的工艺而开发的一整套包括器件信息、工艺信息和验证文件的设计数据包。随着工艺的改进和设计工具版本的升级,不断改进和完善PDK能够有效地提高设计效率,缩短生产周期。
参数化单元(Parameterized Cell,PCell)是PDK的核心部分,参数化单元所指的参数是指组件描述格式(Component Description Format,CDF)参数,CDF参数的组合能够实现用户定制的功能。
但是随着集成电路特征尺寸的日益缩小,PDK的开发面临着新的挑战,随着PDK中参数化单元的增多,使工艺数据包变得越来越繁琐,这将影响集成电路的设计效率,而作为PDK的核心部分,如何有效地开发参数化单元,是一个值得深入研究的问题,具有重要的意义。
发明内容
(一)要解决的技术问题
本发明旨在提供一种参数化单元的实现方法及由该参数化单元构成的系统,以降低参数化单元实现的复杂度。
(二)技术方案
为达到上述目的,本发明提供了一种参数化单元的实现方法,包括:对多个器件模型进行共性分析,提取多个器件模型的共同特征,形成特征集;分别根据每个器件模型的特征,调用所述特征集中的子单元,对所述每个器件模型进行参数化实现,得到每个器件模型的参数;将所述每个器件模型的参数进行组合,并对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元。
与所述方法相对应地,本发明还提供一种由该参数化单元构成的系统,包括:共性分析模块、参数实现模块和验证模块;其中,所述共性分析模块,用于对器件模型进行共性分析,提取器件模型的共同特征形成特征集;所述参数实现模块,用于分别根据每个器件模型的特征,调用特征集中的子单元,对所述每个器件模型进行参数化实现;所述验证模块,用于将各器件模型的参数进行组合,对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:通过对器件模型的共性分析形成特征集,参数化单元的各器件模型调用特征集中的子单元来实现CDF参数设置,降低了参数化单元实现的复杂度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是依照本发明实施例的参数化单元的实现方法流程图;
图2是依照本发明实施例的MOS管器件模型参数化实现流程图;
图3是依照本发明实施例的参数化单元构成的系统框图;
图4是依照本发明另一实施例参数化单元构成的系统框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明实施例所示参数化单元包括多个MOS管器件模型和多个电阻器件模型,如图1所示,本发明实施例提供的参数化单元的实现方法包括如下步骤:
S1、对多个器件模型进行共性分析,提取多个器件模型的共同特征,形成特征集。
所述器件模型包括MOS管器件模型和电阻器件模型,分别提取MOS管和电阻的特征集,所述特征集中的每个子单元描述一种特征,而对于不同的器件模型,通过调用特征集中的一个或多个子单元,子单元的参数向器件模型进行传递,器件模型对子单元的参数进行设置,从而完成器件模型描述。
具体地,对于MOS管器件模型来说,所述特征集包括源漏连接类型、栅极连接类型、衬底连接、参数精度取值范围、绘制图层和接触孔阵列等子单元。而对于电阻器件模型,电阻模型的特征集可包括电阻器件连接方式、电阻头区接触孔行数和列数、衬底连接等子单元。
S2、分别根据每个器件模型的特征,调用所述特征集中的子单元,对所述每个器件模型进行参数化实现,得到每个器件模型的参数,即实现该器件模型的CDF参数设置。
S3、将所述每个器件模型的参数进行组合,并对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元。
对每个组合方式进行验证时,是可以采用工艺设计规则进行验证。
本发明实施例参数化单元的实现方法,通过对器件模型的共性分析形成特征集,参数化单元的各器件模型调用特征集中的子单元来实现CDF参数设置,降低参数化单元的实现复杂度。
具体地,如图2所示,本发明实施例以一个MOS管器件模型作为举例说明,来详细阐述步骤S2中的一个器件模型CDF参数设置方法:
S21、定义并初始化MOS管的器件参数,器件参数为集成电路设计和工艺步骤中所需的相关参数,所述相关参数包括但是不限于器件模型名称、MOS器件沟道长度和总宽度、沟道数量、栅极连接类型、漏源连接类型、漏源连接金属宽度、漏源交换类型和衬底连接等。
S22、调用MOS管特征集中的参数精度取值范围子单元,并对所述参数精度取值范围子单元外的器件参数进行定义。
S23、依据设计规则和MOS管示意图,确定扩散层坐标,选取所述扩散层坐标中的一点或多点作为基准以定位其他图形,包括栅、漏、源、接触孔等。
所述设计规则由工艺厂给出,一般包含层与层之间的距离。
S24、定义栅坐标,以确定栅的坐标。
步骤S23中确定扩散层,而依据扩散层和栅之间的参数规则,可确定栅的位置,所述参数规则可以包括诸如栅宽、长以及栅与其他参数的位置关系。
S25、选取已知坐标点并依据设计规则确定源漏端金属位置。
所述已知坐标点来源于根据栅或扩散层能够确定的位置,根据所述已知坐标点的位置和源漏端金属的形状、距离规则可确定源漏端金属位置。
S26、调用MOS管特征集中的接触孔阵列子单元,确定源漏端的接触孔阵列的位置以及接触孔排列方式。
S27、调用MOS管特征集中的漏源连接类型子单元,确定源漏端连接类型。
所述源漏连接类型包括都不连接、只连接漏端、只连接源端,源漏同时连接类型。
S28、调用MOS管特征集中的绘制图层子单元,绘制MOS管的栅。
S29、调用MOS管特征集中的栅极连接类型子单元,确定栅的连接方式。
所述栅的连接方式包括如下类型:所有栅都不连接,只连接顶部、只连接底部、顶部和底部都连接。
S210、调用MOS管特征集中的衬底连接子单元,确定集成型和分离型衬底连接,集成型包括左右两种选项但是只连接到器件的源端,分离型包括上下左右四种选项。
S211、调用MOS管特征集中的绘制图层子单元,绘制所述MOS管的各图层,包括扩散层、注入层等。
本发明实施例以一个MOS管器件模型作为举例说明,来具体讲述该器件模型的参数化实现,其他MOS管器件模型可参考步骤S21至步骤S212实现。
对于一种电阻器件模型进行参数化实现时,根据电阻器件模型的CDF参数,调用电阻器件特征集中的子单元对于子单元中没有的参数进行单独定义与设置,来进行电阻器件模型参数化实现,所述电阻模型的CDF参数包括但是不限于器件模型名称、电阻器件总段数、电阻器件连接方式、电阻值计算方式、电阻段电阻的长度和宽度、电阻头区接触孔行数和列数、衬底连接、器件上衬底接触向外伸展的距离、方块电阻值、段宽和长误差以及扩散电阻值等。
本发明实施例以具体一种MOS管器件模型参数化实现进行举例说明,通过调用MOS管参数相应的子单元,本发明实施例提高了器件功能模块的利用率,使参数化单元的实现更为高效。
基于上述实施例提供的参数化单元的实现方法,本发明实施例还提供了一种由所述参数化单元构成的系统,如图3所示,该参数化单元构成的系统1包括:共性分析模块11、参数实现模块12和验证模块13;其中,所述共性分析模块11,用于对器件模型进行共性分析,提取器件模型的共同特征形成特征集;所述参数实现模块12,用于分别根据每个器件模型的特征,调用特征集中的子单元,对所述每个器件模型进行参数化实现;所述验证模块13,用于将各器件模型的参数进行组合,对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元。
本发明实施例所述由参数化单元构成的系统,通过对器件模型的共性分析形成特征集,参数化单元的各器件模型调用特征集中的子单元来实现CDF参数设置,降低参数化单元的实现复杂度。
参见图4,在本发明的另一个实施例中,所述共性分析模块11包括:MOS管共性分析子模块111和电阻共性分析子模块112;其中,所述MOS管共性分析子模块111,用于对MOS管模型进行共性分析,提取MOS管模型的共同特征,形成MOS管特征集;所述电阻共性分析子模块112,用于对电阻模型进行共性分析,提取电阻模型的共同特征,形成电阻特征集;所述参数实现模块12包括电阻参数实现子模块122和MOS管参数实现子模块121;其中,所述MOS管参数实现子模块121,用于根据MOS管器件模型的特征,调用MOS管特征集中的子单元,对所述MOS管器件模型进行参数化实现;所述电阻参数实现子模块122,用于根据电阻器件模型的特征,调用电阻特征集中的子单元,对所述MOS管器件模型进行参数化实现。
在本发明的所述另一个实施例中,所述MOS管特征集包括源漏连接类型子单元、栅极连接类型子单元、衬底连接子单元、参数精度取值范围子单元、绘制图层子单元和接触孔阵列子单元中的至少一种;所述电阻特征集包括电阻器件连接方式子单元、电阻头区接触孔行数和列数子单元,以及衬底连接子单元中的至少一种。
在本发明的所述另一个实施例中,所述MOS管的器件参数包括器件模型名称、MOS器件沟道长度和总宽度、沟道数量、栅极连接类型、漏源连接类型、漏源连接金属宽度、漏源交换类型和衬底连接中的多种;所述电阻模型的参数包括器件模型名称、电阻器件总段数、电阻器件连接方式电阻值计算方式、电阻段电阻的长度和宽度,电阻头区接触孔行数和列数、衬底连接、器件上衬底接触向外伸展的距离、方块电阻值、段宽和长误差和扩散电阻值中的多种。
在本发明的所述另一个实施例中,所述MOS管参数实现子模块122,具体用于:定义并初始化MOS管的器件参数;调用MOS管特征集中的参数精度取值范围子单元,并对所述参数精度取值范围子单元外的器件参数进行定义;依据设计规则和MOS管示意图,确定扩散层坐标,选取所述扩散层坐标中的一点或多点作为基准以进行定位;根据所述扩散层坐标,确定栅位置;选取已知坐标点并依据设计规则确定源漏端金属位置;调用MOS管特征集中的接触孔阵列子单元,确定源漏端的接触孔阵列的位置以及接触孔排列方式;调用MOS管特征集中的漏源连接类型子单元,确定源漏端连接类型;调用MOS管特征集中的绘制图层子单元,绘制MOS管的所述栅;调用MOS管特征集中的栅极连接类型子单元,确定栅的连接方式;调用MOS管特征集中的衬底连接子单元,确定集成型和分离型衬底连接;以及调用MOS管特征集中的绘制图层子单元,绘制所述MOS管的各图层。
本发明实施例以具体MOS管器件模型和电阻器件模型参数化实现进行举例说明,通过调用MOS管参数相应的子单元,本发明实施例提高了器件功能模块的利用率,使参数化单元的实现更为高效。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种参数化单元的实现方法,其特征在于,该方法包括:
对多个器件模型进行共性分析,提取多个器件模型的共同特征,形成特征集;
分别根据每个器件模型的特征,调用所述特征集中的子单元,对所述每个器件模型进行参数化实现,得到每个器件模型的参数;
将所述每个器件模型的参数进行组合,并对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元;其中,
所述对多个器件模型进行共性分析,提取多个器件模型的共同特征,形成特征集,是对多个MOS管模型进行共性分析,提取多个MOS管模型的共同特征,形成MOS管的特征集;
所述分别根据每个器件模型的特征,调用所述特征集中的子单元,对所述每个器件模型进行参数化实现,得到每个器件模型的参数,是根据MOS管器件模型的特征,调用MOS管特征集中的子单元,对所述MOS管器件模型进行参数化实现,具体为:
定义并初始化MOS管的器件参数;
调用MOS管特征集中的参数精度取值范围子单元,并对所述参数精度取值范围子单元外的器件参数进行定义;
依据设计规则和MOS管示意图,确定扩散层坐标,选取所述扩散层坐标中的一点或多点作为基准以进行定位;
根据所述扩散层坐标,确定栅位置;
选取已知坐标点并依据设计规则确定源漏端金属位置;
调用MOS管特征集中的接触孔阵列子单元,确定源漏端的接触孔阵列的位置以及接触孔排列方式;
调用MOS管特征集中的漏源连接类型子单元,确定源漏端连接类型;
调用MOS管特征集中的绘制图层子单元,绘制MOS管的所述栅;
调用MOS管特征集中的栅极连接类型子单元,确定栅的连接方式;
调用MOS管特征集中的衬底连接子单元,确定集成型和分离型衬底连接;以及
调用MOS管特征集中的绘制图层子单元,绘制所述MOS管的各图层。
2.根据权利要求1所述的参数化单元的实现方法,其特征在于:
所述MOS管特征集包括源漏连接类型子单元、栅极连接类型子单元、衬底连接子单元、参数精度取值范围子单元、绘制图层子单元和接触孔阵列子单元;
所述MOS管的器件参数包括器件模型名称、MOS器件沟道长度和总宽度、沟道数量、栅极连接类型、漏源连接类型、漏源连接金属宽度、漏源交换类型和衬底连接中的多种。
3.根据权利要求1所述的参数化单元的实现方法,其特征在于:所述源漏端连接类型包括都不连接、只连接漏端、只连接源端和源漏同时连接;
所述栅的连接方式包括所有栅都不连接、只连接顶部、只连接底部以及顶部和底部都连接。
4.根据权利要求1所述的参数化单元实现方法,其特征在于,所述对多个器件模型进行共性分析,提取多个器件模型的共同特征,形成特征集,还包括:对多个电阻模型进行共性分析,提取多个电阻模型的共同特征,形成电阻的特征集;
所述分别根据每个器件模型的特征,调用所述特征集中的子单元,对所述每个器件模型进行参数化实现,得到每个器件模型的参数,是根据电阻器件模型的特征,调用电阻特征集中的子单元,对所述电阻模型进行参数化实现;其中,
所述电阻特征集包括电阻器件连接方式子单元、电阻头区接触孔行数和列数子单元,以及衬底连接子单元中的至少一种;
所述电阻模型的参数包括器件模型名称、电阻器件总段数、电阻器件连接方式、电阻值计算方式、电阻段电阻的长度和宽度、电阻头区接触孔行数和列数、衬底连接、器件上衬底接触向外伸展的距离、方块电阻值、段宽和长误差和扩散电阻值中的多种。
5.一种参数化单元的实现系统,其特征在于,包括:共性分析模块、参数实现模块和验证模块;其中,
所述共性分析模块,用于对器件模型进行共性分析,提取器件模型的共同特征形成特征集;
所述参数实现模块,用于分别根据每个器件模型的特征,调用特征集中的子单元,对所述每个器件模型进行参数化实现;
所述验证模块,用于将各器件模型的参数进行组合,对每个组合方式进行验证,验证通过的组合方式所对应的器件模型形成参数化单元;其中,
所述共性分析模块包括:MOS管共性分析子模块和电阻共性分析子模块;其中,所述MOS管共性分析子模块,用于对MOS管模型进行共性分析,提取MOS管模型的共同特征,形成MOS管特征集;所述电阻共性分析子模块,用于对电阻模型进行共性分析,提取电阻模型的共同特征,形成电阻特征集;
所述参数实现模块包括电阻参数实现子模块和MOS管参数实现子模块;其中,所述MOS管参数实现子模块,用于根据MOS管器件模型的特征,调用MOS管特征集中的子单元,对所述MOS管器件模型进行参数化实现;所述电阻参数实现子模块,用于根据电阻器件模型的特征,调用电阻特征集中的子单元,对所述电阻器件模型进行参数化实现;其中,
所述MOS管参数实现子模块,具体用于:定义并初始化MOS管的器件参数;调用MOS管特征集中的参数精度取值范围子单元,并对所述参数精度取值范围子单元外的器件参数进行定义;依据设计规则和MOS管示意图,确定扩散层坐标,选取所述扩散层坐标中的一点或多点作为基准以进行定位;根据所述扩散层坐标,确定栅位置;选取已知坐标点并依据设计规则确定源漏端金属位置;调用MOS管特征集中的接触孔阵列子单元,确定源漏端的接触孔阵列的位置以及接触孔排列方式;调用MOS管特征集中的漏源连接类型子单元,确定源漏端连接类型;调用MOS管特征集中的绘制图层子单元,绘制MOS管的所述栅;调用MOS管特征集中的栅极连接类型子单元,确定栅的连接方式;调用MOS管特征集中的衬底连接子单元,确定集成型和分离型衬底连接;以及调用MOS管特征集中的绘制图层子单元,绘制所述MOS管的各图层。
6.根据权利要求5所述的参数化单元的实现系统,其特征在于,所述MOS管特征集包括源漏连接类型子单元、栅极连接类型子单元、衬底连接子单元、参数精度取值范围子单元、绘制图层子单元和接触孔阵列子单元;
所述电阻特征集包括电阻器件连接方式子单元、电阻头区接触孔行数和列数子单元,以及衬底连接子单元中的至少一种。
7.根据权利要求5所述的参数化单元的实现系统,其特征在于,所述MOS管的器件参数包括器件模型名称、MOS器件沟道长度和总宽度、沟道数量、栅极连接类型、漏源连接类型、漏源连接金属宽度、漏源交换类型和衬底连接中的多种;
所述电阻模型的参数包括器件模型名称、电阻器件总段数、电阻器件连接方式、电阻值计算方式、电阻段电阻的长度和宽度、电阻头区接触孔行数和列数、衬底连接、器件上衬底接触向外伸展的距离、方块电阻值、段宽和长误差和扩散电阻值中的多种。
CN 201110137674 2011-05-26 2011-05-26 参数化单元的实现方法及由该参数化单元构成的系统 Active CN102156794B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110137674 CN102156794B (zh) 2011-05-26 2011-05-26 参数化单元的实现方法及由该参数化单元构成的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110137674 CN102156794B (zh) 2011-05-26 2011-05-26 参数化单元的实现方法及由该参数化单元构成的系统

Publications (2)

Publication Number Publication Date
CN102156794A CN102156794A (zh) 2011-08-17
CN102156794B true CN102156794B (zh) 2013-03-20

Family

ID=44438289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110137674 Active CN102156794B (zh) 2011-05-26 2011-05-26 参数化单元的实现方法及由该参数化单元构成的系统

Country Status (1)

Country Link
CN (1) CN102156794B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968527B (zh) * 2012-11-14 2016-08-03 中国科学院微电子研究所 参数化生成多倍强度驱动单元的方法
CN103838894B (zh) * 2012-11-26 2017-05-24 北京华大九天软件有限公司 一种pdk自动测试实现方法
CN104750887A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种模板化产生参数化单元的方法
CN105095531B (zh) * 2014-04-15 2018-07-20 台湾积体电路制造股份有限公司 器件分析的实现方法和装置
CN105095535B (zh) * 2014-05-04 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种工艺开发包中参数化单元的drc验证方法
CN106897504B (zh) * 2017-02-08 2020-06-09 上海华虹宏力半导体制造有限公司 对ip模块进行开发形成参数化单元的方法
CN107563091B (zh) * 2017-09-19 2021-03-16 天津蓝海微科技有限公司 一种pcell验证中连接性检查的方法
TWI776015B (zh) * 2019-01-30 2022-09-01 晶喬科技股份有限公司 半導體元件的製程開發方法以及系統
CN112685987B (zh) * 2020-12-23 2023-04-07 泉芯集成电路制造(济南)有限公司 一种参数化单元及其实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866829A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 一种保护集成电路参数化单元的知识产权的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866829A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 一种保护集成电路参数化单元的知识产权的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Luohaiyan et.al.A design method for process design kit based on an SMIC 65 nm process.《Journal of semiconductors》.2010,第31卷(第10期),第105008-1至105008-6页. *
肖杰明.PAS平台下PDK套件的开发与分析.《中国优秀硕士学位论文全文数据库(信息科技辑)》.2008,(第6期),第3部分. *

Also Published As

Publication number Publication date
CN102156794A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102156794B (zh) 参数化单元的实现方法及由该参数化单元构成的系统
CN103500139B (zh) 一种通信软件集成测试系统及测试方法
CN104484099A (zh) 一种显示菜单的方法及装置
US8806413B2 (en) Gradient AOCV methodology enabling graph-based timing closure with AOCV timing models
CN104298419B (zh) 移动终端及其图标的排列方法
CN104980552B (zh) 实现Android移动终端自动化测试的方法及系统
CN109145320B (zh) 芯片层次化物理设计中的静态时序分析方法及装置
CN106845786B (zh) 注入井和生产井间储层连通性评价方法和装置
CN104200204A (zh) 一种图片处理装置及方法
CN101692209A (zh) 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置
CN105279092A (zh) 一种软件测试的方法及装置
CN105933767A (zh) 中间件装置、中间件实现方法和电视机
CN106021101A (zh) 对移动终端进行测试的方法及装置
CN101727199A (zh) 一种输入方法和输入装置
CN103678554A (zh) 字符替换的方法和装置
CN103678121B (zh) 一种嵌入式二进制软件测试用例优先排序方法
CN202650333U (zh) 一种积木式编程语言装置
CN104750887A (zh) 一种模板化产生参数化单元的方法
CN105739476A (zh) 一种车间工序工艺可配置化的产品控制方法及装置
CN104281561A (zh) 一种数据恢复的方法及电子设备
CN105404529A (zh) 刷机用操作系统弹窗的弹出方法、装置及系统
CN103034403A (zh) 一种移动终端的应用程序选择方法及系统
CN102609563B (zh) Sram型fpga的低功耗设计方法
CN103217897B (zh) 用于触屏智能移动终端的刷新率优化方法及系统
CN100432954C (zh) 一种面向方面的嵌入式系统测试方法及其系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: WUXI ZHONGKE MICROELECTRONIC INDUSTRIAL TECHNOLOGY

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20120423

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214028 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20120423

Address after: 214028 Jiangsu province Wuxi city Wuxi District Road No. 200 Chinese Linghu Sensor Network International Innovation Park C Building 9 floor

Applicant after: Wuxi Zhongke Microelectronic Industrial Technology Research Institute Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics, Chinese Academy of Sciences

C14 Grant of patent or utility model
GR01 Patent grant