CN101692209A - 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 - Google Patents
一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 Download PDFInfo
- Publication number
- CN101692209A CN101692209A CN200910210760A CN200910210760A CN101692209A CN 101692209 A CN101692209 A CN 101692209A CN 200910210760 A CN200910210760 A CN 200910210760A CN 200910210760 A CN200910210760 A CN 200910210760A CN 101692209 A CN101692209 A CN 101692209A
- Authority
- CN
- China
- Prior art keywords
- tcam
- sram
- module
- interface
- simulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明揭示了一种采用FPGA内嵌SRAM仿真TCAM的电路设计方法及装置,其基于FPGA实现TCAM功能,用于ASIC的FPGA验证,使通过仿真TCAM的方式,在一块FPGA中利用内嵌的SRAM,完成TCAM的查找行为,其不仅简化了ASIC的FPGA验证,节约了成本,并使得在无法得到TCAM芯片时,对ASIC验证TCAM的接口提供了可行性。
Description
技术领域
本发明涉及一种使用可编程大型门阵列芯片FPGA(Field programmablegate array,以下简称FPGA)验证芯片的过程中,尤其涉及使用FPGA本身内嵌的SRAM实现三重内容可编址存储器(Ternary Content AddressableMemory,以下简称TCAM)的功能,来验证芯片与外挂TCAM之间的通讯及应用的方法和装置。
背景技术
现有技术在使用FPGA验证高端通信芯片时,会在验证PCB板上嵌入所能支持的TCAM型号,如图1所示。通过综合ASIC的TCAM接口模块在不同的FPGA实现验证ASIC与不同型号TCAM之间的连接及应用的验证。这样,就带来了以下几个问题:
1)对于每验证一个TCAM接口就需要重新对FPGA进行综合布线一次。降低了验证效率。
2)对于ASIC支持的TCAM型号越多,所需要验证的外挂TCAM就越多。成本也就越大。
3)当ASIC所支持的TCAM是厂商即将推出的新型号,或者刚刚发布的新型号,而验证ASIC的时候还无法得到TCAM的正在芯片。而只有该型号的TCAM文档。那么这一型号的TCAM将无法在FPGA的仿真测试中得到更充分的验证。
因此,现有的技术还存在缺陷,而有待于改进和发展。
发明内容
本发明的目的在于提供一种基于FPGA实现TCAM功能,用于ASIC的FPGA验证,使通过仿真TCAM的方式,在一块FPGA中利用内嵌的SRAM,完成TCAM的查找行为的方法和装置。
为实现上述发明目的,本发明提出了一种采用FPGA内嵌SRAM仿真TCAM的电路设计方法,其包括如下步骤:
1)选择需要使用的TCAM型号,并将ASIC输出的TCAM指令送入TCAM接口模块;
2)TCAM接口模块中的各TCAM接口转换模块(TCAM0接口、TCAM1接口...TCAMN接口)根据其相应的指令协议将TCAM指令转换成需要查找的关键字(key)或者配置信号,并由一组多路选择器输入模块(MUXin)根据所选择的TCAM型号选择出一组关键字或者配置信号送入TCAM配置模块;
3)TCAM配置模块再将这组关键字及相应的信息送入各个SRAM查找块(Block0、Block1...BlockN)的SRAM子模块中进行查找;
4)每一SRAM子模块中较高频率的时钟在一个仿真时钟内将SRAM的地址范围内全部读一遍,将读出来的值与送进来的关键字进行比较,并将比较结果存储于SRAM子模块的寄存器中;
5)如果SRAM子模块中某一地址读出的数据(Data)及掩膜(Mask)信息进行计算后与关键字相匹配,那么相应的比特位将被置成“1”,且这组寄存器的值会从SRAM子模块中输出给译码器模块(Decode);
6)译码器模块根据这个值,判断是否有某个地址与关键字匹配到,如有匹配送出Hit信息,并将这组寄存器中对应有“1”的位置进行解析出来变成地址的值;
7)各个SRAM查找块产生的地址(index)以及匹配(hit)信息传回TCAM配置模块及TCAM接口模块,在TCAM接口模块里,各个TCAM接口转换模块会将送过来的地址(index)以及匹配(hit)信息转换成各个型号的TCAM的标准输出,在多路选择器输出模块(MUXout)中选择一组送回给ASIC。
其中,所述步骤3)中的SRAM查找块的数量可根据FPGA的资源以及所需要验证的TCAM的RAM的大小进行确定;在关键字送入SRAM查找块中后,SRAM查找块根据关键字的大小,重新组合关键字,并送入各SRAM子模块中进行查找。
所述SRAM查找块的每个SRAM子模块中有两个时钟,一个为ASIC的低频仿真时钟,也为TCAM的指令输入同步时钟;另一个为SRAM中较高频率的时钟。
所述步骤6)中如果寄存器中有多个地址被匹配到,即该寄存器中存在多个“1”时,则以最低地址位作为匹配。
多路选择器模块(MUX)根据进行查找关键字的大小选择不同的译码器模块输出。
所述步骤7)中TCAM配置模块根据关键字的查找属性选择相应的SRAM查找块送回的地址(index)以及匹配(hit)信息,并将该地址(index)以及匹配(hit)信息送出给TCAM接口模块。
本发明还提出了一种采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于包括:
TCAM接口模块:其包括有复数TCAM接口转换模块(TCAM0接口、TCAM1接口...TCAMN接口),多路选择器输入模块(MUXin)及多路选择器输出模块(MUXout);
TCAM配置模块:包括查找输入操作单元及查找输出单元;
复数SRAM查找块(Block0、Block1...BlockN):每一该SRAM查找块包括有选择器模块(MUX),复数译码器模块(decode)以及复数SRAM子模块。
其中,所述TCAM接口模块接收ASIC输出的TCAM指令,由所述各TCAM接口转换模块根据其相应的指令协议将TCAM指令转换成需要查找的关键字(key)或者配置信号,并由所述多路选择器输入模块根据所选择的TCAM型号选择出一组关键字或者配置信号送入所述TCAM配置模块。
所述TCAM接口模块还将从所述TCAM配置模块反馈回来的地址(index)及匹配(hit)信息转换成各个型号的TCAM的标准输出,在所述多路选择器输出模块(MUXout)中选择一组送回给ASIC。
所述TCAM配置模块用于将从所述TCAM接口模块传出的信息送入所述各SRAM查找块中进行查找;并将查找结果地址(index)以及匹配(hit)信息送出给TCAM接口模块。
所述复数SRAM查找块在SRAM子模块查找与关键字相匹配的数据(Data)及掩膜(Mask)信息的寄存器,并通过所述多路选择器选择不同的译码器模块送回地址(index)以及匹配(hit)信息至TCAM配置模块。
所述SRAM查找块的每个SRAM子模块中有两个时钟,一个为ASIC的低频仿真时钟,也为TCAM的指令输入输出同步时钟;另一个为SRAM中较高频率的时钟,较高频率的时钟在一个仿真时钟周期内能将SRAM的地址范围内全部读一遍,将读出来的值与送进来的关键字进行比较,并将比较结果存储于SRAM子模块的寄存器中。
对于大型的网络ASIC芯片使用FPGA验证时,往往需要同时用到几块FPGA,并采用降低频率的方式来对ASIC的功能及接口进行验证。而本发明通过仿真TCAM(eTCAM)的方式,在一块FPGA中利用内嵌的SRAM,完成TCAM的查找行为,不仅简化了ASIC的FPGA验证,节约了成本,并使得在无法得到TCAM芯片时,对ASIC验证TCAM的接口提供了可行性。
附图说明
图1为现有的带TCAM的FPGA验证的原理模块图;
图2为本发明替代TCAM的FPGA验证的原理模块图;
图3为本发明采用FPGA内嵌SRAM仿真TCAM的电路设计模块图。
具体实施方式
本发明所揭示的采用FPGA内嵌SRAM仿真TCAM的电路设计,是一种基于FPGA实现TCAM功能,用于ASIC的FPGA验证检测。如图2所示,本发明采用eTCAM(emulation TCAM,即仿真TCAM)的方式,在一块FPGA中利用内嵌的SRAM,完成TCAM的查找行为。
如图3所示为本发明采用FPGA内嵌SRAM仿真TCAM电路的结构模块图,其包括有TCAM接口模块,TCAM配置模块以及SRAM查找块模块Block0、Block1...BlockN。其中,TCAM接口模块中包括例化了各种TCAM的接口转换模块TCAM0接口、TCAM1接口...TCAMN接口,多路选择器输入模块MUXin及多路选择器输出模块MAXout;TCAM配置模块包括查找输入操作单元及查找输出单元。
复数SRAM查找块Block0、Block1...BlockN,其分别包括有多路选择器模块MUX,复数译码器模块decode以及SRAM子模块。其中每一SRAM子模块中还有一组寄存器及两个时钟,这两个时钟分别为ASIC的低频仿真时钟(也为TCAM的指令输入输出同步时钟)及SRAM中较高频率的时钟。
对于上述仿真TCAM的电路设计,本发明通过如下步骤实现TCAM的查找行为:
第一,当选择好所需要使用的TCAM型号后,将ASIC输出的TCAM指令送入TCAM接口模块;
第二,TCAM接口模块中的各TCAM接口转换模块TCAM0接口、TCAM1接口...TCAMN接口根据其相应的指令协议(这些指令协议可以在相应的TCAM文档中得到)将TCAM指令转换成需要查找的关键字key或者配置信号,并由一组多路选择器输入模块MUXin根据所选择的TCAM型号选择出一组关键字key或者配置信号送入TCAM配置模块。
第三,TCAM配置模块再将这组关键字key及相应的信息送入各个查找的SRAM查找块Block0、Block1...BlockN中,SRAM查找块的数量可以根据FPGA的资源以及所需要验证的TCAM的RAM的大小进行确定。
第四,在关键字key送入SRAM查找块Block0、Block1...BlockN中后,SRAM查找块根据关键字key的大小,重新组合关键字key,并送入各块SRAM子模块中进行查找。如,当key的大小为80比特时,则每个SRAM的子模块将作为一个独立的查找单元,接受80比特的key进行查找,如果key为160比特时,则每相邻两个SRAM子模块作为一组查找单元,分别接受高80比特及低80比特进行查找。同理当key为320比特或640比特时的,需要将4个或8个SRAM子模块组成一个查找单元,因此,可以根据所需进行仿真的最大key的大小合理选择SRAM子模块的数目。
第五,每个SRAM子模块中有两个时钟,一个为ASIC的低频仿真时钟,也为TCAM的指令输入输出同步时钟;另一个为SRAM中较高频率的时钟,它能在一个仿真时钟内将SRAM的地址范围内全部读一遍,并将读出来的值与送进来的key进行比较,在SRAM子模块中还有一组寄存器,这组寄存器就是用来存储比较结果的,其数据位宽为SRAM的深度。
第六,如果某一地址读出的Data及Mask进行计算后与关键字key匹配的话,那么相应的比特位将被置成“1”,且这组寄存器的值会从SRAM子模块中输出给译码器模块Decode。
第七,译码器模块Decode根据这个值,判断是否有某个地址与key匹配到,如有匹配送出Hit信号,并将这个寄存器中对应有“1”的位置进行解析出来变成地址的值,如果这个寄存器中有多个地址被匹配到,也就是说,该寄存器中存在多个“1”时,则以最低地址位作为匹配,这也符合大部分型号的TCAM查找规则。多路选择器模块MUX根据进行查找的key的大小选择不同的Decode组输出。
第八,各个SRAM查找块产生的地址信息index以及匹配信息hit传回TCAM配置模块后,在TCAM配置模块里根据key的查找属性选择相应的SRAM查找块送回的地址信息index以及匹配信息hit,并将该地址信息index以及匹配信息hit送出给TCAM接口模块,在TCAM接口模块里,各个接口转换模块TCAM0接口、TCAM1接口...TCAMN接口会将送过来的index及hit信号转换成各个型号TCAM的标准输出,在多路选择器输出模块MUXout中选择一组送回给ASIC。
本发明的技术内容及技术特征已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰,因此,本发明保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申请权利要求所涵盖。
Claims (11)
1.一种采用FPGA内嵌SRAM仿真TCAM的电路设计方法,其特征在于:包括如下步骤:
1)选择需要使用的TCAM型号,并将ASIC输出的TCAM指令送入TCAM接口模块;
2)TCAM接口模块中的各TCAM接口转换模块(TCAM0接口、TCAM1接口...TCAMN接口)根据其相应的指令协议将TCAM指令转换成需要查找的关键字(key)或者配置信号,并由一组多路选择器输入模块(MUXin)根据所选择的TCAM型号选择出一组关键字或者配置信号送入TCAM配置模块;
3)TCAM配置模块再将这组关键字及相应的信息送入各个SRAM查找块(Block0、Block1...BlockN)的SRAM子模块中进行查找;
4)每一SRAM子模块中通过一个较高频率的时钟在一个仿真时钟周期内将SRAM的地址范围内全部读一遍,将读出来的值与送进来的关键字进行比较,并将比较结果存储于SRAM子模块的寄存器中;
5)如果SRAM子模块中某一地址读出的数据(Data)及掩膜(Mask)信息进行计算后与关键字相匹配,那么相应的比特位将被置成“1”,且这组寄存器的值会从SRAM子模块中输出给译码器模块(Decode);
6)译码器模块根据这个值,判断是否有某个地址与关键字匹配到,如有匹配送出Hit信息,并将这组寄存器中对应有“1”的位置进行解析出来变成地址的值;
7)各个SRAM查找块产生的地址(index)以及匹配(hit)信息传回TCAM配置模块及TCAM接口模块,在TCAM接口模块里,各个TCAM接口转换模块会将送过来的地址(index)以及匹配(hit)信息转换成各个型号的TCAM的标准输出,在多路选择器输出模块(MUXout)中选择一组送回给ASIC。
2.如权利要求1所述的采用FPGA内嵌SRAM仿真TCAM的电路设计方法,其特征在于:所述步骤3)中在关键字送入SRAM查找块中后,SRAM查找块根据关键字的大小,重新组合关键字,并送入各SRAM子模块中进行查找。
3.如权利要求1所述的采用FPGA内嵌SRAM仿真TCAM的电路设计方法,其特征在于:所述步骤6)中如果寄存器中有多个地址被匹配到,即该寄存器中存在多个“1”时,则以最低地址位作为匹配。
4.如权利要求1所述的采用FPGA内嵌SRAM仿真TCAM的电路设计方法,其特征在于:多路选择器模块(MUX)根据进行查找关键字的大小选择不同的译码器模块输出。
5.如权利要求1所述的采用FPGA内嵌SRAM仿真TCAM的电路设计方法,其特征在于:所述步骤7)中TCAM配置模块根据关键字的查找属性选择相应的SRAM查找块送回的地址(index)以及匹配(hit)信息,并将该地址(index)以及匹配(hit)信息送出给TCAM接口模块。
6.一种采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于包括:
TCAM接口模块:其包括有复数TCAM接口转换模块(TCAM0接口、TCAM1接口...TCAMN接口),多路选择器输入模块(MUXin)及多路选择器输出模块(MUXout);
TCAM配置模块:包括查找输入操作单元及查找输出单元;
复数SRAM查找块(Block0、Block1...BlockN):每一该SRAM查找块包括有选择器模块(MUX),复数译码器模块(decode)以及复数SRAM子模块。
7.如权利要求6所述的采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于:所述TCAM接口模块接收ASIC输出的TCAM指令,由所述各TCAM接口转换模块将TCAM指令转换成需要查找的关键字(key)或者配置信号,并由所述多路选择器输入模块根据所选择的TCAM型号选择出一组关键字或者配置信号送入所述TCAM配置模块。
8.如权利要求6所述的采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于:所述TCAM接口模块还将从所述TCAM配置模块反馈回来的地址(index)以及匹配(hit)信息转换成各个型号的TCAM的标准输出,在所述多路选择器输出模块(MUXout)中选择一组送回给ASIC。
9.如权利要求6所述的采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于:所述TCAM配置模块用于将从所述TCAM接口模块传出的信息送入所述各SRAM查找块中进行查找;并将查找结果地址(index)以及匹配(hit)信息送出给TCAM接口模块。
10.如权利要求6所述的采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于:所述复数SRAM查找块在SRAM子模块查找与关键字相匹配的数据(Data)及掩膜(Mask)信息的寄存器,并通过所述多路选择器选择不同的译码器模块送回地址(index)和匹配(hit)信息至TCAM配置模块。
11.如权利要求8至10任意一项所述的采用FPGA内嵌SRAM仿真TCAM的电路设计装置,其特征在于:所述SRAM查找块的每个SRAM子模块中有两个时钟,一个为ASIC的低频仿真时钟,也为TCAM的指令输入输出同步时钟;另一个为SRAM中较高频率的时钟,用于SRAM读数据时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102107604A CN101692209B (zh) | 2009-11-09 | 2009-11-09 | 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102107604A CN101692209B (zh) | 2009-11-09 | 2009-11-09 | 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101692209A true CN101692209A (zh) | 2010-04-07 |
CN101692209B CN101692209B (zh) | 2011-11-30 |
Family
ID=42080900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102107604A Active CN101692209B (zh) | 2009-11-09 | 2009-11-09 | 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101692209B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508813A (zh) * | 2011-10-11 | 2012-06-20 | 盛科网络(苏州)有限公司 | 单接口芯片及应用该芯片实现芯片与多tcam之间数据传输的方法 |
CN103366823A (zh) * | 2013-06-18 | 2013-10-23 | 苏州雄立科技有限公司 | 一种三态内容可寻址存储器的测试电路及方法 |
CN103580954A (zh) * | 2013-10-29 | 2014-02-12 | 盛科网络(苏州)有限公司 | 交换机芯片软件仿真验证的装置及方法 |
CN104678815A (zh) * | 2013-11-27 | 2015-06-03 | 京微雅格(北京)科技有限公司 | Fpga芯片的接口结构及配置方法 |
CN105679376A (zh) * | 2016-01-11 | 2016-06-15 | 盛科网络(苏州)有限公司 | 一种tcam自检功能的芯片实现方法 |
CN109905322A (zh) * | 2019-04-01 | 2019-06-18 | 盛科网络(苏州)有限公司 | 一种报文匹配信息预处理的方法及装置 |
CN109921995A (zh) * | 2017-12-13 | 2019-06-21 | 华为技术有限公司 | 一种配置地址表的方法、fpga和应用该fpga的网络设备 |
CN111027278A (zh) * | 2019-12-06 | 2020-04-17 | 盛科网络(苏州)有限公司 | 基于uvm提高tcam验证效率的方法及装置 |
CN113806403A (zh) * | 2021-09-22 | 2021-12-17 | 浙江锐文科技有限公司 | 一种在智能网卡/dpu内降低查找匹配逻辑资源的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106845290B (zh) * | 2017-01-25 | 2020-06-05 | 天津大学 | 用于安全存储芯片的sram控制器及其接口电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266117B1 (en) * | 2002-05-06 | 2007-09-04 | Foundry Networks, Inc. | System architecture for very fast ethernet blade |
CN1279729C (zh) * | 2004-02-20 | 2006-10-11 | 清华大学 | 基于tcam的分布式并行ip路由查找方法 |
CN100508502C (zh) * | 2006-12-22 | 2009-07-01 | 清华大学 | 基于cam的宽带网络业务流按每流排队的可扩展的装置 |
CN101262380B (zh) * | 2008-04-17 | 2011-04-06 | 中兴通讯股份有限公司 | 一种用于fpga仿真的装置及方法 |
-
2009
- 2009-11-09 CN CN2009102107604A patent/CN101692209B/zh active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508813B (zh) * | 2011-10-11 | 2013-07-31 | 盛科网络(苏州)有限公司 | 单接口芯片及应用该芯片实现芯片与多tcam之间数据传输的方法 |
CN102508813A (zh) * | 2011-10-11 | 2012-06-20 | 盛科网络(苏州)有限公司 | 单接口芯片及应用该芯片实现芯片与多tcam之间数据传输的方法 |
CN103366823B (zh) * | 2013-06-18 | 2017-05-17 | 苏州雄立科技有限公司 | 一种三态内容可寻址存储器的测试电路及其方法 |
CN103366823A (zh) * | 2013-06-18 | 2013-10-23 | 苏州雄立科技有限公司 | 一种三态内容可寻址存储器的测试电路及方法 |
CN103580954A (zh) * | 2013-10-29 | 2014-02-12 | 盛科网络(苏州)有限公司 | 交换机芯片软件仿真验证的装置及方法 |
CN104678815A (zh) * | 2013-11-27 | 2015-06-03 | 京微雅格(北京)科技有限公司 | Fpga芯片的接口结构及配置方法 |
CN105679376A (zh) * | 2016-01-11 | 2016-06-15 | 盛科网络(苏州)有限公司 | 一种tcam自检功能的芯片实现方法 |
CN109921995A (zh) * | 2017-12-13 | 2019-06-21 | 华为技术有限公司 | 一种配置地址表的方法、fpga和应用该fpga的网络设备 |
CN109921995B (zh) * | 2017-12-13 | 2021-08-13 | 华为技术有限公司 | 一种配置地址表的方法、fpga和应用该fpga的网络设备 |
CN109905322A (zh) * | 2019-04-01 | 2019-06-18 | 盛科网络(苏州)有限公司 | 一种报文匹配信息预处理的方法及装置 |
CN109905322B (zh) * | 2019-04-01 | 2021-05-07 | 盛科网络(苏州)有限公司 | 一种报文匹配信息预处理的方法及装置 |
CN111027278A (zh) * | 2019-12-06 | 2020-04-17 | 盛科网络(苏州)有限公司 | 基于uvm提高tcam验证效率的方法及装置 |
CN111027278B (zh) * | 2019-12-06 | 2023-08-25 | 苏州盛科通信股份有限公司 | 基于uvm提高tcam验证效率的方法及装置 |
CN113806403A (zh) * | 2021-09-22 | 2021-12-17 | 浙江锐文科技有限公司 | 一种在智能网卡/dpu内降低查找匹配逻辑资源的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101692209B (zh) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101692209B (zh) | 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 | |
KR100849223B1 (ko) | Usb 장치 테스트 방법 및 그 시스템 | |
US8365133B2 (en) | Testing apparatus, testing method, and program | |
CN112732636A (zh) | 基于多fpga的芯片原型验证系统的配置方法、装置和设备 | |
CN112394281B (zh) | 测试信号并行加载转换电路和系统级芯片 | |
CN111400169B (zh) | 一种自动化生成用于测试软硬件的网表文件的方法及系统 | |
CN111046624A (zh) | 芯片模块接口时钟结构的构建方法、装置、设备及介质 | |
US20120051370A1 (en) | Method and device for analyzing transaction propagation in a multiprotocol network of a system on chip | |
CN110324204B (zh) | 一种在fpga中实现的高速正则表达式匹配引擎及方法 | |
CN113868065B (zh) | 一种测试和烧录叠封芯片的方法、叠封芯片 | |
CN201594253U (zh) | 一种采用fpga内嵌sram仿真tcam的电路设计装置 | |
CN104898991A (zh) | 一种基于自动化ral的寄存器访问方法及系统 | |
CN101458301B (zh) | 自动测试设备实现匹配测试的方法 | |
CN114091383A (zh) | 测试序列生成方法、装置、系统及相关设备 | |
US20090222778A1 (en) | Property generating apparatus, property generating method and program | |
US20080189095A1 (en) | Method and tool for generating simulation case for ic device | |
CN104866640A (zh) | 一种全fifo电路设计方法及其通用验证平台 | |
CN103457957B (zh) | 一种具有自适应功能的网络渗透测试系统及方法 | |
CN114490501B (zh) | 一种基于FPGA的Pattern文件下发加速方法及系统 | |
CN103530479B (zh) | 基于Perl的EDIF网表级电路的部分可测性设计系统及部分可测性设计方法 | |
CN112768444B (zh) | 集成电路芯片、数据分析系统及电子设备 | |
CN101290640B (zh) | 集成电路设计的验证方法及装置 | |
CN100527138C (zh) | 集成电路元件的模拟实例产生方法与装置 | |
CN111240908B (zh) | 处理器接口的验证方法、验证系统、电子设备及存储介质 | |
JP4918907B2 (ja) | テストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Patentee after: Suzhou Shengke Communication Co.,Ltd. Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd. |