CN103366823B - 一种三态内容可寻址存储器的测试电路及其方法 - Google Patents
一种三态内容可寻址存储器的测试电路及其方法 Download PDFInfo
- Publication number
- CN103366823B CN103366823B CN201310240761.XA CN201310240761A CN103366823B CN 103366823 B CN103366823 B CN 103366823B CN 201310240761 A CN201310240761 A CN 201310240761A CN 103366823 B CN103366823 B CN 103366823B
- Authority
- CN
- China
- Prior art keywords
- test
- circuit
- address
- priority encoder
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004458 analytical method Methods 0.000 claims abstract description 17
- 230000008439 repair process Effects 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 15
- 230000005284 excitation Effects 0.000 claims description 9
- 238000010998 test method Methods 0.000 claims description 8
- 238000003491 array Methods 0.000 claims description 3
- 235000013399 edible fruits Nutrition 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种三态内容可寻址存储器的测试电路及其方法,包括扫描链、向量生成电路、TCAM阵列模块、优先级编码器、测试结果分析电路和修复电路,扫描链将测试图形输入到优先级编码器输入端,向量生成电路提供各种测试图形给TCAM阵列和优先级编码器,测试结果分析电路通过分析优先级编码器的输出信号来完成测试和故障定位,修复电路则根据测试结果分析电路得出的故障定位信息来修复失效的单元,本发明还公开了利用上述测试电路来修复可寻址存储器的方法,通过插入向量生成电路,扫描链,分析优先级比较器的输出信号,先后完成优先级比较器测试,搜索不匹配测试和搜索匹配测试,并能对失效单元进行定位,完成电路的修复。
Description
技术领域
本发明涉及集成电路设计制造领域,具体来说,但不仅限于,内容可寻址存储器的测试方法。
背景技术
通常的存储器(RAM或ROM)使用地址来指示存储单元的位置,并且输出该位置存储单元中的数据。与此相对,三态内容可寻址存储器(TCAM)则接收外部检索数据,比较该检索数据与TCAM中存储的数据是否匹配,并且输出该匹配数据在CAM中的地址。由于与检索数据相一致的字不限于一个,因此,当TCAM中有多个字与检索数据相一致时,需要优先级编码器对匹配信号进行编码,并返回优先级最高的地址信号。
附图1是传统TCAM基本单元的结构图。TCAM的值被存储在SRAM中。如果D为0,DB为1,TCAM存储的值为0;如果D为1,DB为0,TCAM存储的值为1;如果D和DB都为0,TCAM存储的值为X。在搜索数据时,搜索数据会通过搜索线SL和SLB施加到比较管。搜索0时,SL为1,SLB为0;搜索1时,SL为0,SLB为1;搜索X时,SL和SLB为0。匹配线ML会被预充到1。在搜索操作时,如果检索数据与存储的数据匹配,ML保持为1。如果不匹配,ML则会被下拉到0。存储的数据或者搜索的数据为X时,表示匹配,ML保持为1。
附图2是由附图1所示基本单元组成的芯片的结构图。单元阵列中存储着数据。搜索数据通过搜索线(SL,Search Line)发送到CAM单元阵列,与存储在单元阵列中的数据进行比较。如果所存储的数据匹配搜索数据,则匹配线(ML,Match Line)的逻辑电平设为高,反之则为低。匹配线灵敏放大器(MLSA,Match Line Sensor Amplifier)检测匹配线电平。优先级编码器(PE,Priority Encoder)接收所有匹配线检测放大器的输出(MLSO),计算出优先级最高的匹配的字的地址。一般说来阵列中每个字(word)会有一个有效位(validbit)来控制,只有在有效位为高时,该字才会参与比较,否则该字的匹配线放大器的输出一直是不匹配。
随着集成电路的特征尺寸越来越小,规模越来越大,芯片失效的几率也越大。每颗芯片在正常工作前,都需要被完全测试。为了减少对自动测试设备(ATE)的依赖,降低成本,提高故障覆盖率,通常会在芯片内部加入自测试电路(BIST,Built-in Self Test)。对于存储芯片,通常还会加入自我修复电路(BISR,Built-in Self Repair),用冗余的行或列来替换失效的存储单元。
TCAM芯片中SRAM部分和读写的电路测试和普通SRAM芯片一致,可以利用EDA工具自动生成BIST电路。而搜索部分电路的BIST电路则需要专门添加。附图3是TCAM基本单元比较管常见的失效模型。其中图中的(A)部分发生了SOP(stuck open)断路故障,ML没有放电通道,只能一直保持在匹配状态,即不匹配的功能不正确。图中的(B)部分则发生了SON(stuck on)短路故障,ML一直放电,只能保持在不匹配状态,即匹配的功能不正确。
传统的测试方案,TCAM阵列部分和优先级编码器部分是分开分别测试的。附图4是TCAM阵列部分BIST的一种实现方式。对TCAM施加不同的测试激励,直接判断MLSA比较的结果是否正确并分析失效的位置。这种方式虽然能够直观快速的对比较结果进行分析判断,但是由于需要对所有字的结果进行处理,其面积的开销是十分巨大的。附图5则另一种实现方式,即将所有MLSA输出的结果通过扫描链(Scan Chain),逐位移出,然后进行分析。这种实现方式虽然降低了面积,但是需要将并行数据转成串行数据输出,这大大增加了测试的时间。
上述两种测试方法都是对匹配放大器的输出进行压缩分析,实际使用的时候一般还有优先级编码器,而且通常也只有优先级编码器的输出是可以利用的。而目前还缺少针对其是否有效的测试方案。同时,随着集成电路的特征尺寸越来越小,规模越来越大,集成芯片失效的几率也越大,而目前,TCAM搜索电路,特别是包含优先级编码器的搜索电路还缺少有效的测试方案,以能够在电路面积,测试时间及测试覆盖率之间取得优化。
发明内容
本发明的目的是提供一种通过分析优先级编码器的输出来测试TCAM比较电路的方法,通过这种方法,可以大大降低TCAM BIST电路的面积和测试的时间。同时本测试方法还可以对失效进行定位,提供位置信息给修复电路。
为实现上述目的,本发明采用了以下技术方案:
一种三态内容可寻址存储器的测试电路及其方法,该测试电路主要包括扫描链、向量生成电路、TCAM阵列模块、优先级编码器、测试结果分析电路和修复电路,其中:
扫描链将测试图形输入到优先级编码器输入端;
向量生成电路提供各种测试图形给TCAM阵列和优先级编码器;
测试结果分析电路通过分析优先级编码器的输出信号来完成测试和故障定位;
修复电路则根据测试结果分析电路得出的故障定位信息来修复失效的单元。
同时,本发明还公开了一种利用上述测试电路来修复含优先级编码器的三态内容可寻址存储器的方法,具体包括如下步骤:
步骤一:利用扫描链电路完成优先级编码器的测试:向量生成电路生成各种测试激励,由SI通过扫描链串行输入,并施加到优先级编码器的输入端,测试结果分析电路通过分析优先级编码器的输出信号来完成测试和故障定位;
步骤二:在确保优先级编码器没有失效后,完成搜索不匹配时的测试和修复:利用向量生成电路生成各种测试激励,作为搜索数据施加到TCAM芯片,该数据与TCAM内部存储的数据都不匹配,通过分析优先级编码器的输出信号来完成测试和修复工作;
步骤三:完成搜索匹配时的测试和修复:利用向量生成电路生成各种测试激励,作为搜索数据施加到TCAM芯片,该数据与TCAM内部存储的数据匹配,通过分析优先级编码器是否有错误的输出来完成测试和修复工作。
优选地,上述步骤二中搜索不匹配时的测试和修复方法具体包括如下步骤:
(1)首先用写命令将阵列初始化,使每个字具有相同值;
(2)搜索数据,使搜索的数据与阵列中存储的值有1比特不匹配,此时理论上应该没有数据匹配,如果有匹配,则说明有错误;错误的单元行地址就是优先级编码器输出的地址,列地址就是搜索的数据中不匹配的那个比特;根据该地址,可以选择合适的修复方式对该失效单元进行修复;修复完成后,重复搜索操作,确保该不匹配的搜索线上,没有失效单元;
(3)重复上述两个步骤,直至所有的搜索数据的每个比特都被测试及修复;
(4)重复步骤(1)到(3),将初始值写成与步骤(1)中完全相反的值。
优选地,上述步骤三中搜索匹配时的测试和修复方法具体包括如下步骤:
(1)首先用写命令将阵列初始化,使每个字具有相同值;
(2)搜索数据,使搜索的数据与阵列中存储的值相同,此时理论上应该匹配,优先级编码器应该返回优先级最高的地址;如果返回的匹配地址符合预期,则说明该地址的字没有错误,则将该字的有效位置0,使其不再参与搜索,可以使下次搜索时优先级编码器返回次高优先级的地址;如果返回的匹配地址不符合预期,则说明该预期地址的字有错误,需要被修复,此时已经可以修复该行;如果是列修复,还需要确定失效的列地址;
(3)在确定失效的列地址时,可以先简单的判断该字是否可以被列修复来节省时间,将该字的所有位都设为匹配,搜索数据的所有位也都为匹配,此时理论上应该返回预期的匹配地址;如果没有返回预期的地址,说明不能被列修复;如果返回地址符合预期,说明可以被列修复,需要在下述步骤(4)中确定具体的列地址;
(4)通过将该字的比特单元逐次屏蔽来确定是哪一位或哪几位失效;将该字的一个或几个比特写成X,其余比特是步骤(1)中写入的初始值,搜索数据与该字是一致的;如果优先级编码器返回符合预期的地址,则说明该比特错误,可对其进行列修复;如果优先级编码器返回地址不符合预期,则说明不是该比特错误,继续下一批比特的测试;在所有比特都被测试并修复后,将该字写成步骤(1)中的初始值,搜索该字,检查是否返回了正确的地址,确定修复是否成功;
(5)重复步骤(2)至(4)直至所有的字地址都被优先级编码器逐次编码;
(6)重复步骤(1)到(5),将初始值写成与(1)完全相反的值。
本方法能够对含有优先级编码器的TCAM芯片进行有效的测试,并能对失效单元进行定位,提供出详细的位置信息完成电路的修复。附图4中需要对n个匹配线检测放大器输出进行分析,而本方案只需对log2(n)个匹配地址进行分析,这大大简化了电路,降低了版图的面积。同时,相比与附图5中的方法,本测试方法每施加一个测试图形后,就可对测试结果进行分析,而附图5的方法需要先花费n个时钟周期将测试结果逐位串行移出后才能分析。对本方法附图6中的步骤2,附图5方法需要n*l个周期来完成,而本方法只需要l个时钟周期就可完成。虽然在附图6的步骤3中,本方法会比附图5中的方法多出n个时钟周期,但对整个流程来说,本方法仍然大大降低了测试时间。
附图说明:
附图1:TCAM基本单元的结构图和有效工作模式的真值表;
附图2:TCAM芯片的结构图;
附图3:基本单元比较管常见失效模型;
附图4:传统搜索电路BIST的一种实现;
附图5:传统搜索电路BIST的另一种实现;
附图6:本发明流程示意图;
附图7:本发明搜索电路BIST的结构图;
附图8:步骤搜索不匹配时的功能测试和修复的具体实现;
附图9:步骤搜索匹配时的功能测试和修复的具体实现;
附图10:附图9中字J逐位测试的一种具体实现。
具体实施方式:
本方法能够完成含优先级编码器的TCAM的内建自测试和对故障的定位和修复,下面结合附图对本发明的具体实施方式进行详细描述。
附图6是本测试方法的主要流程图,其步骤如下:
1.利用扫描链电路完成优先级编码器的测试:附图7中的向量生成电路生成各种测试激励,由SI通过扫描链串行输入,并施加到优先级编码器的输入端,通过分析优先级编码器的输出信号来完成测试和故障定位。
2.在确保优先级编码器没有失效后,完成搜索不匹配时的测试和修复:利用附图7中的向量生成电路生成各种测试激励,作为搜索数据施加到TCAM芯片,该数据与TCAM内部存储的数据都不匹配,测试结果分析电路通过分析优先级编码器的输出信号来完成测试和修复工作。
3.完成搜索匹配时的测试和修复:利用附图7中的向量生成电路生成各种测试激励,作为搜索数据施加到TCAM芯片,该数据与TCAM内部存储的数据匹配,测试结果分析电路通过分析优先级编码器是否有错误的输出来完成测试和修复工作。
附图7是该方法所对应的BIST电路的结构图,该电路主要包括扫描链、向量生成电路、TCAM阵列模块、优先级编码器、测试结果分析电路和修复电路,其中:
1.扫描链将测试图形输入到优先级编码器输入端;
2.向量生成电路提供各种测试图形给TCAM阵列和优先级编码器;
3.测试结果分析电路通过分析优先级编码器的输出信号来完成测试和故障定位;
4.修复电路则根据测试结果分析电路得出的故障定位信息来修复失效的单元。
附图8是步骤2搜索不匹配时的测试和修复方法的具体实现。
1.1首先用写命令将阵列初始化,使每个字具有相同值
1.2搜索数据,使搜索的数据与阵列中存储的值有1比特不匹配。此时理论上应该没有数据匹配。如果有匹配,则说明有错误。错误的单元行地址就是优先级编码器输出的地址,列地址就是搜索的数据中不匹配的那个比特。根据该地址,可以选择合适的修复方式对该失效单元进行修复。修复完成后,重复搜索操作,确保该不匹配的搜索线上,没有失效单元。
1.3重复上述步骤,直至所有的搜索数据的每个比特都被测试及修复。
1.4重复步骤1.1到1.3,将初始值写成与1.1中完全相反的值。
附图9是步骤3搜索匹配时的测试和修复方法的具体实现。
1.1首先用写命令将阵列初始化,使每个字具有相同值
1.2搜索数据,使搜索的数据与阵列中存储的值相同。此时理论上应该匹配,优先级编码器应该返回优先级最高的地址。如果返回的匹配地址符合预期,则说明该地址的字没有错误,则将该字的有效位置0,使其不再参与搜索,可以使下次搜索时优先级编码器返回次高优先级的地址。如果返回的匹配地址不符合预期,则说明该预期地址的字有错误,需要被修复。此时已经可以修复该行。如果是列修复,还需要确定失效的列地址。
1.3在确定失效的列地址时,可以先简单的判断该字是否可以被列修复来节省时间。即将该字的所有位都设为X(匹配),搜索数据的所有位也都为X(匹配),此时理论上应该返回预期的匹配地址。如果没有返回预期的地址,说明不能被列修复。如果返回地址符合预期,说明可以被列修复,需要在步骤1.4中确定具体的列地址。
1.4通过将该字的比特单元逐次屏蔽来确定是哪一位或哪几位失效。将该字的一个或几个比特写成X,其余比特是步骤1.1写入的初始值,搜索数据与该字是一致的。如果优先级编码器返回符合预期的地址,则说明该比特错误,可对其进行列修复。如果优先级编码器返回地址不符合预期,则说明不是该比特错误,继续下一批比特的测试。在所有比特都被测试并修复后,将该字写成步骤1.1中的初始值,搜索该字,检查是否返回了正确的地址,确定修复是否成功。
1.5重复步骤1.2至1.4直至所有的字地址都被优先级编码器逐次编码。
1.6重复步骤1.1到1.5,将初始值写成与1.1完全相反的值。
以上所述仅为本发明的较佳实施方式而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种三态内容可寻址存储器的测试方法,其特征在于:包括一测试电路,该测试电路主要包括扫描链、向量生成电路、TCAM阵列模块、优先级编码器、测试结果分析电路和修复电路,其中:扫描链将测试图形输入到优先级编码器输入端;向量生成电路提供各种测试图形给TCAM阵列和优先级编码器;测试结果分析电路通过分析优先级编码器的输出信号来完成测试和故障定位;修复电路则根据测试结果分析电路得出的故障定位信息来修复失效的单元;其方法包括如下步骤:步骤一:利用扫描链电路完成优先级编码器的测试:向量生成电路生成各种测试激励,由SI通过扫描链串行输入,并施加到优先级编码器的输入端,测试结果分析电路通过分析优先级编码器的输出信号来完成测试和故障定位;步骤二:在确保优先级编码器没有失效后,完成搜索不匹配时的测试和修复:利用向量生成电路生成各种测试激励,作为搜索数据施加到TCAM芯片,该数据与TCAM内部存储的数据都不匹配,通过分析优先级编码器的输出信号来完成测试和修复工作;步骤三:完成搜索匹配时的测试和修复:利用向量生成电路生成各种测试激励,作为搜索数据施加到TCAM芯片,该数据与TCAM内部存储的数据匹配,通过分析优先级编码器是否有错误的输出来完成测试和修复工作。
2.根据权利要求1所述的一种三态内容可寻址存储器的测试方法,其特征在于,上述步骤二中搜索不匹配时的测试和修复方法具体包括如下步骤:
(1)首先用写命令将阵列初始化,使每个字具有相同值;
(2)搜索数据,使搜索的数据与阵列中存储的值有1比特不匹配,此时理论上应该没有数据匹配,如果有匹配,则说明有错误;错误的单元行地址就是优先级编码器输出的地址,列地址就是搜索的数据中不匹配的那个比特;根据该地址,可以选择合适的修复方式对该失效单元进行修复;修复完成后,重复搜索操作,确保该不匹配的搜索线上没有失效单元;
(3)重复上述步骤(2),直至所有的搜索数据的每个比特都被测试及修复;
(4)重复步骤(1)到(3),此时将初始值写成与步骤(1)中完全相反的值。
3.根据权利要求1所述的一种三态内容可寻址存储器的测试方法,其特征在于,上述步骤三中搜索匹配时的测试和修复方法具体包括如下步骤:
(1)首先用写命令将阵列初始化,使每个字具有相同值;
(2)搜索数据,使搜索的数据与阵列中存储的值相同,此时理论上应该匹配,优先级编码器应该返回优先级最高的地址;如果返回的匹配地址符合预期,则说明该地址的字没有错误,则将该字的有效位置0,使其不再参与搜索,使下次搜索时优先级编码器返回次高优先级的地址;如果返回的匹配地址不符合预期,则说明该预期地址的字有错误,需要被修复,此时已经能够修复该行;如果是列修复,还需要确定失效的列地址;
(3)在确定失效的列地址时,先简单判断该字是否能够被列修复来节省时间,将该字的所有位都设为匹配,搜索数据的所有位也都为匹配,此时理论上应该返回预期的匹配地址;如果没有返回预期的地址,说明不能被列修复;如果返回地址符合预期,说明能够被列修复,需要在下述步骤(4)中确定具体的列地址;
(4)通过将该字的比特单元逐次屏蔽来确定是哪一位或哪几位失效;将该字的一个或几个比特写成X,其余比特是步骤(1)中写入的初始值,搜索数据与该字是一致的;如果优先级编码器返回符合预期的地址,则说明该比特错误,对其进行列修复;如果优先级编码器返回地址不符合预期,则说明不是该比特错误,继续下一批比特的测试;在所有比特都被测试并修复后,将该字写成步骤(1)中的初始值,搜索该字,检查是否返回了正确的地址,确定修复是否成功;
(5)重复步骤(2)至(4)直至所有的字地址都被优先级编码器逐次编码;
(6)重复步骤(1)到(5),此时将初始值写成与步骤(1)完全相反的值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310240761.XA CN103366823B (zh) | 2013-06-18 | 2013-06-18 | 一种三态内容可寻址存储器的测试电路及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310240761.XA CN103366823B (zh) | 2013-06-18 | 2013-06-18 | 一种三态内容可寻址存储器的测试电路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103366823A CN103366823A (zh) | 2013-10-23 |
CN103366823B true CN103366823B (zh) | 2017-05-17 |
Family
ID=49367984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310240761.XA Active CN103366823B (zh) | 2013-06-18 | 2013-06-18 | 一种三态内容可寻址存储器的测试电路及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103366823B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103744012B (zh) * | 2014-01-09 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 并行测试装置及测试方法 |
CN103915114A (zh) * | 2014-04-01 | 2014-07-09 | 苏州无离信息技术有限公司 | 高密度三态内容可寻址存储器单元结构 |
CN103985417A (zh) * | 2014-05-21 | 2014-08-13 | 大连梯耐德网络技术有限公司 | 一种基于fpga的tcam板级bist方法及其系统 |
CN105551527B (zh) * | 2014-11-03 | 2018-10-09 | 龙芯中科技术有限公司 | Cam的测试电路、测试方法和装置 |
CN105791125B (zh) * | 2014-12-26 | 2020-03-17 | 中兴通讯股份有限公司 | 一种三态内容寻址存储器中写数据的方法和装置 |
CN112216335B (zh) * | 2019-07-09 | 2022-12-02 | 长鑫存储技术有限公司 | 存储器故障处理方法和装置 |
CN113380314B (zh) * | 2021-06-18 | 2024-05-14 | 广东利扬芯片测试股份有限公司 | 存储器修复测试方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101692209A (zh) * | 2009-11-09 | 2010-04-07 | 盛科网络(苏州)有限公司 | 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 |
CN201594253U (zh) * | 2009-11-09 | 2010-09-29 | 盛科网络(苏州)有限公司 | 一种采用fpga内嵌sram仿真tcam的电路设计装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9406381B2 (en) * | 2010-08-01 | 2016-08-02 | Gsi Technology Israel Ltd. | TCAM search unit including a distributor TCAM and DRAM and a method for dividing a database of TCAM rules |
-
2013
- 2013-06-18 CN CN201310240761.XA patent/CN103366823B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101692209A (zh) * | 2009-11-09 | 2010-04-07 | 盛科网络(苏州)有限公司 | 一种采用fpga内嵌sram仿真tcam的电路设计方法及装置 |
CN201594253U (zh) * | 2009-11-09 | 2010-09-29 | 盛科网络(苏州)有限公司 | 一种采用fpga内嵌sram仿真tcam的电路设计装置 |
Non-Patent Citations (2)
Title |
---|
基于March 算法的三态内容寻址存储器的故障诊断及实现;王莉等;《成都信息工程学院学报》;20110228;第26卷(第1期);第3节 * |
抗软错误TCAM设计;王明华;《中国优秀硕士学位论文全文数据库信息科技辑》;20111215;第13页,第21页,图2-3,图2-11,图2-13 * |
Also Published As
Publication number | Publication date |
---|---|
CN103366823A (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103366823B (zh) | 一种三态内容可寻址存储器的测试电路及其方法 | |
US8873318B2 (en) | Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs | |
US7200786B2 (en) | Built-in self-analyzer for embedded memory | |
EP2092529B1 (en) | Embedded memory repair on the basis of fuse burn state machine and a fuse download state machine | |
US6574757B1 (en) | Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory | |
US7149924B1 (en) | Apparatus, method, and system having a pin to activate the self-test and repair instructions | |
US6971054B2 (en) | Method and system for determining repeatable yield detractors of integrated circuits | |
CN101763901B (zh) | 在片自测试自修复方法 | |
US20060242492A1 (en) | Method and apparatus for masking known fails during memory tests readouts | |
US20060028891A1 (en) | Built-in self diagnosis device for a random access memory and method of diagnosing a random access memory | |
KR20020093642A (ko) | 메모리 테스트 정보를 저장하기 위한 방법 및 장치 | |
CN110289041A (zh) | 一种系统芯片中bist与ecc结合的存储器检测装置 | |
Du et al. | At-speed built-in self-repair analyzer for embedded word-oriented memories | |
US20130051158A1 (en) | Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit | |
Lee et al. | Dynamic built-in redundancy analysis for memory repair | |
Manasa et al. | Implementation of BIST technology using March-LR algorithm | |
Cho et al. | A very efficient redundancy analysis method using fault grouping | |
US6711705B1 (en) | Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method | |
Huang et al. | Raisin: Redundancy analysis algorithm simulation | |
US7596728B2 (en) | Built-in self repair circuit for a multi-port memory and method thereof | |
CN105097049B (zh) | 一种用于多页存储阵列的损坏单元片内统计系统 | |
Choi et al. | Optimal spare utilization in repairable and reliable memory cores | |
Wang et al. | Fault Pattern Oriented Defect Diagnosis for Memories. | |
Niggemeyer et al. | Diagnostic testing of embedded memories based on output tracing | |
Zou et al. | Speeding up effect-cause defect diagnosis using a small dictionary |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Test Circuit and Method for Three State Content Addressable Memory Granted publication date: 20170517 Pledgee: Bank of Communications Ltd. of Suzhou Wuzhong branch Pledgor: Suzhou Xiongli Technology Co.,Ltd. Registration number: Y2024980008339 |
|
PE01 | Entry into force of the registration of the contract for pledge of patent right |