CN103915114A - 高密度三态内容可寻址存储器单元结构 - Google Patents
高密度三态内容可寻址存储器单元结构 Download PDFInfo
- Publication number
- CN103915114A CN103915114A CN201410127888.5A CN201410127888A CN103915114A CN 103915114 A CN103915114 A CN 103915114A CN 201410127888 A CN201410127888 A CN 201410127888A CN 103915114 A CN103915114 A CN 103915114A
- Authority
- CN
- China
- Prior art keywords
- tcam
- unit
- content addressable
- ternary content
- addressable memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明公开了一种高密度三态内容可寻址存储器单元结构,包括预充放大电路,预充放大电路连接有包含在TCAM单元内的比较电路,所述TCAM单元还包括连接在比较电路上的一对RAM单元。传统TCAM的单元面积很大,在大容量TCAM芯片中,整体芯片面积也很大,严重影响到产品的良率以及成本,本技术提出了一种新型的TCAM单元,单元的晶体管数量由16个降低到了10个,预计面积可以比原先降低30%到40%,大大降低了产品成本。
Description
技术领域
本发明涉及存储器领域,具体而言,涉及一种高密度三态内容可寻址存储器单元结构。
背景技术
随着网络应用对网络带宽需求的不断增加,特别是在线音频、视频节目的普及,IPV6的步步推广,网络安全的需求,导致各种数据查找不断增加,高速查找搜索芯片三态内容可寻址内存(Ternary Content Addressable Memory,以下文内简称为TCAM)广泛地使用在网络通信系统中。
TCAM的原理是表项中的每个比特有三种逻辑态(0,1,x)。在一个表项写入到TCAM中时,通过关键字与掩码组成的序偶(关键字,掩码)确定表项中写入的信息。比如序偶(11000101,11110000)写入到TCAM芯片中为1100xxxx。当输入的索引关键字进行匹配比较时,只要输入的信息满足1100xxxx的结构,而不管x比特为0或1,都表示关键字与该表项匹配。另外,当有多个匹配的表项时,返回地址最低的一个表项。传统TCAM单元结构如图1所示。
由于TCAM具有很高的查找速度,因此TCAM可以满足骨干路由器的高速查找要求。但是由于传统TCAM的一个单元需要16个晶体管,TCAM 单元面积很大,TCAM产品的成本很高。而且,传统TCAM单元中包含了两个传统的6T SRAM,在先进工艺中读写稳定性问题变得相当严重。
发明内容
本发明的目的在于克服现有技术存在的以上问题,提供一种高密度三态内容可寻址存储器单元结构,将传统16T TCAM 单元中的标准6T SRAM 单元替换为3T的动态RAM结构,降低了产品面积,提高了产品的稳定性。
为实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:
一种高密度三态内容可寻址存储器单元结构,包括预充放大电路,预充放大电路连接有包含在TCAM单元内的比较电路,所述TCAM单元还包括连接在比较电路上的一对RAM单元。
进一步的,所述RAM单元由核心存储管、读取管和写入管构成。
本发明的有益效果是:
传统TCAM的单元面积很大,在大容量TCAM芯片中,整体芯片面积也很大,严重影响到产品的良率以及成本,本技术提出了一种新型的TCAM单元,单元的晶体管数量由16个降低到了10个,预计面积可以比原先降低30%到40%,大大降低了产品成本。
传统TCAM单元中包含了两个传统的6T SRAM模块,它们在先进工艺中的读写稳定性不太好,而本发明中的代替技术RAM的读写是分开控制的,所以互不干扰,有效解决了这一问题。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为传统的16T TCAM单元结构图;
图2为本发明的10T TCAM单元结构图。
图中标号说明:1、预充放大电路,2、TCAM单元,3、比较电路,4、RAM单元,T1、核心存储管,T2、读取管,T3、写入管。
具体实施方式
下面将参考附图并结合实施例,来详细说明本发明。
参照图2所示,一种高密度三态内容可寻址存储器单元结构,包括预充放大电路1,预充放大电路1连接有包含在TCAM单元2内的比较电路3,所述TCAM单元2还包括连接在比较电路3上的一对RAM单元4。所述RAM单元4由三个晶体管构成。对RAM存储单元而言,三个晶体管分别为核心存储管T1,读取管T2和写入管T3,其中读取管T2源端和核心存储管T1的漏极相连,实现读取功能。写入管T3的漏极和核心存储管T1的栅极相连,实现电荷写入功能。当WWL1打开时,可以从WBL1写入数据,而RWL1打开时,可以从RBL1读出数据。对于左边的存储单元工作原理相同。因为“读”和“写”分别有自身的字线和位线,所以二者完全不会互相干扰,有效提高了存储单元的稳定性。
对于整体的TCAM 单元而言,当左右两边的存储单元都为“0”时,由于ML不受SL1,SL2控制,始终输出“1”,这就是TCAM 单元的“X”态。而当左右两边存储的值和SL1,SL2,不匹配时ML也为“0”。当左右两边存储的值和SL1,SL2匹配时ML也为“1”,这就实现了TCAM 单元“1”,“0”,“X”三种状态的存储和比较判断。
将传统16T TCAM 单元中的标准6T SRAM 单元替换为3T的动态RAM结构。这样,原先6T SRAM 存储单元的功能被3T的动态RAM单元代替,从而有效降低了单元面积,而实现的功能和原先则完全一致。而且本方案所采用3T动态RAM单元,将读写的字线和位线完全分开,从而避免了读写互相干扰的问题。这一问题在先进半导体工艺(40nm以上)中已经成为影响存储操作稳定性的重要问题。
这种单元结构减少了晶体管的使用数目。从传统的16个晶体管减少到10个晶体管。这种10T的TCAM比传统的16T TCAM少了6个晶体管,而实现的功能却是完全一致的,所以利用这种10T TCAM单元所设计的产品面积就会小很多,从而有效地降低了大容量TCAM的成本。同时,芯片面积的减少也对提高产品良率有很大作用。另外,由于传统TCAM单元中包含了两个传统的6T SRAM,在先进工艺中读写稳定性会有一些问题。而本发明所用的存储单元,读写是完全分开的,从而避免了读写稳定性的问题。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种高密度三态内容可寻址存储器单元结构,包括预充放大电路(1),预充放大电路(1)连接有包含在TCAM单元(2)内的比较电路(3),其特征在于:所述TCAM单元(2)还包括连接在比较电路(3)上的一对RAM单元(4)。
2.根据权利要求1所述的高密度三态内容可寻址存储器单元结构,其特征在于:所述RAM单元(4)由核心存储管(T1)、读取管(T2)和写入管(T3)构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410127888.5A CN103915114A (zh) | 2014-04-01 | 2014-04-01 | 高密度三态内容可寻址存储器单元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410127888.5A CN103915114A (zh) | 2014-04-01 | 2014-04-01 | 高密度三态内容可寻址存储器单元结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103915114A true CN103915114A (zh) | 2014-07-09 |
Family
ID=51040734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410127888.5A Pending CN103915114A (zh) | 2014-04-01 | 2014-04-01 | 高密度三态内容可寻址存储器单元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103915114A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421265B1 (en) * | 2001-03-22 | 2002-07-16 | Integrated Devices Technology, Inc. | DRAM-based CAM cell using 3T or 4T DRAM cells |
CN1540669A (zh) * | 2003-04-25 | 2004-10-27 | ���ǵ�����ʽ���� | 按内容寻址的存储器器件 |
CN1645514A (zh) * | 2003-12-25 | 2005-07-27 | 株式会社日立制作所 | 半导体器件 |
CN101620623A (zh) * | 2009-08-12 | 2010-01-06 | 杭州华三通信技术有限公司 | 内容可寻址存储器表项管理方法和装置 |
CN103366823A (zh) * | 2013-06-18 | 2013-10-23 | 苏州雄立科技有限公司 | 一种三态内容可寻址存储器的测试电路及方法 |
-
2014
- 2014-04-01 CN CN201410127888.5A patent/CN103915114A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421265B1 (en) * | 2001-03-22 | 2002-07-16 | Integrated Devices Technology, Inc. | DRAM-based CAM cell using 3T or 4T DRAM cells |
CN1540669A (zh) * | 2003-04-25 | 2004-10-27 | ���ǵ�����ʽ���� | 按内容寻址的存储器器件 |
CN1645514A (zh) * | 2003-12-25 | 2005-07-27 | 株式会社日立制作所 | 半导体器件 |
CN101620623A (zh) * | 2009-08-12 | 2010-01-06 | 杭州华三通信技术有限公司 | 内容可寻址存储器表项管理方法和装置 |
CN103366823A (zh) * | 2013-06-18 | 2013-10-23 | 苏州雄立科技有限公司 | 一种三态内容可寻址存储器的测试电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI412037B (zh) | Ten - transistor static random access memory architecture | |
CN104299644B (zh) | 一种同时提高读噪声容限和写裕度的12管sram单元电路 | |
US20160260475A1 (en) | Multiport memory cell having improved density area | |
US10387047B2 (en) | Memory circuit with improved read and write access | |
CN104360825B (zh) | 一种混合内存系统及其管理方法 | |
CN101572122A (zh) | 新型sram单元阵列结构 | |
JP2017532710A5 (zh) | ||
CN104484128A (zh) | 基于一读一写存储器的多读多写存储器及其实现方法 | |
CN103971733B (zh) | 低功耗sram单元电路结构 | |
CN102157195B (zh) | 低电压静态随机存储器单元、存储器和写操作方法 | |
CN102360567A (zh) | 一种自动调节传输管与下拉管强度的8管存储单元 | |
CN204102573U (zh) | 一种同时提高读噪声容限和写裕度的新型12管sram单元电路 | |
CN102332288B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
CN104035897A (zh) | 一种存储控制器 | |
CN103023782B (zh) | 一种访问三态内容寻址存储器的方法及装置 | |
CN105702281A (zh) | 一种基于分级位线结构的sram半选干扰消除结构 | |
CN103915114A (zh) | 高密度三态内容可寻址存储器单元结构 | |
CN102332296B (zh) | 一种存储器电路的数据读取及数据写入方法 | |
CN103811047A (zh) | 一种基于分块dram的低功耗刷新方法 | |
TWI405206B (zh) | The low voltage content can be addressed by the memory of the read and compare circuit | |
US20190341100A1 (en) | Carbon nanotube ternary sram cell with improved stability and low standby power | |
Kumar | SRAM Cell Design with minimum number of Transistor | |
CN101840728A (zh) | 一种双端sram单元 | |
CN108766494A (zh) | 一种具有高读噪声容限的sram存储单元电路 | |
CN103226971B (zh) | 一种防止数据破坏的cam快速回写电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140709 |