CN101763901B - 在片自测试自修复方法 - Google Patents

Abstract

本发明属于集成电路设计领域，具体为一种能够在加电工作的情况下不依赖于外部设备进行芯片的自测试，并能根据测试结果进行自修复的方法。该方法中的自测试，可以应用于芯片内的所有结构和部分；该方法中的自修复，可以应用于芯片内的所有具有备份单元的结构和部分。基于该方法的自测试自修复过程分为两个阶段：第一阶段为测试、修复阶段，首先进行自测试，根据测试结果使用备份单元来替换失效单元；第二阶段为重测阶段，若未检测出错误，则完成在片自测试自修复，否则产生不可修复信号，供外部检测。本发明以较低代价实现在片自测试自修复，使用备份单元替换出错部分，提高了芯片的良率和可靠性，也有效地减少了测试时间、降低测试成本。

Description

在片自测试自修复方法

技术领域

本发明涉及集成电路设计领域，尤其涉及集成电路测试领域。

背景技术

随着技术的进步，在集成电路设计领域，多核结构、在SOC系统中集成更多的逻辑单元、IP核、存储器已经成为发展趋势，随着对功能的需求和对性能的要求不断提升，芯片中高速高带宽系统总线的应用也越来越多，32位、64位的系统总线位宽已很常见，更宽的128位片内总线也开始有较普遍的应用。系统集成度提高导致的另一个问题是芯片对外管脚数目的增加。

在逻辑单元测试方面，由于被测单元较多，如果按照串行的顺序，依次测试各被测单元，需要很长的测试时间，增加了测试成本；如果以并行的方式测试各被测单元，则需要有大量的测试引脚，增加了制造成本。此外，对于算术、逻辑等功能的测试与对存储器的测试不同，与输出结果相对应的参考值很难通过简单逻辑得到，往往需要大量的高速存储器来保存参考值，也增加了芯片的成本。同时，逻辑单元数目的增加直接导致芯片良率的下降。如何在逻辑单元自测试时用少量的存储空间保存参考值，并实现逻辑单元自修复，是一个需要解决的问题。

专利号为7149924的美国专利“Apparatus，method，and system having a pin toactive the self-test and repair instructions”和专利号为7213185的美国专利“Built-in self test circuit for integrated circuits”均提出了逻辑自测试的方法，未涉及自修复，与本发明不同。

申请号为03116193.6的中国专利“可自测试的带微处理器的智能卡芯片”提出了一种不必连接外部测试设备，就可以进行该智能卡芯片的测试和验证的设计，能减少测试时间、降低测试成本。但该专利是针对带微处理器的智能卡芯片的逻辑自测试，未涉及自修复，与本发明不同。

申请号为200710304267.X的中国专利“一种片上多核处理器的测试电路及其可测试性设计方法”采用片上数据通路广播的方式，减少了多核处理器测试时间，降低了测试成本。但芯片依然需要对外的测试引脚，需要外部测试设备给予测试激励并由外部测试设备判断结果是否正确，不是自测试，与本发明不同。

随着逻辑单元、模拟单元数量的增多，一个或部分单元失效将引起整个芯片失效，由此导致生产出的芯片良率明显降低。在某些特殊的应用领域和场合，如军事、航天等领域，恶劣的环境很容易导致在使用时，芯片内一个或部分单元失效，从而导致整个系统崩溃，给用户带来严重的损失或灾难性的后果。如果芯片中对良率影响较大的单元存在具有相同功能的备份单元，就可以用以修复失效的芯片。

专利号为7185225、7313723、7340644、7373547及公开号为2006/0001669、2007/0055907的一系列美国专利“Self-reparable semiconductor and methodthereof”及申请号为03134804.1的中国专利“自修复半导体及其方法”和申请号为200410073737.2的中国专利“自修复半导体及其系统”，提出了一种用备用功能单元中的子功能单元取代有缺陷的子功能单元，有用备份单元替换失效单元的思想，但在实现上采用了复杂的算法和熔丝(保险丝)技术，且无片内的自测试，与本专利有本质不同。

存储器的密度较大，导致存储器的故障率要比同样面积的其他逻辑电路高，且随着存储器占整个芯片的比例日益增大，存储器的良率越来越低，使得整个芯片的良率也随之下降。一旦存储器发生故障，整个芯片即失效。

为应对该问题，通常都在存储器中加入冗余行或冗余列，使其在封装前，封装后，以及在使用时，可以使用冗余行或列替换损坏的行或列，提高存储器的良率和芯片的使用寿命。

通常存储器的检测都是使用片外的自动测试设备测试存储器是否发生故障，若发生故障并检测到该存储器可修复，则根据记录下来的故障位置使用激光或高电压(一般为11～20伏)等方式对相应的熔丝或反熔丝进行处理，实现修复。

采用片外的自动测试设备对存储器进行测试需要花费较长的时间，为缩短测试时间，通常在存储器中加入内建自测试(BIST)电路。自测试电路将自己生成的数据写入到存储器中，再从存储器读出数据与期望值进行比较，并把测试结果传递给外部系统。外部系统通过传递过来的数据，确定存储器是否出现故障，以及出现故障的存储单元的准确位置，然后使用激光或高电压等方式对相应的熔丝或反熔丝进行处理，实现修复。

为了在提高存储器和芯片良率的基础上降低测试和修复成本，已经有将内建自测试(BIST)电路和内建自修复(BISR)模块结合起来的存储器设计，测试和修复损坏的存储器。内建自修复单元可以根据一定的算法来自动判定并记录存储器的故障位置，但在修复时，仍然依赖于使用激光或高电压等方式对相应的熔丝或反熔丝进行处理，实现修复。这是一个较为耗时的复杂处理过程，而且意味着成本的增加。

经过文献和专利检索，国内外在此方法上已经有了比较多的研究，该技术已经成为现代存储器中不可缺少的部分。

专利号为7085971的美国专利“ECC based system and method for repairingfailed memory elements”，提出了一种集成电路中自修复失效单元的方法。这种方法使用逻辑电路来自动鉴别和记录错误单元，通过使用激光或高电压对相应熔丝或反熔丝进行处理，用冗余存储单元永久的替代失效单元，实现自修复。该专利所发布的存储器修复时需要借助外部设备，与本专利不同。

专利号为7222271的美国专利“Method for repairing hardware faults inmemory chips”，提出了一种对存储器中错误单元从检测到修复的方法。这种方法先根据一种错误鉴定算法检查出存储器中错误的位并判断其地址。当电路检查到存储器出错后，将发出一个信号使电路进入修复模式采用激光烧断熔丝的方式进行修复。该专利使用较为复杂的测试算法，且修复时需要借助外部设备，与本专利不同。

专利号为00119316.3中国专利“集成电路半导体器件及其内建存储器自修复电路和方法”，提出了一种拥有行冗余和列冗余的存储结构，并提供一种尽可能多的替换掉受损单元的算法，涉及填表等复杂操作。该专利采用了复杂的检测和修复算法，且未涉及修复方式，与本专利不同。

在片内总线和对外管脚方面，经过文献和专利检索，未发现有相关国内外专利。

综上所述，现有的自测试自修复方法或是采用复杂度较高的算法，自测试、自修复单元较为复杂，或是在修复时采用熔丝、反熔丝的方式，增加了成本。如果能有一种方法普通工艺下，简便地实现芯片在片自测试自修复，就可以修复失效的芯片，提高良率；如果还能在工作期间进行自测试，用备份单元替代失效单元，就可以增加芯片和系统可靠性，延长使用寿命。

发明内容

本发明针对现有技术的不足，提出了一种在片的自测试和自修复的方法，采用较为简单的测试算法，可以直接使用简单的电路实现存储器的修复，仅使用普通工艺即可实现，不需要使用熔丝或反熔丝方式来实现修复，完全不依赖外部设备。

本发明采用以下技术方案实现：

本发明的基本思路是采用自测试单元对芯片内部进行测试，然后把测试结果传递给自修复单元，利用备份的单元对失效单元进行自修复。所述的自测试、自修复通常在芯片加电后、工作前进行，即每次加电后立即进行自测试和自修复，保证之后芯片的正常工作，不需使用外接测试系统或修复系统，在生产后测试(production test)时，能显著缩短测试时间，同时不必用物理记号固化测试结果，使该在片自测试自修复结构简单、有效。虽然本发明为在片自测试自修复方法，但所述的测试方法，不仅在片内自测试中能显著提高测试效率，即使应用在片外的测试系统中，也能明显提高测试效率，因此，在片外使用所述的测试方法也应属于本发明所附权利要求的保护范围。

本发明为一种在片自测试自修复方法，其特征在于能够在加电工作的情况下不依赖于外部设备进行芯片的自测试，并能根据测试结果进行自修复；芯片在加电工作并进入自测试自修复模式后即可采用所述方法进行不依赖于外部设备的自测试自修复，进入自测试自修复模式的途径可以是由外部引脚触发，也可以使用已有信号触发，所述已有信号包括但不限于复位信号(reset)；所述在片自测试自修复方法包括两个阶段：

第一阶段，自测试单元测试被测单元并把测试结果传递给自修复单元，储存在存储器中；所述用于存储测试结果的存储器可以是任意挥发性或不挥发性的存储器，包括但不限于随机存储器(RAM)、只读存储器(ROM)、忆阻器(MEMSISTOR)；自修复单元根据自测试结果进行操作，对被测单元的出错部分执行自修复，由存储的测试结果控制相应开关，以备份单元或器件取代失效的被测单元；所述相应开关包括但不限于多路选择器、三态门；

第二阶段，自测试单元重测被测单元，若未检测出错误，则完成在片自测试自修复，产生测试完成信号，供外部检测，否则产生不可修复信号，供外部检测。

本发明所述的自测试，可以应用于芯片内的所有结构和部分，所述结构包括但不限于逻辑单元，模拟单元，存储器，内部连线，输入输出管脚。

本发明所述的自修复，可以应用于芯片内的具有备份单元的所有结构和部分，所述结构包括但不限于逻辑单元，模拟单元，存储器，内部连线，输入输出管脚。

本发明所述的对于逻辑单元、模拟单元的自测试，可通过相同的逻辑单元、模拟单元间比较测试向量的运算结果是否为某种特定关系或比较逻辑单元、模拟单元的运算结果与预期结果是否为某种特定关系来实施，所述特定关系包括但不限于相等、相反、同或、异或；其自修复可以通过旁路失效的逻辑单元、模拟单元或用备份的逻辑单元、模拟单元替换失效的逻辑单元、模拟单元来实施。

本发明所述的对于逻辑单元、模拟单元的自测试自修复电路由备份逻辑单元、备份模拟单元、自测试单元和自修复单元构成；其中，备份逻辑单元、备份模拟单元用于替换失效的逻辑单元、模拟单元；自测试单元包括但不限于测试向量生成器和比较器，测试向量生成器生成测试向量，比较器用于判断逻辑单元、模拟单元执行测试向量的运算结果是否正确；自修复单元包括但不限于自修复控制器，自修复控制器用于控制备份逻辑单元、备份模拟单元替换失效的逻辑单元、模拟单元或旁路失效的逻辑单元、模拟单元；所述逻辑单元、模拟单元可以是任意大小的，包括但不限于基本元件、运算单元或处理器核；也可以是逻辑电路、模拟电路中的任意部分，包括但不限于数据通道、控制单元、模拟电路；所述结构可以省略自修复单元和备份逻辑单元、模拟单元，只进行自测试，若检测出失效的逻辑单元、模拟单元，则产生不可修复信号，供外部检测。

本发明所述的存储器的自测试自修复电路由备份存储单元、自测试单元、自修复单元构成，其中：备份存储单元用于自修复时替换损坏单元；自测试单元用于测试存储单元子阵列中的列是否失效，并把测试结果传递给自修复单元；自修复单元包括状态存储处理单元，输入分配器和输出选择器；状态存储处理单元用于存储自测试单元传递过来的测试结果；当发现存储单元损坏时，可以锁存错误状态，还可以同时锁存错误存储单元的地址，可以控制输入分配器和输出选择器，使用备份存储单元替换损坏存储单元，完成存储器的修复；所述结构可以省略自修复单元和备份存储单元，只包含存储阵列和自测试单元，该存储器只能进行自测试，若检测出失效存储单元，则产生不可修复信号，供外部检测。

本发明所述的对于内部连线的自测试，可以通过在输入端给予激励，比较输出端与输入是否符合某种特定关系来实施，所述特定关系包括但不限于相等、相反；自修复可以通过用备份的连线替换失效的连线来实施。

本发明所述的对于内部连线的自测试自修复电路由备份连线、自测试单元和自修复单元构成，其中，备份连线是可以替换被测试连线的等效连线；自测试单元用来对连线加载激励、获取输出并比较输出与输入是否符合某种特定关系；自修复单元用来将失效连线的输入旁路到备份连线上，并将备份连线的输出连接到失效连线的输出端；所述结构中备份连线和自修复单元可以不存在；自测试单元完成对连线的测试后，向系统发出连线是否失效的信号，不实施自修复。

本发明所述的对于输入输出管脚的自测试，可以通过在输入端给予激励，比较输出端与输入是否符合某种特定关系来实施，所述特定关系包括但不限于相等、相反；自修复可以通过用备份的输入输出管脚替换失效的输入输出管脚来实施。

本发明所述的对于输入输出管脚的自测试自修复电路包含备份输入输出管脚、自测试单元、自修复单元；其中，备份输入输出管脚是与被测输入输出管脚等效的输入输出管脚，可以是单向的输入管脚，也可以是单向的输出管脚，也可以是双向的输入输出管脚；自测试单元用来对输入输出管脚加载激励、获取输出并比较输出与输入是否符合某种特定关系；自修复单元用来将失效输入输出管脚的输入旁路到备份输入输出管脚上，并将备份输入输出管脚的输出连接到失效输入输出管脚的输出端；所述结构中备份输入输出管脚和自修复电路可以不存在；测试电路完成对输入输出管脚的测试后，向系统发出连线是否失效的信号，不实施自修复。

本发明所述的自测试自修复可以在晶圆测试时进行，也可以在芯片封装后集成电路测试时或者包含该芯片的系统启动时进行；也可以人为设定自测试条件及周期，在工作期间定期进行自测试和自修复。

本发明的有益效果是：

本发明使用简单的方法和电路，可以不依赖外部设备、不采用包括激光、高电压等任何外力、熔丝、反熔丝等任何特殊工艺或器件，对芯片进行自测试与自修复。本发明通过采用自测试单元对芯片内部进行测试，将结果记录在任何挥发性或非挥发性存储器中，用于自修复时控制相应的半导体开关。若该存储器是挥发性的，则芯片每次加电工作时都要先进行自测试自修复；若该存储器是不挥发性的，则可以只进行一次自测试自修复，也可以人为设定自测试条件及周期，在工作期间定期进行自测试和自修复。

本发明可以有效的缩短测试时间。若出现错误，则自动使用备份单元替换掉损坏单元，实现在片的自修复。该结构实现自修复的方法非常简单，只需要简单的结构就可以实现，不需要复杂的替换算法和实现方法；该结构可以在系统启动时实现在片自测试和自修复，不需要外力的干预。本发明以较低的代价实现芯片的在片自测试自修复，提高了良率和可靠性，也有效地降低了芯片的生产时测试成本。

附图说明

附图主要说明本发明的实施过程，其中部件并非按照实际比例来制作。同时，实施例是示意性的，而不是限制性的。本发明所述的在片自测试自修复方法，在下面具体实施例中进行了具体的描述，应当理解的是，本发明并不受该实施例限制，对于本领域普通技术人员来说，可以根据本发明的技术方案和构思进行各种可能的替换、调整和改进，而所有这些替换、调整和改进都应属于本发明所附权利要求的保护范围。

图1为实现在片自测试自修复的芯片系统的结构图。

图2为在片自测试自修复的一般流程图。

图3(a)为本发明所提出的针对逻辑单元自测试自修复的实施例一。

图3(b)为本发明所提出的针对逻辑单元自测试自修复的实施例二。

图4为本发明针对逻辑单元自测试自修复的流程图。

图5为本发明针对存储器自测试自修复的一个实施例。

图6为一种可修复存储子阵列中多列的状态存储处理单元(1位)结构图。

图7(a)为图6中状态存储处理单元在自测试前的存储的值。

图7(b)为图6中状态存储处理单元自测试后存储的值。

图8(a)为一种可修复存储子阵列中输入分配器结构图。

图8(b)为一种可修复存储子阵列中输出选择器结构图。

图9为本发明针对内部连线的自测试自修复的实施例。

图10为本发明在输入输出管脚方面的一个实施例。

图11(a)为本发明在输出管脚方面的一个实施例。

图11(b)为本发明在输入管脚方面的一个实施例。

具体实施方式

本发明的技术思路是通过自测试单元和自修复单元实现被测单元的检测与自修复。首先通过自测试单元测试被测单元中是否失效，并把测试结果传递给自修复单元，自修复单元利用备份单元列替换失效单元，完成自修复。修复时不需要外来的干预和复杂算法。

请参阅图1，该图为实现在片自测试自修复的芯片系统的结构图。该系统由被测单元(101)、自测试单元(102)和自修复单元(105)三个部分组成。其中，被测单元(101)包括但不限于逻辑单元、存储器、内部连线、输入输出管脚。自测试单元(102)给予被测单元(101)激励(103)，经被测单元输出返回自测试单元(102)与预期结果进行比较(104)。测试的结果被送到自修复单元(105)，若被测单元中有错误，自修复单元(105)根据相应测试结果用备份单元替换被测单元中错误部分，以实现自修复。若被测单元中的错误部分没有备份单元，则产生不可修复信号，供外部检测。

请参阅图2，该图为在片自测试自修复的一般流程图。在晶圆测试时，或封装后集成电路测试时，或包含该芯片的系统启动时，或根据人为设定的自测试条件及周期在工作期间定期进行自测试自修复时，首先进入步骤一(201)进行自测试，再进入步骤二(202)判断是否有失效单元；若测试结果正确，则说明该芯片可以正常工作；若测试某单元失效，则进入步骤三(203)判断该单元是否有备份单元；若没有备份单元，则说明该芯片无法修复，若有备份单元则进入到步骤四(204)自修复阶段，对失效单元进行修复。修复完成后，进入步骤五(205)重测已修复单元，再进入步骤六(206)判断是否有失效单元；若测试结果正确，则说明该芯片可以正常工作；若测试出仍有失效单元，则说明该芯片无法修复。

图3、图4为本发明针对逻辑单元自测试自修复的实施例。下述实施例根据本发明技术方案实施，但本发明的保护范围不限于本实施例。其中，图3是被测系统在自测试自修复模式下的结构图，并未标出系统在工作模式下具体的数据输入、输出结果流向等信息。

请参阅图3(a)，该图为本发明所提出的针对逻辑单元自测试自修复的实施例一。对于每一个被测逻辑单元，均有一个相应的备份单元，如备份单元(302)作为被测单元(303)的备份，备份单元(306)作为被测单元(305)的备份，备份单元(310)作为被测单元(311)的备份，备份单元(314)作为被测单元(313)的备份。在自测试过程中，首先向量生成器(301)产生测试向量并送到各个被测逻辑单元，各被测逻辑单元执行测试向量，比较器比较各个被测逻辑单元的运算结果，如比较器(304)对被测逻辑单元(303)和被测逻辑单元(305)的运算结果进行比较，比较器(307)对对被测逻辑单元(303)和被测逻辑单元(311)的运算结果进行比较，比较器(309)对对被测逻辑单元(305)和被测逻辑单元(313)的运算结果进行比较，比较器(312)对对被测逻辑单元(311)和被测逻辑单元(313)的运算结果进行比较，同时各比较器将比较结果送到自修复控制器(308)，自修复控制器(308)根据各个比较器的比较结果判断失效逻辑单元，并控制备份单元替代失效的逻辑单元，从而实现各被测逻辑单元的自测试自修复。在该实施例中，向量生成器(301)产生的测试向量覆盖被测单元所支持的功能或者指令集，且尽量是带多重循环的运行过程复杂、程序代码精短的测试向量。同时在进行运算结果相互比较时，可以是对每一步的运算结果实时进行比较，也可以是只对在运算过程中选定的部分运算结果进行比较，还可以是仅对整个测试向量的最终运算结果进行比较。

请参阅图3(b)，该图为本发明所提出的针对逻辑单元自测试自修复的实施例二。如图所示，在该实施例中，被测单元执行测试向量的运算结果和测试向量的预期结果进行比较，预期结果可以是测试向量执行过程中每一步操作的运算结果，也可以是在运算过程中选定的部分中间结果，还可以是整个测试向量的最终运算结果，因此在比较过程中，需要根据预期结果来决定何时进行比较，以及进行多少次比较。最后根据比较结果判定失效被测单元，并通过备份单元替换失效被测单元进行修复，从而实现在片的自测试自修复。

请参阅图4，该图为本发明针对逻辑单元自测试自修复的流程图。如图4所示：在自测试开始后，首先向量生成器产生测试向量(401)，测试向量送到各个被测逻辑单元，各被测逻辑单元运行测试向量(402)，并将运算结果送到相应的比较器，各比较器对运算结果进行比较，并根据比较结果确定失效的逻辑单元(403)，自修复逻辑通过旁路或者替代的方法修复失效的逻辑单元(404)，修复完成后，将对逻辑单元进行重测(405)，若逻辑单元测试正确，则说明该逻辑单元可用，否则产生不可修复信号，从而完成在片逻辑单元的自测试自修复过程。

图5、图6、图7、图8为本发明针对存储器自测试自修复的实施例。下述实施例根据本发明技术方案实施，但本发明的保护范围不限于本实施例。

请参阅图5，该图为本发明针对存储器自测试自修复的一个实施例。该实施例为一个拥有列备份的存储器，它包括存储阵列(501)，自测试单元(502)和自修复单元(503)；其中的存储容量为1024x32bit，每位含有4列存储单元，即列地址为两位；它含有两组存储子阵列(504)，相应备份列(505)及译码器(506)；自测试单元(502)主要包括数据发生器(507)、地址发生器(508)及比较器(509)三个部分；自修复单元(503)包含输入分配器(510)、输出分配器(511)以及状态存储处理单元(512)；每个存储子阵列(504)对应一组输入分配器(510)和输出选择器(511)。自测试单元(502)测试存储阵列(501)，产生存储阵列(501)中是否有损坏列的测试结果，并把测试结果传递给自修复单元(503)；状态存储处理单元(512)根据测试结果进行一定的逻辑处理，并利用结果控制输入分配器(510)和输出选择器(511)实现修复。根据修复能力的不同需求，状态存储处理单元(512)可以拥有不同的结构。

请参阅图6，该图为一种可修复存储子阵列中多列的状态存储处理单元(1位)结构图，它包括存储单元(601)及结果处理单元(602)。该单元接收来自自测试单元的结果。初始化时，测试结果和存储单元(601)中的值被初始化为0；当测试结果由0跳转1时，即对应的列失效时，可以把失效状态和失效列的列地址存入存储单元(602)中。当存储测试结果的存储单元(601)中的值为1时，且当前列地址和存储的失效列的列地址相等，结果处理单元(603)将产生替换信号。把替换信号控制输入分配器和输出选择器把失效列的输入和输出旁路到备份列。根据分析可以知道，使用该结构的存储器中每个备份列可以修复相应的存储子阵列中列地址互不相同的4列，即使用该结构的图5存储器可以实现最多8列失效列的修复。

请参阅图7，图7(a)为图6中状态存储处理单元在自测试前的存储的值，图7(b)为图6中状态存储处理单元自测试后存储的值。图7(a)中的第一排存储的是存储阵列中对应位是否失效的标志，第二排为失效位中失效列的地址高位，第三排为失效位中失效列的列地址低位。通过图7(b)我们可以知道，位4，位11为失效位，其中的位4中列地址为10的存储单元与位11中列地址为01的存储单元失效，将被备份列替换，其余列可正常使用。

请参阅图8，图8(a)一种可修复存储子阵列中输入分配器结构图，该结构由三态门(801)构成，也可以由多路选择器构成；其中数据输入来自存储器外部或自测试单元；根据状态存储处理单元输出的替换信息来决定哪一路输入旁路到备份列中。本结构并不关断失效列的输入。图8(b)为一种可修复存储子阵列中输出选择器结构图，该结构由三态门(801)构成，也可以由多路选择器构成；根据状态存储处理单元输出的替换信息来决定是否使用备份列的输出替换存储子阵列中某一位形成存储器的输出。

图9为本发明针对内部连线的自测试自修复的实施例，该实施例中的内部连线以系统总线为例，根据本发明技术方案实施，但本发明的保护范围不限于系统总线。图9中自测试自修复结构包括总线(901)，备份总线(902)，自测试单元(903)以及自修复单元(904)。自测试单元(903)主要由数据发生器(905)和比较器(906)组成。比较器(906)把数据发生器(905)产生的结果和总线末端读出的数据进行比较，产生测试结果送到自修复单元(904)中的状态处理单元(907)，则该模块利用自测试的结果产生修复信号。若检测出某根总线出错，修复信号关断这根总线，同时自动利用备份总线(902)进行替换。

图10、图11为本发明针对输入输出管脚自测试的实施例。针对输入输出管脚自修复方法与总线自修复类似，即用备份输入输出管脚替换失效输入输出管脚。下述实施例根据本发明技术方案实施，但本发明的保护范围不限于本实施例。

请参阅图10，图10为本发明在输入输出管脚方面的一个实施例。该输入输出管脚主要由输出门(1001)、输出控制(1002)、输入门(1003)和选择器(1008)组成，是一个输入输出复用的管脚。在正常工作时，如果工作在输出状态，则由输出控制(1002)打开输出门(1001)，选择器(1008)选择输出(1004)，经过输出门(1001)被送到管脚上；如果工作在输入状态，则由输出控制(1002)关闭输出门(1001)，使管脚上的信号经过输入门(1003)送到输入(1005)。在进行自测试时，由输出控制(1002)打开输出门(1001)，选择器(1008)选择激励(1006)，经过输出门(1001)送往管脚，同时也送往输入门(1003)，自测试单元获得经过输入门(1003)的信号后进行比较(1007)，即可进行自测试。

请参阅图11，图11(a)为本发明在输出管脚方面的一个实施例。该输出管脚主要由输出门(1101)、输出控制(1102)和选择器(1105)组成，是一个单向输出管脚。在正常工作时，由输出控制(1102)打开输出门(1101)，选择器(1105)选择输出(1103)，经过输出门(1101)被送到管脚上。在进行自测试时，由输出控制(1102)打开输出门(1101)，选择器(1105)选择激励(1104)，经过输出门(1101)送往管脚，自测试单元获得经过输出门(1101)的信号后进行比较(1106)，即可进行自测试。图11(b)为本发明在输入管脚方面的一个实施例。该输入管脚主要由输入门(1108)和选择器(1105)组成，是一个单向输入管脚。在正常工作时，管脚上的信号经过输入门(1108)送到输入(1107)。在进行自测试时，选择器(1105)选择激励(1104)，经过输入门(1108)送往芯片内部，自测试单元获得经过输入门(1108)的信号后进行比较(1106)，即可进行自测试。

Claims (11)

1.一种在片自测试自修复方法，其特征在于能够在加电工作的情况下不依赖于外部设备进行芯片的自测试，并能根据测试结果进行自修复；芯片在加电工作并进入自测试自修复模式后即可采用所述方法进行不依赖于外部设备的自测试自修复，进入自测试自修复模式的途径由外部引脚触发，或使用已有信号触发，所述已有信号包括复位信号(reset)；所述在片自测试自修复方法包括两个阶段： 

第一阶段，自测试单元测试被测单元并把测试结果传递给自修复单元，储存在存储器中；所述用于存储测试结果的存储器是任意挥发性或不挥发性的存储器，包括随机存储器(RAM)、只读存储器(ROM)、忆阻器(MEMSISTOR)；自修复单元根据自测试结果进行操作，对被测单元的出错部分执行自修复，由存储的测试结果控制相应开关，以备份单元或器件取代失效的被测单元；所述相应开关包括多路选择器、三态门； 

第二阶段，自测试单元重测被测单元，若未检测出错误，则完成在片自测试自修复，产生测试完成信号，供外部检测，否则产生不可修复信号，供外部检测。 

2.根据权利要求1所述的在片自测试自修复方法，其特征在于该方法中的自测试，应用于芯片内的所有结构和部分，所述结构包括逻辑单元，模拟单元，存储器，内部连线，输入输出管脚。 

3.根据权利要求1所述的在片自测试自修复方法，其特征在于该方法中的自修复，应用于芯片内的具有备份单元的所有结构和部分，所述结构包括逻辑单元，模拟单元，存储器，内部连线，输入输出管脚。 

4.根据权利要求3所述的在片自测试自修复方法，其特征在于对于逻辑单元、模拟单元的自测试，可通过相同的逻辑单元、模拟单元间比较测试向量的运算结果是否为相等、相反、同或、异或关系，或比较逻辑单元、模拟单元的运算结果与预期结果是否为相等、相反、同或、异或关系来实施；其自修复通过旁路失效的逻辑单元、模拟单元或用备份的逻辑单元、模拟单元替换失效的逻辑单元、模拟单元来实施。 

5.根据权利要求4所述的在片自测试自修复方法，其特征在于对于逻辑单元、模拟单元的自测试自修复电路由备份逻辑单元、备份模拟单元、自测试单元和自修复单元构成；其中，备份逻辑单元、备份模拟单元用于替换失效的逻辑单元、模拟单元；自测试单元包括测试向量生成器和比较器，测试向量生成器生成测试向量，比较器用于判断逻辑单元、模拟单元执行测试向量的运算结 果是否正确；自修复单元包括自修复控制器，自修复控制器用于控制备份逻辑单元、备份模拟单元替换失效的逻辑单元、模拟单元或旁路失效的逻辑单元、模拟单元；或所述结构省略自修复单元和备份逻辑单元、模拟单元，只进行自测试，若检测出失效的逻辑单元、模拟单元，则产生不可修复信号，供外部检测。 

6.根据权利要求3所述的在片自测试自修复方法，其特征在于所述存储器的自测试自修复电路由备份存储单元、自测试单元、自修复单元构成，其中：备份存储单元用于自修复时替换损坏单元；自测试单元用于测试存储单元子阵列中的列是否失效，并把测试结果传递给自修复单元；自修复单元包括状态存储处理单元，输入分配器和输出选择器；状态存储处理单元用于存储自测试单元传递过来的测试结果；当发现存储单元损坏时，锁存错误状态，或同时锁存错误存储单元的地址，或控制输入分配器和输出选择器，使用备份存储单元替换损坏存储单元，完成存储器的修复；或所述结构省略自修复单元和备份存储单元，只包含存储阵列和自测试单元，该存储器只能进行自测试，若检测出失效存储单元，则产生不可修复信号，供外部检测。 

7.根据权利要求3所述的在片自测试自修复方法，其特征在于对于内部连线的自测试，通过在输入端给予激励，比较输出端与输入是否符合相等或相反关系来实施；自修复通过用备份的连线替换失效的连线来实施。 

8.根据权利要求7所述的在片自测试自修复方法，其特征在于对于内部连线的自测试自修复电路由备份连线、自测试单元和自修复单元构成，其中，备份连线是替换被测试连线的等效连线；自测试单元用来对连线加载激励、获取输出并比较输出与输入是否符合相等或相反关系；自修复单元用来将失效连线的输入旁路到备份连线上，并将备份连线的输出连接到失效连线的输出端。 

9.根据权利要求3所述的在片自测试自修复方法，其特征在于对于输入输出管脚的自测试，通过在输入端给予激励，比较输出端与输入是否符合相等或相反关系来实施；自修复通过用备份的输入输出管脚替换失效的输入输出管脚来实施。 

10.根据权利要求9所述的在片自测试自修复方法，其特征在于对于输入输出管脚的自测试自修复电路包含备份输入输出管脚、自测试单元、自修复单元；其中，备份输入输出管脚是与被测输入输出管脚等效的输入输出管脚，是单向的输入管脚，或是单向的输出管脚，或是双向的输入输出管脚；自测试单元用来对输入输出管脚加载激励、获取输出并比较输出与输入是否符合相等或相反关系；自修复单元用来将失 效输入输出管脚的输入旁路到备份输入输出管 脚上，并将备份输入输出管脚的输出连接到失效输入输出管脚的输出端。 

11.根据权利要求1所述的在片自测试自修复方法，其特征在于所述自测试自修复在晶圆测试时进行，或在芯片封装后集成电路测试时或者包含该芯片的系统启动时进行；或人为设定自测试条件及周期，在工作期间定期进行自测试和自修复。 

Images