CN110795897B - 一种针对多种错误类型的片上存储器bist验证方法 - Google Patents

一种针对多种错误类型的片上存储器bist验证方法 Download PDF

Info

Publication number
CN110795897B
CN110795897B CN201910841142.3A CN201910841142A CN110795897B CN 110795897 B CN110795897 B CN 110795897B CN 201910841142 A CN201910841142 A CN 201910841142A CN 110795897 B CN110795897 B CN 110795897B
Authority
CN
China
Prior art keywords
error
redundant
column
redundant row
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910841142.3A
Other languages
English (en)
Other versions
CN110795897A (zh
Inventor
谢军
刘佳季
李峰
朱巍
宁永波
菅陆田
吴珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201910841142.3A priority Critical patent/CN110795897B/zh
Publication of CN110795897A publication Critical patent/CN110795897A/zh
Application granted granted Critical
Publication of CN110795897B publication Critical patent/CN110795897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的：一种针对多种错误类型的片上存储器BIST验证方法，S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。

Description

一种针对多种错误类型的片上存储器BIST验证方法
技术领域
本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。
背景技术
在芯片设计领域，存储器存在片上存储器和片外存储器的分类，两者的区分方式主要衣服使用的传送指令和其是否在同一块集成电路芯片上来进行区分。存储器的成品率对于芯片的投入使用是及其重要的指标，此时就需要对存储器的各种功能进行测试。
公开号为10405232A的中国专利文件公开了一种用于存储器设备的芯片上冗余修复的技术方案，其中使用到了BIST测试。BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备（ATE）的依赖程度。
由于BIST带有自测试和自修复两个逻辑，在验证中也需要对二者都进行验证。自测试流程的验证较为简单，只需要使能驱动自测试开始信号后，监测测试结束信号和测试结果信号即可。但是自测试流程的正确性及自修复逻辑就需要环境模拟不同时刻，不同地址，不同错误类型，尽可能的达到实现所有错误类型全遍历的情况下进行测试，以达到BIST模块正确性验证的充分性。
在基础的全片级环境测试中，造错测试需要每一个造错模型手动生成一个对应的激励，对于20余种的错误类型，则需要手动生成20余种激励，对应遍历不同造错地址的话则激励量又是成指数倍增长，激励生成任务量过于繁重，既不便于编写，也不便于管理，全片环境下的开工流程所耗时也比较长。因此对于激励的回归测试会消耗过长的时间，不利于验证正确性。
发明内容
本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。
一种针对多种错误类型的片上存储器BIST验证方法，包含如下步骤：
S01、验证环境搭建步骤：
搭建针对存储器的BIST测试环境；
S02、激励规则制定步骤：
制定激励规则，制定不同的出错方式以及对应的测试结果，指定三个错误量，三个所述错误量均为单错，指定三个所述错误量在不同位置，对应的测试结果值；
S03、造错模块添加步骤：
添加造错模块，对指定自测试地址和轮次时的正确数据取反造成相应的错误数据；
S04、结果验证步骤：
将所述造错模块形成的所述错误数据作为激励数据，输入进BIST测试环境取得测试结果，将所述测试结果与所述激励规则中对应的测试结果值进行比对验证。
作为本发明的优选，在S02、激励规则制定步骤中，测试结果为有错结果和无错结果。
作为本发明的优选，所述有错结果包含有错可修结果和有错不可修结果。
作为本发明的优选，错误A、错误B和错误C均为单错，所述有错不可修结果为如下情况：情况一：ABC均在非冗余行列上，且ABC错误位置两两相交；情况二：C在冗余行，AB在非冗余行列上，AB处于正交状态；情况三：C在冗余列，AB在非冗余行列上，AB处于正交状态；情况四：A在非冗余行列，B在冗余行，C在冗余列；情况五：AB均在非冗余行列上，且同行，C在冗余行；情况六：AB均在非冗余行列上，且同列，C在冗余列。
作为本发明的优选，错误A、错误B和错误C均为单错，所述有错可修结果为如下情况：情况一：AB均在非冗余行列上，且同行，C在冗余列；情况二：AB均在非冗余行列上，且同列，C在冗余行。
作为本发明的优选，错误A、错误B和错误C均为单错，所述有错可修结果还包含额外两种情况，分别为：A在非冗余行列，BC在冗余列；A在非冗余行列，BC在冗余行。
作为本发明的优选，还包含用于自动比较模块，所述自动比较模块用于将所述错误模块生成的错误数据作为激励数据输入BIST测试系统得出的测试结果数据，与，所述激励规则中对应的测试结果值，进行自动比对验证。
综上所述，本发明具备如下有益效果：
本技术方案，通过指定三个错误的行、列地址，遍历所有错误类型，同时，在实现某种错误类型的基础上，对造错点的行、列地址可进行伪随机，更加充分的验证整个存储模型的正确性。既可以进行大量的伪随机回归测试测试正确性，也可以遍历每种错误类型测试实现代码和功能覆盖率的百分之百。相比于全片级环境，更加快捷有效的实现造错现场，大大缩短了运行仿真时间。同时可以实现大批量的伪随机回归测试，有效减少激励手动生成量。
具体实施方式
以下对本发明作进一步详细说明。
本具体实施例仅仅是对本发明的解释，其并不是对本发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都受到专利法的保护。
实施例1，一种针对多种错误类型的片上存储器BIST验证方法。诚如背景技术中所述，BIST是对存储器进行验证的系统，而本技术方案是对BIST进行验证和测试。在现有技术中，这一过程往往需要手动生成一个对应的激励，针对不同的错误类型，就需要相应的数量的激励。而对应遍历不同造错地址的话则激励量又是成指数倍增长，激励生成任务量过于繁重。
本技术方案采用了全新的方法，通过制定三个错误的行、列地址，即可遍历所有错误类型，更加充分和高效的验证BIST系统。
具体的，第一步骤，验证环境搭建步骤：搭建针对存储器的BIST测试环境。在这个过程中，可采用可重用验证方法学，针对不同规格的存储器模块进行BIST测试，实现模拟速度快、伪随机强度大、发现错误率高的部件级验证环境。其中，可重用验证方法学是现有技术中的成熟内容，在环境搭建过程中，尽可能的重用仿真模式、驱动、监视器、脚本、模块等。这部分是本领域技术人员依靠现有技术可以完成的步骤，本案不做具体赘述。
第二步骤，激励规则制定步骤。需要有激励信号给BIST系统，BIST系统将激励信号中的数据作为输入数据，才会有结果产生。
本步骤是本案的关键步骤，本案中，设计针对支持冗余可修的BISR机制,设计快速造错的正确性验证方法，采用三个错误位置的测试方法如表1所示。
Figure DEST_PATH_IMAGE002
表1：采用三个错误位置的测试方法示意表。
在本案中，ABC均为单错。单错与多错为对应概念，表示在一行或者一列数据中，只有一个错误。非冗余行列，为正常的数据区域。而冗余行列，值得是非数据区域，其作用是一些后备数据，用于去替换非冗余行列中的数据。故，当单错发生在冗余行或者冗余列，往往是不需要去考虑或者不需要去修复。
测试的结果有两种：无错、有错。而其中，有错的结果也有两种，一种是有错且可以修复，一种是有错但不可修复，均在表1中。
表1中标识了有错的十种情况，而有错是否可以修复需要遵循下列规则：
1、修复的方式为将冗余区的行去替换非冗余区的行，冗余区的列去替换非冗余区的列。若冗余区的行本身出错，则冗余区的行自然不可作为去修复非冗余区的行之用，列也同理。
2、在修复的过程中，用冗余区的一行去修复、用冗余区的一列去修复、用冗余区的一行一列去修复均允许，但需要用冗余区的多行、多列或多行加多列去修复，则是不允许的，会被判定为不可修复。
下文针对几种不同类型的情况进行重点解释。
其中，如情况2，AB正交，且在非冗余行列上，C在冗余行上，此处定义为测试结果为不可修复。
这是由于，C在冗余行，即不在数据区域，可以无需考虑。但AB的两处错误需要考虑。修复一个错误是需要一个冗余行或冗余列去替换该错误所在的行或所在的列。正交的意思是替换A和替换B需要使用一行一列进行替换，原本这样的修复是允许的，如上文中的规则2。但是此处，由于C已经在冗余行，即冗余行本身已经出错，此时无法将已经有错误的冗余行再去数据区域去修复，即上文中的规则1，故，这个测试方式的测试结果判定为：不可修复。
情况3同理。
对于情况1，ABC三个错误均出现在非冗余行列中，即表示冗余区域内无错误，是可以进行修复的。然而，由于ABC三个位置两两相交，它就无法用一行或用一列或用一行加一列的方式进行修复，根据上文规则1的设定，也是判定为不可修复。
情况10，非冗余行列中，只有A一个错误，本身只需要用冗余行列的一行或一列即可修复完成。但由于B在冗余行，C在冗余列，根据上文规则2中的规定，已经无法使用出错了冗余行或冗余列去修复，故依旧是不可修复。
对于情况4,原本AB同行，可以使用一个冗余行去将其修复，但由于C在冗余行，故冗余行已经发生错误，无法使用，则判定为不可修复。
情况5同理。
而情况6、7、8、9，则符合上述的修复原则，则判定为可修。
第三步骤，造错模块添加步骤。
在该步骤中，通过在RAM和BIST读写测试模块中，添加造错模块，根据上述表1中的内容，通过对指定自测试地址和轮次时的正确数据取反，取反造出错误数据，达到造错的目的。这个错误数据数量并不多，如表1中，仅仅只有十种情况，仅仅十组激励数据。并将此错误数据作为激励数据，进入读写测试模块进行测试。
第四步骤，结果验证步骤。
该步骤中，只需要在BIST自测试流程结束后，监测状态信号，取得其是否可修的结果，下文简称为结果一。
而每组数据，由于表1中的对应关系，每组出错数据对应的均有一个固定的结果二，即表中的“有错可修”或“不可修复”。
只需要将结果一和结果二进行比对，看是否一致，即可达到检测BIST自测试流程的正确性。这个过程可以编写一个自动比较模块，用于比较结果一和结果二的一致性。
本技术方案，通过指定三个错误的行、列地址，遍历所有错误类型，同时，在实现某种错误类型的基础上，对造错点的行、列地址可进行伪随机，更加充分的验证整个存储模型的正确性。既可以进行大量的伪随机回归测试测试正确性，也可以遍历每种错误类型测试实现代码和功能覆盖率的百分之百。相比于全片级环境，更加快捷有效的实现造错现场，大大缩短了运行仿真时间。同时可以实现大批量的伪随机回归测试，有效减少激励手动生成量。

Claims (7)

1.一种针对多种错误类型的片上存储器BIST验证方法，其特征在于，包含如下步骤：S01、验证环境搭建步骤： 搭建针对存储器的BIST测试环境； S02、激励规则制定步骤： 制定激励规则，制定不同的出错方式以及对应的测试结果，指定三个错误量，所述三个错误量均为单错，指定所述三个错误量在不同位置，对应的测试结果值； S03、造错模块添加步骤：添加造错模块，对指定自测试地址和轮次时的正确数据取反造成相应的错误数据； S04、结果验证步骤： 将所述造错模块形成的所述错误数据作为激励数据，输入进BIST测试环境取得测试结果，将所述测试结果与所述激励规则中对应的测试结果值进行比对验证；在所述S02步骤中，三个错误量为错误A、错误B和错误C，ABC的错误位置指定如下： 编号1：三个单错：ABC均在非冗余行列上，且ABC错误位置两两相交； 编号2：三个单错：C在冗余行，AB在非冗余行列上，AB处于正交状态； 编号3：三个单错：C在冗余列，AB在非冗余行列上，AB处于正交状态；编号4：三个单错：AB均在非冗余行列上，且同行，C在冗余行；编号5：三个单错：AB均在非冗余行列上，且同列，C在冗余列； 编号6：三个单错：AB均在非冗余行列上，且同列，C在冗余行；编号7：三个单错：AB均在非冗余行列上，且同行，C在冗余列；编号8：三个单错：A在非冗余行列，BC在冗余行； 编号9：三个单错：A在非冗余行列，BC在冗余列； 编号10：三个单错：A在非冗余行列，B在冗余行，C在冗余列。
2.根据权利要求1所述的一种针对多种错误类型的片上存储器BIST验证方法，其特征在于： 在S02、激励规则制定步骤中，测试结果为有错结果和无错结果。
3.根据权利要求2所述的一种针对多种错误类型的片上存储器BIST验证方法，其特征在于：所述有错结果包含有错可修结果和有错不可修结果。
4.根据权利要求3所述的一种针对多种错误类型的片上存储器BIST验证方法，其特征在于：错误A、错误B和错误C均为单错，所述有错不可修结果为如下情况：情况一：ABC均在非冗余行列上，且ABC错误位置两两相交；情况二：C在冗余行，AB在非冗余行列上，AB处于正交状态；情况三：C在冗余列，AB在非冗余行列上，AB处于正交状态；情况四：A在非冗余行列，B在冗余行，C在冗余列；情况五：AB均在非冗余行列上，且同行，C在冗余行；情况六：AB均在非冗余行列上，且同列，C在冗余列。
5.根据权利要求3所述的一种针对多种错误类型的片上存储器BIST验证方法，其特征在于：错误A、错误B和错误C均为单错，所述有错可修结果为如下情况：情况一：AB均在非冗余行列上，且同行，C在冗余列；情况二：AB均在非冗余行列上，且同列，C在冗余行。
6.根据权利要求5所述的一种针对多种错误类型的片上存储器BIST验证方法，其特征在于：错误A、错误B和错误C均为单错，所述有错可修结果还包含额外两种情况，分别为：A在非冗余行列，BC在冗余列；A在非冗余行列，BC在冗余行。
7.根据权利要求1或2或3或4或5或6所述的一种针对多种错误类型的片上存储器BIST验证方法，其特征在于：还包含自动比较模块，所述自动比较模块用于将所述造错模块生成的错误数据作为激励数据输入BIST测试环境得出的测试结果数据，与，所述激励规则中对应的测试结果值，进行自动比对验证。
CN201910841142.3A 2019-09-06 2019-09-06 一种针对多种错误类型的片上存储器bist验证方法 Active CN110795897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910841142.3A CN110795897B (zh) 2019-09-06 2019-09-06 一种针对多种错误类型的片上存储器bist验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910841142.3A CN110795897B (zh) 2019-09-06 2019-09-06 一种针对多种错误类型的片上存储器bist验证方法

Publications (2)

Publication Number Publication Date
CN110795897A CN110795897A (zh) 2020-02-14
CN110795897B true CN110795897B (zh) 2021-06-22

Family

ID=69427216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910841142.3A Active CN110795897B (zh) 2019-09-06 2019-09-06 一种针对多种错误类型的片上存储器bist验证方法

Country Status (1)

Country Link
CN (1) CN110795897B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226947A (zh) * 2011-04-02 2011-10-26 电子科技大学 一种基于线性反馈移位寄存器的可控测试向量发生器
CN103927241A (zh) * 2014-04-18 2014-07-16 卡斯柯信号有限公司 一种软硬件结合的内存避错方法及其装置
CN104122497A (zh) * 2014-08-11 2014-10-29 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法
CN104753541A (zh) * 2015-04-27 2015-07-01 安庆师范学院 无理数存储测试向量的测试数据压缩方法
CN105469832A (zh) * 2014-09-26 2016-04-06 联发科技股份有限公司 集成电路和用于集成电路的存储器自我测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840865B2 (en) * 2007-03-23 2010-11-23 Mentor Graphics Corporation Built-in self-test of integrated circuits using selectable weighting of test patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226947A (zh) * 2011-04-02 2011-10-26 电子科技大学 一种基于线性反馈移位寄存器的可控测试向量发生器
CN103927241A (zh) * 2014-04-18 2014-07-16 卡斯柯信号有限公司 一种软硬件结合的内存避错方法及其装置
CN104122497A (zh) * 2014-08-11 2014-10-29 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法
CN105469832A (zh) * 2014-09-26 2016-04-06 联发科技股份有限公司 集成电路和用于集成电路的存储器自我测试方法
CN104753541A (zh) * 2015-04-27 2015-07-01 安庆师范学院 无理数存储测试向量的测试数据压缩方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BIST测试激励的聚类压缩方法;涂吉 等;《计算机辅助设计与图形学学报》;20140630;第26卷(第6期);第983-990页 *
一种嵌入式存储器的内建自修复机制;付祥 等;《第四届中国测试学术会议论文集》;20060831;第15-19页 *
基于ECC校验码的存储器可扩展自修复算法设计;任秀江 等;《计算机工程与科学》;20170228;第39卷(第2期);第252-257页 *
逻辑内建自测试高故障覆盖率设计;丁琳 等;《计算机测量与控制》;20080131;第16卷(第1期);第24-26页 *

Also Published As

Publication number Publication date
CN110795897A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US7284166B2 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
JP3962337B2 (ja) システム・オン・チップ設計のための階層的ビルトイン・セルフテスト
TWI390541B (zh) 在封裝之後聯合測試工作組之受控自我修復
KR102125350B1 (ko) 오류 정정 코드를 이용한 적층형 메모리 장치 및 그 수리 방법
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US8868975B2 (en) Testing and operating a multiprocessor chip with processor redundancy
KR20100015943A (ko) 퓨즈 번 상태 머신 및 퓨즈 다운로드 상태 머신에 기초한 내장 메모리 복구
CN101763901B (zh) 在片自测试自修复方法
KR20020093642A (ko) 메모리 테스트 정보를 저장하기 위한 방법 및 장치
US20160093401A1 (en) Integrated circuits with built-in self test mechanism
JP5202556B2 (ja) 制御装置、試験装置および制御方法
US9455050B2 (en) Failure diagnosis circuit
US20130051158A1 (en) Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit
CN114203253A (zh) 芯片的存储器故障修复装置和芯片
CN101763902B (zh) 测试储存装置的方法及其系统
US20050066226A1 (en) Redundant memory self-test
US7536614B1 (en) Built-in-redundancy analysis using RAM
US7596728B2 (en) Built-in self repair circuit for a multi-port memory and method thereof
CN110795897B (zh) 一种针对多种错误类型的片上存储器bist验证方法
TW201032237A (en) Semiconductor test system with self-inspection of memory repair analysis
US7187603B2 (en) Semiconductor memory device, repair search method, and self-repair method
Choi et al. Optimal spare utilization in repairable and reliable memory cores
Sontakke et al. Memory built-in self-repair and correction for improving yield: a review
TWI724937B (zh) 記憶體測試電路
JP2000322898A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant