CN112768444B - 集成电路芯片、数据分析系统及电子设备 - Google Patents

Abstract

本申请涉及一种集成电路芯片、数据分析系统及电子设备。本申请实施例提供的集成电路芯片包括多个功能模块、数据转运站和数据存储模块，数据转运站与多个功能模块和数据存储模块连接。数据转运站用于从多个功能模块输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块。数据存储模块用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给数据分析设备，以供数据分析设备对目标数据进行分析，获得对应的数据分析结果。本申请实施例提供的集成电路芯片、数据分析系统及电子设备能够提高调试结果的可靠性，从而提高调试效率，同时，不会对集成电路芯片的工作性能产生影响。

Description

集成电路芯片、数据分析系统及电子设备

技术领域

本申请涉及集成电路设计与制作技术领域，具体而言，涉及一种集成电路芯片、数据分析系统及电子设备。

背景技术

随着半导体工艺制程的不断进步，集成电路芯片规模越来越大，功能也越来越复杂，集成度也越来越高，对应的，对集成电路芯片中数据通路的设计和数据信号的调试也都提出了更高的要求。

现有技术中，数据通路的设计和数据信号的调试方法一般是把待调试的数据信号输入控制总线的地址空间，再通过软件读取相应的数据状态值，以对数据状态值进行分析，获得对应的数据分析结果，最后，根据数据分析结果，确定是否需要对目标数据的相关数据通路进行设计更改或对目标数据本身进行调试。由于软件读取速度的限制，这种方法读取到的只是一个瞬态值，或者说多个不连续的瞬态值，很难反应出数据信号的连续变化过程，因此，无法保证调试结果的可靠性，而且采用这种方法，还需要为这些待调试的数据信号预留部分软件地址空间，因此，对软件地址空间资源和控制总线逻辑都会有一定影响，随着待调试数据信号量的增多，这种影响将更为明显，最终影响集成电路芯片的工作性能。

发明内容

本申请的目的在于，提供一种集成电路芯片、数据分析系统及数据分析设备，以解决上述问题。

第一方面，本申请实施例提供的集成电路芯片，包括多个功能模块、数据转运站和数据存储模块，数据转运站与多个功能模块和数据存储模块连接；

数据转运站用于从多个功能模块输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块；

数据存储模块用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给数据分析设备，以供数据分析设备对目标数据进行分析，获得对应的数据分析结果。

结合第一方面，本申请实施例还提供了第一方面的第一种可选的实施方式，数据转运站包括一个全量数据转运模块或多个部分数据转运模块；

若数据转运站包括一个全量数据转运模块，则全量数据转运模块与多个功能模块连接，用于从多个功能模块输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块；

若数据转运站包括多个部分数据转运模块，则多个部分数据转运模块根据多个功能模块在集成电路芯片上的物理位置以链式或树状形式连接，形成转运网络，转运网络用于连接多个功能模块，以从多个功能模块输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块。

结合第一方面的第一种可选的实施方式，本申请实施例还提供了第一方面的第二种可选的实施方式，转运网络中位于叶节点部位的部分数据转运模块为第一数据转运模块，非叶节点部位的部分数据转运模块为第二数据转运模块；

第一数据转运模块与多个功能模块中相邻的至少一个第一功能模块连接，用于从至少一个第一功能模块输出的至少一组内部数据中选取出一条第一中间待选数据，并将第一中间待选数据发送给相邻的第二数据转运模块；

第二数据转运模块与多个功能模块中的相邻的至少一个第二功能模块连接，并接入相邻的至少一个第一数据转运模块输出的至少一条第一中间待选数据，和/或接入相邻的至少一个其他第二数据转运模块输出的至少一条第二中间待选数据，用于从至少一个第二功能模块输出的至少一组内部数据，以及至少一条第一中间待选数据和/或至少一条第二中间待选数据中选取出目标待选数据；

若第二数据转运模块非转运网络中位于根节点部位的部分数据转运模块，则将目标待选数据作为新的第二中间待选数据，并发送给相邻的其他第二数据转运模块，若第二数据转运模块为转运网络中位于根节点部位的部分数据转运模块，则将目标待选数据作为目标数据。

结合第一方面的第二种可选的实施方式，本申请实施例还提供了第一方面的第三种可选的实施方式，若第一数据转运模块与多个功能模块中相邻的一个第一功能模块连接，则第一数据转运模块包括一个第一数据选择器，第一数据选择器与第一功能模块连接；

第一数据选择器用于从第一功能模块输出的一组内部数据中选取出第一中间待选数据。

结合第一方面的第三种可选的实施方式，本申请实施例还提供了第一方面的第四种可选的实施方式，第一数据转运模块还包括一个第一数据中继器和一个第二数据中继器；

第一数据选择器通过第一数据中继器与第一功能模块连接，且第一数据中继器的时钟控制端接入第一功能模块输出的内部时钟信号；

第一数据选择器通过第二数据中继器输出第一中间待选数据，且第二数据中继器的时钟控制端接入与第一中间待选数据来源相同的第一待选时钟信号。

结合第一方面的第二种可选的实施方式，本申请实施例还提供了第一方面的第五种可选的实施方式，若第一数据转运模块与多个功能模块中相邻的多个第一功能模块连接，则第一数据转运模块包括多个第二数据选择器和一个第三数据选择器，多个第二数据选择器与多个第一功能模块一一对应连接，第三数据选择器与多个第二数据选择器连接；

针对多个第二数据选择器中的每个第二数据选择器，第二数据选择器用于从对应的第一功能模块输出的一组内部数据中选取出一条第一初步待选数据；

第三数据选择器用于从多个第二数据选择器选取出的多条第一初步待选数据中选取出第一中间待选数据。

结合第一方面的第五种可选的实施方式，本申请实施例还提供了第一方面的第六种可选的实施方式，第一数据转运模块还包括第一时钟选择器，第一时钟选择器与多个第一功能模块连接；

第一时钟选择器用于从多个第一功能模块输出的多条内部时钟信号中，选取出一条与第一中间待选数据来源相同的第一待选时钟信号。

结合第一方面的第六种可选的实施方式，本申请实施例还提供了第一方面的第七种可选的实施方式，第一数据转运模块还包括多个第三数据中继器和一个第四数据中继器；

多个第二数据选择器通过多个第三数据中继器与多个第一功能模块一一对应连接，且针对多个第三数据中继器中的每个第三数据中继器，第三数据中继器的时钟控制端接入对应的第一功能模块输出的内部时钟信号；

第三数据选择器通过第四数据中继器输出第一中间待选数据，且第四数据中继器的时钟控制端与第一时钟选择器的输出端连接，以接入第一待选时钟信号。

结合第一方面的第二种到第七种可选的实施方式中的任意一种可选的实施方式，本申请实施例还提供了第一方面的第八种可选的实施方式，第二数据转运模块包括至少一个第四数据选择器和一个第五数据选择器，至少一个第四数据选择器与至少一个第二功能模块一一对应连接，第五数据选择器与至少一个第四数据选择器连接，并与至少一个第一数据转运模块连接，以接入至少一个第一数据转运模块输出的至少一条第一中间待选数据，和/或与至少一个其他第二数据转运模块连接，以接入至少一个其他第二数据转运模块输出的至少一条第二中间待选数据；

针对至少一个第四数据选择器中的每个第四数据选择器，第四数据选择器用于从对应的第二功能模块输出的一组内部数据中选取出一条第二初步待选数据；

第五数据选择器用于从至少一个第四数据选择器选取出的至少一条第二初步待选数据，以及至少一条第一中间待选数据和/或至少一条第二中间待选数据中选取出目标待选数据。

结合第一方面的第八种可选的实施方式，本申请实施例还提供了第一方面的第九种可选的实施方式，第二数据转运模块还包括第二时钟选择器，第二时钟选择器与至少一个第二功能模块连接，并接入与至少一条第一中间待选数据来源相同的至少一条第一待选时钟信号，和/或接入与至少一条第二中间待选数据来源相同的至少一条第二待选时钟信号；

第二时钟选择器用于从至少一个第二功能模块输出的至少一条内部时钟信号，以及至少一条第一待选时钟信号和/或至少一条第二待选时钟信号中，选取出一条与目标待选数据来源相同的目标待选时钟信号。

结合第一方面的第九种可选的实施方式，本申请实施例还提供了第一方面的第十种可选的实施方式，第二数据转运模块还包括至少一个第五数据中继器、至少一个第六数据中继器和一个第七数据中继器；

至少一个第四数据选择器通过至少一个第五数据中继器与至少一个第二功能模块一一对应连接，且针对至少一个第五数据中继器中的每个第五数据中继器，第五数据中继器的时钟控制端接入对应的第二功能模块输出的内部时钟信号；

至少一条第一中间待选数据和/或至少一条第二中间待选数据通过至少一个第六数据中继器一一对应地接入第五数据选择器，且针对至少一个第六数据中继器中的每个第六数据中继器，第六数据中继器的时钟控制端接入与对应的第一中间待选数据来源相同的第一待选时钟信号，或接入与对应的第二中间待选数据来源相同的第二待选时钟信号；

第五数据选择器通过第七数据中继器输出目标待选数据，且第七数据中继器的时钟控制端与第二时钟选择器的输出端连接，以接入目标待选时钟信号。

结合第一方面的第一种可选的实施方式，本申请实施例还提供了第一方面的第十一种可选的实施方式，全量数据转运模块包括多个第六数据选择器和一个第七数据选择器，多个第六数据选择器与多个功能模块一一对应连接，第七数据选择器与多个第六数据选择器连接；

针对多个第六数据选择器中的每个第六数据选择器，第六数据选择器用于从对应功能模块输出的一组内部数据中选取出一条第三中间待选数据；

第七数据选择器用于从多个第六数据选择器选取出的多条第三中间待选数据中选取出目标数据。

结合第一方面的第十一种可选的实施方式，本申请实施例还提供了第一方面的第十二种可选的实施方式，全量数据转运模块还包括第三时钟选择器，第三时钟选择器与多个功能模块连接；

第三时钟选择器用于从多个功能模块输出的多条内部时钟信号中，选取出一条与目标数据来源相同的目标时钟信号。

结合第一方面的第十二种可选的实施方式，本申请实施例还提供了第一方面的第十三种可选的实施方式，全量数据转运模块还包括多个第八数据中继器和一个第九数据中继器；

多个第六数据选择器通过多个第八数据中继器与多个功能模块一一对应连接，且针对多个第八数据中继器中的每个第八数据中继器，第八数据中继器的时钟控制端接入对应功能模块输出的内部时钟信号；

第七数据选择器通过第九数据中继器输出目标数据，且第九数据中继器的时钟控制端与第三时钟选择器的时钟输出端连接，以接入目标时钟信号。

第二方面，本申请实施例还提供了一种数据分析系统，包括数据分析设备及上述第一方面，或第一方面的任意一种可选的实施方式所提供的集成电路芯片，数据分析设备与集成电路芯片中包括的数据转运站和数据存储模块连接；

数据分析设备用于获取选择控制信号，并将选择控制信号发送给数据转运站；

数据转运站用于从多个功能模块输出的多组内部数据中选取出一条与选择控制信号对应的目标数据，并将目标数据发送给数据存储模块；

数据存储模块用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给数据分析设备；

数据分析设备用于对目标数据进行分析，获得对应的数据分析结果。

第三方面，本申请实施例提供了一种电子设备，包括上述第一方面，或第一方面的任意一种可选的实施方式所提供的集成电路芯片。

本申请实施例提供的集成电路芯片包括多个功能模块、数据转运站和数据存储模块，数据转运站与多个功能模块和数据存储模块连接，其中，数据转运站用于从多个功能模块输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块，数据存储模块用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给电子设备，以供电子设备对目标数据进行分析，获得对应的数据分析结果。显然，本申请实施例提供的集成电路芯片除集成有自身功能模块之外，还将数据转运站集成在内，以用于从多个功能模块输出的多组内部数据中选取出一条目标数据，同时，还将数据存储模块集成在内，以用于存储目标数据，而数据存储模块在接收到数据发送指令时，能够将目标数据发送给电子设备，以供电子设备对目标数据进行分析，获得对应的数据分析结果，如此，便能够根据数据分析结果，确定是否需要对目标数据的相关数据通路进行设计更改或对目标数据本身进行调试。在此过程中，由于目标数据的采集是通过数据转运站完成的，相对于现有技术中，把多个待调试的数据信号输入控制总线的地址空间，再通过软件读取相应的数据状态值，以对数据状态值进行分析，获得对应的数据分析结果的方法而言，实现了目标数据的同步采集，因此，能够反应出目标数据的连续变化过程，以提高调试结果的可靠性，从而提高调试效率，此外，目标数据的存储是通过数据存储模块完成的，相对于现有技术中提供的前述方法而言，无需在集成电路芯片内为目标数据预留部分软件地址空间，因此，对软件地址空间资源和控制总线逻辑不存在影响，也即，不会对集成电路芯片的工作性能产生影响。

本申请实施例提供的数据分析系统及电子设备具有与上述集成电路芯片相同的有益效果，此处不作赘述。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种集成电路芯片的示意性结构框图。

图2为本申请实施例提供的集成电路芯片的另一种示意性结构框图(数据转运站包括多个部分数据转运模块，多个部分数据转运模块以链式连接)。

图3为本申请实施例提供的集成电路芯片的另一种示意性结构框图(数据转运站包括多个部分数据转运模块，多个部分数据转运模块以树状形式连接)。

图4为本申请实施例提供的一种数据转运模块与功能模块的连接方式示意图。

图5为本申请实施例提供的数据转运模块与功能模块的另一种连接方式示意图。

图6为本申请实施例提供的一种第一数据转运模块的组成结构示意图。

图7为图6所示第一数据转运模块的另一种组成结构示意图。

图8为本申请实施例提供的另一种第一数据转运模块的组成结构示意图。

图9为图8所示第一数据转运模块的另一种组成结构示意图。

图10为本申请实施例提供的一种第二数据转运模块的组成结构示意图。

图11为图10所示第二数据转运模块的另一种组成结构示意图。

图12为本申请实施例提供的另一种第二数据转运模块的组成结构示意图。

图13为图12所示第二数据转运模块的另一种组成结构示意图。

图14为本申请实施例提供的集成电路芯片的另一种示意性结构框图(数据转运站仅包括一个全量数据转运模块)。

图15为本申请实施例提供的一种全量据转运模块的组成结构示意图。

图16A为图15所示全量据转运模块的另一种组成结构示意图的第一部分。

图16B为图15所示全量据转运模块的另一种组成结构示意图的第二部分。

图17为本申请实施例提供的一种数据分析系统的示意性结构框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。此外，应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

请参阅图1，本申请实施例提供的集成电路芯片10包括多个功能模块110、数据转运站120和数据存储模块130，数据转运站120与多个功能模块110和数据存储模块130连接。

本申请实施例中，数据转运站120用于从多个功能模块110输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块130，而数据存储模块130则用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给数据分析设备，以供数据分析设备对目标数据进行分析，获得对应的数据分析结果。此外，需要说明的是，本申请实施例中，一条数据(例如，一条目标数据、一条第一中间待选数据，或一条第二中间待选数据等)的相关描述可以认为是用于表征一条连续的数据信号，而非一条连续数据信号中的某个瞬态值。

对于集成电路芯片10，其有可能是集成度较高的系统级芯片，也有可能是集成度较低的普通芯片。

若集成电路芯片10为集成度较高的系统级芯片，则其包括的功能模块110较多，因此，为降低集成电路芯片10布局布线的复杂程度，数据转运站120可以包括多个数据转运模块，为方便描述，本申请实施例中，将其定义为多个部分数据转运模块，而多个部分数据转运模块根据多个功能模块110在集成电路芯片10上的物理位置以链式或树状形式连接，形成转运网络，转运网络用于连接多个功能模块110，以从多个功能模块110输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块130。

请结合图2(链式)和图3(树状形式)，对于转运网络，本申请实施例中，为方便描述，可以将其中位于叶节点部位的部分数据转运模块定义为第一数据转运模块，非叶节点部位的部分数据转运模块定义为第二数据转运模块。基于此，可以理解的是，若多个部分数据转运模块以链式连接，形成链式转运网络，则多个部分数据转运模块中仅包括一个第一数据转运模块，如图2所示的集成电路芯片10-1中包括的第一数据转运模块1201，若多个部分数据转运模块以树状形式连接，则多个部分数据转运模块中包括多个第一数据转运模块，如图3所示的集成电路芯片10-2中包括的第一数据转运模块1202和第一数据转运模块1203。

第一数据转运模块与多个功能模块中相邻的至少一个第一功能模块连接，用于从至少一个第一功能模块输出的至少一组内部数据中选取出一条第一中间待选数据，并将第一中间待选数据发送给相邻的第二数据转运模块。

例如，图2所示的集成电路芯片10-1中，第一数据转运模块1201与第一功能模块1101连接，用于从第一功能模块1101输出的至少一组内部数据中选取出一条第一中间待选数据，并将该条第一中间待选数据发送给第二数据转运模块1211。

再例如，图3所示的集成电路芯片10-2中，第一数据转运模块1202与第一功能模块1102和第一功能模块1103连接，用于从第一功能模块1102输出的一组内部数据和第一功能模块1103输出的一组内部数据中选取出一条第一中间待选数据，并将该条第一中间待选数据发送给第二数据转运模块1213。

第二数据转运模块与多个功能模块中的相邻的至少一个第二功能模块连接，并接入相邻的至少一个第一数据转运模块输出的至少一条第一中间待选数据，和/或接入相邻的至少一个其他第二数据转运模块输出的至少一条第二中间待选数据，用于从至少一个第二功能模块输出的至少一组内部数据，以及至少一条第一中间待选数据和/或至少一条第二中间待选数据中选取出目标待选数据。

例如，图2所示的集成电路芯片10-1中，第二数据转运模块1211与第二功能模块1111和第二功能模块1112连接，并接入第一数据转运模块1201输出的第一中间待选数据，用于从第二功能模块1111输出的一组内部数据、第二功能模块1112输出的一组内部数据，以及第一数据转运模块1201输出的第一中间待选数据中选取出目标待选数据。

再例如，图3所示的集成电路芯片10-2中，第二数据转运模块1214与第二功能模块1115和第二功能模块1116连接，并接入第一数据转运模块1203输出的第一中间待选数据，同时，接入第二数据转运模块1213输出第二中间待选数据，用于从第二功能模块1115输出的一组内部数据、第二功能模块1116输出的一组内部数据、第一数据转运模块1203输出的第一中间待选数据，以及第二数据转运模块1213输出第二中间待选数据中选取出目标待选数据。

需要说明的是，本申请实施例中，若第二数据转运模块非转运网络中位于根节点部位的部分数据转运模块，则将目标待选数据作为新的第二中间待选数据，并发送给相邻的其他第二数据转运模块，若第二数据转运模块为转运网络中位于根节点部位的部分数据转运模块，则将目标待选数据作为目标数据，并发送给数据存储模块130。

还需要说明的是，本申请实施例中，对于任意数据转运模块，其与功能模块的连接方式如图4所示，也即，功能模块上设置有N个数据输出端(Data0、Data1、Data2……DataN)，用于输出一组内部数据，那么，为与之匹配，数据转运模块上同样需要设置有N个数据输入端(Data'0、Data'1、Data'2……Data'N)，且N个数据输入端与N个数据输出端一一对应，用于接收功能模块输出的一组内部数据，其中，N≥2，且为整数。若集成电路芯片为异步时序结构，也即，若集成电路芯片的多个功能模块为不同时钟频率，和/或不同时钟相位的逻辑电路，则数据转运模块上还需要设置时钟采集端Clk'，并与功能模块的时钟输端Clk连接，以采集功能模块输出的内部时钟信号，此时，数据转运模块与功能模块的连接方式如图5所示。

对于任意第一数据转运模块，本申请实施例中，若该第一数据转运模块仅与多个功能模块中相邻的一个第一功能模块连接，则该第一数据转运模块可以包括一个第一数据选择器，第一数据选择器与第一功能模块连接，用于从第一功能模块输出的一组内部数据中选取出第一中间待选数据。此外，若集成电路芯片10为异步时序结构，则该第一数据转运模块还需要通过时钟输出端将第一功能模块输出的内部时钟信号转运输出。

进一步地，为提高第一中间待选数据的时序效果，上述第一数据转运模块还可以包括一个第一数据中继器和一个第二数据中继器。第一数据选择器可以通过第一数据中继器与第一功能模块连接，且第一数据中继器的时钟控制端接入与第一中间待选数据来源相同的第一待选时钟信号，也即，该第一功能模块输出的内部时钟信号，第一数据选择器通过第二数据中继器输出第一中间待选数据，第二数据中继器的时钟控制端同样接入与第一中间待选数据来源相同的第一待选时钟信号，也即，该第一功能模块输出的内部时钟信号，具体可以参考图3所示集成电路芯片10-2中的第一数据转运模块1203。

以下，将结合图6和图7，对第一数据转运模块1203的组成结构进行描述。

第一数据转运模块1203包括第一数据选择器Mux-01，第一数据选择器Mux-01与第一功能模块1104连接。具体地连接方式为：第一数据选择器Mux-01的多个数据输入端与第一功能模块1104的多个数据输出端一一对应连接。第一数据选择器Mux-01用于从第一功能模块1104输出的一组内部数据中选取出第一中间待选数据，记作data01。在此情况下，第一数据选择器Mux-01的数据输出端作为第一数据转运模块1203的数据输出端。此外，若集成电路芯片10-2为异步时序结构，则第一数据转运模块1203还需要通过时钟输出端将第一功能模块1104输出的内部时钟信号转运输出，记作clk01。

如图7所示，为提高第一中间待选数据data01的时序效果，第一数据转运模块1203还包括第一数据中继器12031和第二数据中继器12032。第一数据选择器Mux-01通过第一数据中继器12031与第一功能模块1104连接，且第一数据中继器12031的时钟控制端需要接入与第一中间待选数据data01来源相同的第一待选时钟信号，也即，第一功能模块1104输出的内部时钟信号clk01。可以理解的是，若集成电路芯片10-2为同步时序结构，则第一数据中继器12031的时钟控制端也可以直接接入集成电路芯片10-2的系统时钟。第一数据选择器Mux-01通过第二数据中继器12032输出第一中间待选数据data01，第二数据中继器12032的时钟控制端同样需要接入与第一中间待选数据data01来源相同的第一待选时钟信号，也即，第一功能模块1104输出的内部时钟信号clk01。同样，可以理解的是，若集成电路芯片10-2为同步时序结构，则第二数据中继器12032的时钟控制端也可以直接接入集成电路芯片10-2的系统时钟。在此情况下，第二数据中继器12032的数据输出端作为第一数据转运模块1203的数据输出端。

若集成电路芯片10-2中还包括仅与多个功能模块中的一个第一功能模块连接的其他第一数据转运模块，则其具有与上述第一数据转运模块1203相同的组成结构，本申请实施例对此不作赘述。

对于任意第一数据转运模块，本申请实施例中，若该第一数据转运模块与多个功能模块中相邻的多个第一功能模块连接，则该第一数据转运模块可以包括多个第二数据选择器和一个第三数据选择器，多个第二数据选择器与多个第一功能模块一一对应连接，第三数据选择器与多个第二数据选择器连接。针对多个第二数据选择器中的每个第二数据选择器，该第二数据选择器用于从对应的第一功能模块输出的一组内部数据中选取出一条第一初步待选数据，而第三数据选择器则用于从多个第二数据选择器选取出的多条第一初步待选数据中选取出第一中间待选数据。此外，若集成电路芯片10为异步时序结构，则该第一数据转运模块还可以包括第一时钟选择器，第一时钟选择器与多个第一功能模块连接，用于从多个第一功能模块输出的多条内部时钟信号中，选取出一条与第一中间待选数据来源相同的第一待选时钟信号。

进一步地，为提高第一中间待选数据的时序效果，上述第一数据转运模块还可以包括多个第三数据中继器和一个第四数据中继器。多个第二数据选择器通过多个第三数据中继器与多个第一功能模块一一对应连接，且针对多个第三数据中继器中的每个第三数据中继器，该第三数据中继器的时钟控制端接入对应的第一功能模块输出的内部时钟信号，第三数据选择器则通过第四数据中继器输出第一中间待选数据，且第四数据中继器的时钟控制端与第一时钟选择器的输出端连接，以接入第一待选时钟信号，具体可以参考图3所示集成电路芯片10-2中的第一数据转运模块1202。

以下，将结合图8和图9，对第一数据转运模块1202的组成结构进行描述。

第一数据转运模块1202包括第二数据选择器Mux-02、第二数据选择器Mux-03和第三数据选择器Mux-04，第二数据选择器Mux-02与第一功能模块1102连接，第二数据选择器Mux-03与第一功能模块1103连接，第三数据选择器Mux-04与第二数据选择器Mux-02和第二数据选择器Mux-03连接。具体地连接方式为：第二数据选择器Mux-02的多个数据输入端与第一功能模块1102的多个数据输出端一一对应连接，第二数据选择器Mux-03的多个数据输入端与第一功能模块1103的多个数据输出端一一对应连接，第二数据选择器Mux-02的数据输出端与第三数据选择器Mux-04的第一数据输入端连接，第二数据选择器Mux-03的数据输出端与第三数据选择器Mux-04的第二数据输入端连接。第二数据选择器Mux-02用于从第一功能模块1102输出的一组内部数据中选取出一条第一初步待选数据，记作data02，第二数据选择器Mux-03用于从第一功能模块1103输出的一组内部数据中选取出一条第一初步待选数据，记作data03，第三数据选择器Mux-04用于从第一初步待选数据data02和第一初步待选数据data03中选取出第一中间待选数据，记作data04。在此情况下，第三数据选择器Mux-04的数据输出端作为第一数据转运模块1202的数据输出端。

在集成电路芯片10-2为异步时序结构的情况下，第一数据转运模块1202还包括第一时钟选择器Mux-05，第一时钟选择器Mux-05的第一数据输入端与第一功能模块1102的时钟输出端连接，第一时钟选择器Mux-05的第二数据输入端与第一功能模块1103的时钟输出端连接，用于从第一功能模块1102输出的内部时钟信号和第一功能模块1103输出的内部时钟信号中，选取出一条与第一中间待选数据data04来源相同的第一待选时钟信号，记作clk04。在此情况下，第一时钟选择器Mux-05的数据输出端，作为第一数据转运模块1202的时钟输出端。

如图9所示，为提高第一中间待选数据data04的时序效果，第一数据转运模块1202还包括第三数据中继器12021、第三数据中继器12022和第四数据中继器12023。第二数据选择器Mux-02通过第三数据中继器12021与第一功能模块1102连接，且第三数据中继器12021的时钟控制端需要接入第一功能模块1102输出的内部时钟信号clk02。可以理解的是，若集成电路芯片10-2为同步时序结构，则第三数据中继器12021的时钟控制端也可以直接接入集成电路芯片10-2的系统时钟。同样，第二数据选择器Mux-03可以通过第三数据中继器12022与第一功能模块1103连接，且第三数据中继器12022的时钟控制端需要接入第一功能模块1103输出的内部时钟信号clk03。同样，可以理解的是，若集成电路芯片10-2为同步时序结构，则第三数据中继器12022的时钟控制端也可以直接接入集成电路芯片的系统时钟。第三数据选择器Mux-04通过第四数据中继器12023输出第一中间待选数据data04，且第四数据中继器12023的时钟控制端需要与第一时钟选择器Mux-05的输出端连接，以接入与第一中间待选数据data04来源相同的第一待选时钟信号clk04。同样，可以理解的是，若集成电路芯片10-2为同步时序结构，则第四数据中继器12023的时钟控制端也可以直接接入集成电路芯片10-2的系统时钟。在此情况下，第四数据中继器12023的数据输出端作为第一数据转运模块1202的数据输出端。

若集成电路芯片10-2中还包括与多个功能模块中的多个第一功能模块连接的其他第一数据转运模块，则其具有与第一数据转运模块1202相同或相似的组成结构，本领域技术人员可以根据第一数据转运模块1202的组成结构推导出其他第一数据转运模块的组成结构，因此，本申请实施例对此不作赘述。

对于第二数据转运模块，本申请实施例中，其可以包括至少一个第四数据选择器和一个第五数据选择器，至少一个第四数据选择器与至少一个第二功能模块一一对应连接，第五数据选择器与至少一个第四数据选择器连接，并与至少一个第一数据转运模块连接，以接入至少一个第一数据转运模块输出的至少一条第一中间待选数据，和/或与至少一个其他第二数据转运模块连接，以接入至少一个其他第二数据转运模块输出的至少一条第二中间待选数据。

例如，图2所示集成电路芯片10-1中的第二数据转运模块1211，由于其与两个第二功能模块(第二功能模块1111和第二功能模块1112)连接，同时，与第一数据转运模块1201连接，因此，其包括的第五数据选择器与两个第四数据选择器连接，同时，与第一数据转运模块1201连接，以接入第一数据转运模块1201输出的第一中间待选数据。

再例如，图2所示集成电路芯片10-1中的第二数据转运模块1212，由于其与一个第二功能模块(第二功能模块1113)连接，同时，与第二数据转运模块1211连接，因此，其包括的第五数据选择器与一个第四数据选择器连接，同时，与第二数据转运模块1211连接，以接入第二数据转运模块1211输出的第二中间待选数据。

又例如，图3所示集成电路芯片10-2中的第二数据转运模块1214，由于其与两个第二功能模块(第二功能模块1115和第二功能模块1116)连接，同时，与第一数据转运模块1203和第二数据转运模块1213连接，因此，其包括的第五数据选择器与两个第四数据选择器连接，同时，与第一数据转运模块1203连接，以接入第一数据转运模块1203输出的第一中间待选数据，以及与第二数据转运模块1213连接，以接入第二数据转运模块1213输出的第二中间待选数据。

需要说明的是，本申请实施例中，对于第二数据转运模块，针对其包括的至少一个第四数据选择器中的每个第四数据选择器，该第四数据选择器用于从对应的第二功能模块输出的一组内部数据中选取出一条第二初步待选数据，而第五数据选择器则用于从至少一个第四数据选择器选取出的至少一条第二初步待选数据，以及至少一条第一中间待选数据和/或至少一条第二中间待选数据中选取出目标待选数据。此外，若集成电路芯片10为异步时序结构，则该第二数据转运模块还可以包括第二时钟选择器，第二时钟选择器与至少一个第二功能模块连接，并接入与至少一条第一中间待选数据来源相同的至少一条第一待选时钟信号，和/或接入与至少一条第二中间待选数据来源相同的至少一条第二待选时钟信号，用于从至少一个第二功能模块输出的至少一条内部时钟信号，以及至少一条第一待选时钟信号和/或至少一条第二待选时钟信号中，选取出一条与目标待选数据来源相同的目标待选时钟信号。

进一步地，为提高目标待选数据的时序效果，第二数据转运模块还包括至少一个第五数据中继器、至少一个第六数据中继器和一个第七数据中继器。至少一个第四数据选择器通过至少一个第五数据中继器与至少一个第二功能模块一一对应连接，且针对至少一个第五数据中继器中的每个第五数据中继器，第五数据中继器的时钟控制端接入对应的第二功能模块输出的内部时钟信号。至少一条第一中间待选数据和/或至少一条第二中间待选数据通过至少一个第六数据中继器一一对应地接入第五数据选择器，且针对至少一个第六数据中继器中的每个第六数据中继器，第六数据中继器的时钟控制端接入与对应的第一中间待选数据来源相同的第一待选时钟信号，或接入与对应的第二中间待选数据来源相同的第二待选时钟信号。第五数据选择器通过第七数据中继器输出目标待选数据，且第七数据中继器的时钟控制端与第二时钟选择器的输出端连接，以接入目标待选时钟信号，具体可以参考图3所示集成电路芯片10-2中的第二数据转运模块1213和第二数据转运模块1214。

以下，将结合图10和图11，对第二数据转运模块1213的组成结构进行描述。

第二数据转运模块1213包括第四数据选择器Mux-06和第五数据选择器Mux-07，第四数据选择器Mux-06与第二功能模块1114连接，第五数据选择器Mux-07与第四数据选择器Mux-06连接，并与第一数据转运模块1202连接。具体地连接方式为：第四数据选择器Mux-06的多个数据输入端与第二功能模块1114的多个数据输出端一一对应连接，第五数据选择器Mux-07的第一数据输入端与第四数据选择器Mux-06的数据输出端连接，第五数据选择器Mux-07的第二数据输入端与第一数据转运模块1202的数据输出端连接，以接入第一数据转运模块1202输出的第一中间待选数据data04。第四数据选择器Mux-06用于从第二功能模块1114输出的一组内部数据中选取出一条第二初步待选数据，记作data05，第五数据选择器Mux-07用于从第二初步待选数据data05和第一中间待选数据data04中选取出目标待选数据，记作data06。在此情况下，第五数据选择器Mux-07的数据输出端作为第二数据转运模块1213的数据输出端。由于第二数据转运模块1213非转运网络中位于根节点部位的部分数据转运模块，则将目标待选数据data06作为新的第二中间待选数据，并发送给第二数据转运模块1214。

在集成电路芯片10-2为异步时序结构的情况下，第二数据转运模块1213还可以包括第二时钟选择器Mux-08，第二时钟选择器Mux-08的第一数据输入端与第二功能模块1114的时钟输出端连接，第二时钟选择器Mux-08的第二数据输入端与第一数据转运模块1202的时钟输出端连接，以接入与第一中间待选数据data04来源相同的第一待选时钟信号clk04，用于从第二功能模块1114输出的内部时钟信号clk05和第一待选时钟信号clk04中，选取出一条与第二中间待选数据data06来源相同的目标待选时钟信号，记作clk06。在此情况下，第二时钟选择器Mux-08的数据输出端，作为第二数据转运模块1213的时钟输出端。由于第二数据转运模块1213非转运网络中位于根节点部位的部分数据转运模块，则将目标待选时钟信号clk06作为新的第二待选时钟信号，并发送给第二数据转运模块1214。

如图11所示，为提高目标待选数据data06的时序效果，第二数据转运模块1213还包括第五数据中继器12131、第六数据中继器12132和一个第七数据中继器12133。第四数据选择器Mux-06通过第五数据中继器12131与第二功能模块1114连接，且第五数据中继器12131的时钟控制端需要接入第二功能模块1114输出的内部时钟信号clk05。可以理解的是，若集成电路芯片10-2为同步时序结构，则第五数据中继器12131的时钟控制端也可以直接接入集成电路芯片的系统时钟。第一中间待选数据data04通过第六数据中继器12132和接入第五数据选择器Mux-07，且第六数据中继器12132的时钟控制端需要接入与第一中间待选数据data04来源相同的第一待选时钟信号clk04。同样，可以理解的是，若集成电路芯片10-2为同步时序结构，则第五数据中继器12131的时钟控制端也可以直接接入集成电路芯片的系统时钟。第五数据选择器Mux-07通过第七数据中继器12133输出目标待选数据clk06，且第七数据中继器12133的时钟控制端需要与第二时钟选择器Mux-08的输出端连接，以接入第二中间待选数据data06。在此情况下，第七数据中继器12133的数据输出端作为第二数据转运模块1213的数据输出端。

若集成电路芯片10-2中还存在其他第二数据转运模块，则其具有与第二数据转运模块1213相同或相似的组成结构，本领域技术人员可以根据第二数据转运模块1213的组成结构推导出其他第二数据转运模块的组成结构，例如，可以根据第二数据转运模块1213的组成结构推导出第二数据转运模块1214的组成结构如图12(不包括第五中继器12141、第五中继器12142、第六数据中继器12143、第六数据中继器12144和第七数据中继器12145)或图13(包括第五中继器12141、第五中继器12142、第六数据中继器12143、第六数据中继器12144和第七数据中继器12145)所示，因此，本申请实施例对此不作赘述。

第二数据转运模块1214中，第四数据选择器Mux-09用于从第二功能模块1115输出的一组内部数据中选取出一条第二初步待选数据，记作data07，第四数据选择器Mux-10用于从第二功能模块1116输出的一组内部数据中选取出一条第二初步待选数据，记作data08，第五数据选择器Mux-11用于从第二初步待选数据data07、第二初步待选数据data08、第一数据转运模块1203输出的第一中间待选数据data01，以及第二数据转运模块1213输出的第二中间待选数据data06中选取出目标待选数据，记作data09。对于图12所示的第二数据转运模块1214，其中，第五数据选择器Mux-11的数据输出端，作为第二数据转运模块1214的数据输出端，对于图13所示的第二数据转运模块1214，其中，第七数据中继器12145的数据输出端，作为第二数据转运模块1214的数据输出端。由于第二数据转运模块1214为转运网络中位于根节点部位的部分数据转运模块，则将目标待选数据data09作为目标数据，并发送给数据存储模块130。

在集成电路芯片10-2为异步时序结构的情况下，第二数据转运模块1214还包括第二时钟选择器Mux-12，第二时钟选择器Mux-12用于从第二功能模块1115输出的内部时钟信号clk07、第二功能模块1116输出的内部时钟信号clk08、第一待选时钟信号clk01和第二待选时钟信号clk06中选取出目标待选时钟信号，记作clk09。在此情况下，第二时钟选择器Mux-08的数据输出端，作为第二数据转运模块1213的时钟输出端。由于第二数据转运模块1214为转运网络中位于根节点部位的部分数据转运模块，则将目标待选时钟信号clk09作为目标时钟信号并发送给数据存储模块130。

若集成电路芯片10为集成度较低的普通芯片，则其包括的功能模块110较少，因此，在不考虑集成电路芯片布局布线复杂程度的前提下，数据转运站120可以仅包括一个数据转运模块，为方便描述，本申请实施例中，将其定义为全量数据转运模块。全量数据转运模块与多个功能模块110连接，用于从多个功能模块110输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块130。

本申请实施例中，全量数据转运模块可以包括多个第六数据选择器和一个第七数据选择器，多个第六数据选择器与多个功能模块110一一对应连接，第七数据选择器与多个第六数据选择器连接。针对多个第六数据选择器中的每个第六数据选择器，第六数据选择器用于从对应功能模块110输出的一组内部数据中选取出一条第三中间待选数据。第七数据选择器用于从多个第六数据选择器选取出的多条第三中间待选数据中选取出目标数据。此外，若集成电路芯片10为异步时序结构，则全量数据转运模块还可以包括第三时钟选择器，第三时钟选择器与多个功能模块110连接，用于从多个功能模块110输出的多条内部时钟信号中，选取出一条与目标数据来源相同的目标时钟信号。

进一步地，为提高目标数据的时序效果，全量数据转运模块还可以包括多个第八数据中继器和一个第九数据中继器。多个第六数据选择器通过多个第八数据中继器与多个功能模块110一一对应连接，且针对多个第八数据中继器中的每个第八数据中继器，该第八数据中继器的时钟控制端需要接入对应功能模块110输出的内部时钟信号，第七数据选择器则通过第九数据中继器输出目标数据，且第九数据中继器的时钟控制端需要与第三时钟选择器的时钟输出端连接，以接入目标时钟信号。可以理解的是，若集成电路芯片10为同步时序结构，则多个第八数据中继器和一个第九数据中继器的时钟控制端均可以直接接入集成电路芯片10的系统时钟，具体可以参考图14所示集成电路芯片10-3中的全量数据转运模块1221。

具体到图14所示的全量数据转运模块1221，如图15所示，其组成结构实质与图8所示的第一数据转运模块1202类似(不包括第八数据中继器12211、第八数据中继器12212、第八数据中继器12213、第八数据中继器12214和第九数据中继器12215)，或与图16A和图16B所示的第一数据转运模块1202类似(包括第八数据中继器12211、第八数据中继器12212、第八数据中继器12213、第八数据中继器12214和第九数据中继器12215)，本申请实施例对此不作赘述。

全量数据转运模块1221中，第六数据选择器Mux-13用于从功能模块1121输出的一组内部数据中选取出一条第三中间待选数据，记作data10，第六数据选择器Mux-14用于从功能模块1122输出的一组内部数据中选取出一条第三中间待选数据，记作data11，第六数据选择器Mux-15用于从功能模块1123输出的一组内部数据中选取出一条第三中间待选数据，记作data12，第六数据选择器Mux-16用于从功能模块1124输出的一组内部数据中选取出一条第三中间待选数据，记作data13，第七数据选择器Mux-17用于从第三中间待选数据data10、第三中间待选数据data10、第三中间待选数据data10和第三中间待选数据data10中选取出目标数据，记作data14，并发送给数据存储模块130。在此情况下，第七数据选择器Mux-17的数据输出端，作为全量数据转运模块1221的数据输出端。

在集成电路芯片10-3为异步时序结构的情况下，全量数据转运模块1221还包括第三时钟选择器Mux-18，第三时钟选择器Mux-18用于从功能模块1121输出的内部时钟信号clk10、功能模块1122输出的内部时钟信号clk10、功能模块1123输出的内部时钟信号clk10和功能模块1124输出的内部时钟信号clk10中选取出一条与目标数据data14来源相同的目标时钟信号，记作clk14。

对于目标数据和目标时钟信号的选取，本申请实施例中，其可以通过设置数据转运站(包括多个部分数据转运模块或一个全量数据转运模块)中，各个数据转运模块中选择器的控制端信号实现。

以图15，或图16A和图16B所示的全量数据转运模块1221为例，假设，N7＝N8＝6，N9＝N10＝8，也即，功能模块1121上设置有6个数据输出端(Data0、Data1、Data2……Data5)，用于输出一组内部数据，且该组内部数据包括6条内部数据，功能模块1122上设置有6个数据输出端(Data0、Data1、Data2……Data5)，用于输出一组内部数据，且该组内部数据包括6条内部数据，功能模块1123上设置有8个数据输出端(Data0、Data1、Data2……Data7)，用于输出一组内部数据，且该组内部数据包括8条内部数据，功能模块1124上设置有8个数据输出端(Data0、Data1、Data2……Data7)，用于输出一组内部数据，且该组内部数据包括8条内部数据，则第六数据选择器Mux-13和第六数据选择器Mux-14可以为六选一数据选择器，第六数据选择器Mux-15和第六数据选择器Mux-16可以为八选一数据选择器，此外，第七数据选择器Mux-17和第三时钟选择器Mux-18可以为四选一数据选择器。

若需要选取出功能模块1121输出的一组内部数据中包括的第一条内部数据，作为目标数据，则第六数据选择器Mux-13的控制端信号为“000001”，第六数据选择器Mux-14的控制端信号可以是任意6bit位宽的数据信号，第六数据选择器Mux-15和第六数据选择器Mux-16的控制端信号可以是任意8bit位宽的数据信号，第七数据选择器Mux-17的控制端信号为“0001”，同样，第三时钟选择器Mux-18的控制端信号为“0001”。

请参阅图17，本申请实施例还提供了一种数据分析系统1，包括数据分析设备20和上述集成电路芯片10，数据分析设备20与集成电路芯片10中包括的数据转运站120和数据存储模块130连接。

其中，数据分析设备20用于获取选择控制信号，并将选择控制信号发送给数据转运站120，数据转运站120用于从多个功能模块110输出的多组内部数据中选取出一条与选择控制信号对应的目标数据，并将目标数据发送给数据存储模块130，数据存储模块130用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给数据分析设备20，而数据分析设备20用于对目标数据进行分析，获得对应的数据分析结果。

可以理解的是，本申请实施例中，数据分析设备20对目标数据进行分析可以是分析目标数据的时序变化情况是否符合预期，也可以是根据目标数据分析对应功能模块的工作状态是否正常，具体可以根据实际的需求确定，本申请实施例对此不作具体限制。此外，本申请实施例中，数据分析设备20可以是终端设备，例如，电脑、个人数字助理(PersonalDigital Assistant，PAD)、移动上网设备(Mobile Internet Device，MID)等，还可以是服务器，本申请实施例对此不作具体限制。

进一步地，本申请还提供了一种电子设备，其可以包括上述集成电路芯片10，该电子设备同样可以是电脑、PAD、MID等，本申请实施例对此不作具体限制。

综上所述，本申请实施例提供的集成电路芯片100包括多个功能模块110、数据转运站120和数据存储模块130，数据转运站120与多个功能模块110和数据存储模块130连接，其中，数据转运站120用于从多个功能模块110输出的多组内部数据中选取出一条目标数据，并将目标数据发送给数据存储模块130，数据存储模块130用于对目标数据进行存储，并在接收到数据发送指令时，将目标数据发送给电子设备，以供电子设备对目标数据进行分析，获得对应的数据分析结果。显然，本申请实施例提供的集成电路芯片100除集成有自身功能模块110之外，还将数据转运站120集成在内，以用于从多个功能模块110输出的多组内部数据中选取出一条目标数据，同时，还将数据存储模块130集成在内，以用于存储目标数据，而数据存储模块130在接收到数据发送指令时，能够将目标数据发送给电子设备，以供电子设备对目标数据进行分析，获得对应的数据分析结果，如此，便能够根据数据分析结果，确定是否需要对目标数据的相关数据通路进行设计更改或对目标数据本身进行调试。在此过程中，由于目标数据的采集是通过数据转运站120完成的，相对于现有技术中，把多个待调试的数据信号输入控制总线的地址空间，再通过软件读取相应的数据状态值，以对数据状态值进行分析，获得对应的数据分析结果的方法而言，实现了目标数据的同步采集，因此，能够反应出目标数据的连续变化过程，以提高调试结果的可靠性，从而提高调试效率，此外，目标数据的存储是通过数据存储模块130完成的，相对于现有技术中提供的前述方法而言，无需在集成电路芯片100内为目标数据预留部分软件地址空间，因此，对软件地址空间资源和控制总线逻辑不存在影响，也即，不会对集成电路芯片100的工作性能产生影响。

本申请实施例提供的数据分析系统和电子设备具有与上述集成电路芯片100相同的有益效果，此处不作赘述。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”、“设置”应做广义理解，例如，可以是机械上的固定连接、可拆卸连接或一体地连接，可以是电学上的电连接、通信连接，其中，通信连接又可以是有线通信连接或无线通信连接，此外，可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，对于本领域的技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

以上所述仅为本申请的部分实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种集成电路芯片，其特征在于，包括多个功能模块、数据转运站和数据存储模块，所述数据转运站与所述多个功能模块和所述数据存储模块连接；

所述数据转运站用于从所述多个功能模块输出的多组内部数据中选取出一条目标数据，并将所述目标数据发送给所述数据存储模块；

所述数据存储模块用于对所述目标数据进行存储，并在接收到数据发送指令时，将所述目标数据发送给数据分析设备，以供所述数据分析设备对所述目标数据进行分析，获得对应的数据分析结果；

其中，所述数据转运站包括一个全量数据转运模块或多个部分数据转运模块；

若所述数据转运站包括一个全量数据转运模块，则所述全量数据转运模块与所述多个功能模块连接，用于从所述多个功能模块输出的多组内部数据中选取出一条目标数据，并将所述目标数据发送给所述数据存储模块；

若所述数据转运站包括多个部分数据转运模块，则所述多个部分数据转运模块根据所述多个功能模块在所述集成电路芯片上的物理位置以链式或树状形式连接，形成转运网络，所述转运网络用于连接所述多个功能模块，以从所述多个功能模块输出的多组内部数据中选取出一条目标数据，并将所述目标数据发送给所述数据存储模块；

其中，所述全量数据转运模块包括多个第六数据选择器和一个第七数据选择器，所述多个第六数据选择器与所述多个功能模块一一对应连接，所述第七数据选择器与所述多个第六数据选择器连接；

针对所述多个第六数据选择器中的每个第六数据选择器，所述第六数据选择器用于从对应功能模块输出的一组内部数据中选取出一条第三中间待选数据；

所述第七数据选择器用于从所述多个第六数据选择器选取出的多条第三中间待选数据中选取出所述目标数据。

2.根据权利要求1所述的集成电路芯片，其特征在于，若所述数据转运站包括多个部分数据转运模块，所述转运网络中位于叶节点部位的部分数据转运模块为第一数据转运模块，非叶节点部位的部分数据转运模块为第二数据转运模块；

所述第一数据转运模块与所述多个功能模块中相邻的至少一个第一功能模块连接，用于从所述至少一个第一功能模块输出的至少一组内部数据中选取出一条第一中间待选数据，并将所述第一中间待选数据发送给相邻的第二数据转运模块；

所述第二数据转运模块与所述多个功能模块中的相邻的至少一个第二功能模块连接，并接入相邻的至少一个第一数据转运模块输出的至少一条第一中间待选数据，和/或接入相邻的至少一个其他第二数据转运模块输出的至少一条第二中间待选数据，用于从所述至少一个第二功能模块输出的至少一组内部数据，以及所述至少一条第一中间待选数据和/或所述至少一条第二中间待选数据中选取出目标待选数据；

若所述第二数据转运模块非所述转运网络中位于根节点部位的部分数据转运模块，则将所述目标待选数据作为新的第二中间待选数据，并发送给相邻的其他第二数据转运模块，若所述第二数据转运模块为所述转运网络中位于根节点部位的部分数据转运模块，则将所述目标待选数据作为所述目标数据。

3.根据权利要求2所述的集成电路芯片，其特征在于，若所述第一数据转运模块与所述多个功能模块中相邻的一个第一功能模块连接，则所述第一数据转运模块包括一个第一数据选择器，所述第一数据选择器与所述第一功能模块连接；

所述第一数据选择器用于从所述第一功能模块输出的一组内部数据中选取出所述第一中间待选数据。

4.根据权利要求3所述的集成电路芯片，其特征在于，所述第一数据转运模块还包括一个第一数据中继器和一个第二数据中继器；

所述第一数据选择器通过所述第一数据中继器与所述第一功能模块连接，且所述第一数据中继器的时钟控制端接入与所述第一中间待选数据来源相同的第一待选时钟信号；

所述第一数据选择器通过所述第二数据中继器输出所述第一中间待选数据，且所述第二数据中继器的时钟控制端接入与所述第一中间待选数据来源相同的第一待选时钟信号。

5.根据权利要求2所述的集成电路芯片，其特征在于，若所述第一数据转运模块与所述多个功能模块中相邻的多个第一功能模块连接，则所述第一数据转运模块包括多个第二数据选择器和一个第三数据选择器，所述多个第二数据选择器与所述多个第一功能模块一一对应连接，所述第三数据选择器与所述多个第二数据选择器连接；

针对所述多个第二数据选择器中的每个第二数据选择器，所述第二数据选择器用于从对应的第一功能模块输出的一组内部数据中选取出一条第一初步待选数据；

所述第三数据选择器用于从所述多个第二数据选择器选取出的多条第一初步待选数据中选取出所述第一中间待选数据。

6.根据权利要求5所述的集成电路芯片，其特征在于，所述第一数据转运模块还包括第一时钟选择器，所述第一时钟选择器与所述多个第一功能模块连接；

所述第一时钟选择器用于从所述多个第一功能模块输出的多条内部时钟信号中，选取出一条与所述第一中间待选数据来源相同的第一待选时钟信号。

7.根据权利要求6所述的集成电路芯片，其特征在于，所述第一数据转运模块还包括多个第三数据中继器和一个第四数据中继器；

所述多个第二数据选择器通过所述多个第三数据中继器与所述多个第一功能模块一一对应连接，且针对所述多个第三数据中继器中的每个第三数据中继器，所述第三数据中继器的时钟控制端接入对应的第一功能模块输出的内部时钟信号；

所述第三数据选择器通过所述第四数据中继器输出所述第一中间待选数据，且所述第四数据中继器的时钟控制端与所述第一时钟选择器的输出端连接，以接入所述第一待选时钟信号。

8.根据权利要求2～7中任意一项所述的集成电路芯片，其特征在于，所述第二数据转运模块包括至少一个第四数据选择器和一个第五数据选择器，所述至少一个第四数据选择器与所述至少一个第二功能模块一一对应连接，所述第五数据选择器与所述至少一个第四数据选择器连接，并与所述至少一个第一数据转运模块连接，以接入所述至少一个第一数据转运模块输出的至少一条第一中间待选数据，和/或与所述至少一个其他第二数据转运模块连接，以接入所述至少一个其他第二数据转运模块输出的至少一条第二中间待选数据；

针对所述至少一个第四数据选择器中的每个第四数据选择器，所述第四数据选择器用于从对应的第二功能模块输出的一组内部数据中选取出一条第二初步待选数据；

所述第五数据选择器用于从所述至少一个第四数据选择器选取出的至少一条第二初步待选数据，以及所述至少一条第一中间待选数据和/或所述至少一条第二中间待选数据中选取出所述目标待选数据。

9.根据权利要求8所述的集成电路芯片，其特征在于，所述第二数据转运模块还包括第二时钟选择器，所述第二时钟选择器与所述至少一个第二功能模块连接，并接入与所述至少一条第一中间待选数据来源相同的至少一条第一待选时钟信号，和/或接入与所述至少一条第二中间待选数据来源相同的至少一条第二待选时钟信号；

所述第二时钟选择器用于从所述至少一个第二功能模块输出的至少一条内部时钟信号，以及所述至少一条第一待选时钟信号和/或所述至少一条第二待选时钟信号中，选取出一条与所述目标待选数据来源相同的目标待选时钟信号。

10.根据权利要求9所述的集成电路芯片，其特征在于，所述第二数据转运模块还包括至少一个第五数据中继器、至少一个第六数据中继器和一个第七数据中继器；

所述至少一个第四数据选择器通过所述至少一个第五数据中继器与所述至少一个第二功能模块一一对应连接，且针对所述至少一个第五数据中继器中的每个第五数据中继器，所述第五数据中继器的时钟控制端接入对应的第二功能模块输出的内部时钟信号；

所述至少一条第一中间待选数据和/或所述至少一条第二中间待选数据通过所述至少一个第六数据中继器一一对应地接入所述第五数据选择器，且针对所述至少一个第六数据中继器中的每个第六数据中继器，所述第六数据中继器的时钟控制端接入与对应的第一中间待选数据来源相同的第一待选时钟信号，或接入与对应的第二中间待选数据来源相同的第二待选时钟信号；

所述第五数据选择器通过所述第七数据中继器输出所述目标待选数据，且所述第七数据中继器的时钟控制端与所述第二时钟选择器的输出端连接，以接入所述目标待选时钟信号。

11.根据权利要求1所述的集成电路芯片，其特征在于，若所述数据转运站包括一个全量数据转运模块，所述全量数据转运模块还包括第三时钟选择器，所述第三时钟选择器与所述多个功能模块连接；

所述第三时钟选择器用于从所述多个功能模块输出的多条内部时钟信号中，选取出一条与所述目标数据来源相同的目标时钟信号。

12.根据权利要求11所述的集成电路芯片，其特征在于，所述全量数据转运模块还包括多个第八数据中继器和一个第九数据中继器；

所述多个第六数据选择器通过所述多个第八数据中继器与所述多个功能模块一一对应连接，且针对所述多个第八数据中继器中的每个第八数据中继器，所述第八数据中继器的时钟控制端接入对应功能模块输出的内部时钟信号；

所述第七数据选择器通过所述第九数据中继器输出所述目标数据，且所述第九数据中继器的时钟控制端与所述第三时钟选择器的时钟输出端连接，以接入所述目标时钟信号。

13.一种数据分析系统，其特征在于，包括数据分析设备及权利要求1～12中任意一项所述的集成电路芯片，所述数据分析设备与所述集成电路芯片中包括的数据转运站和数据存储模块连接；

所述数据分析设备用于获取选择控制信号，并将所述选择控制信号发送给所述数据转运站；

所述数据转运站用于从所述多个功能模块输出的多组内部数据中选取出一条与所述选择控制信号对应的目标数据，并将所述目标数据发送给所述数据存储模块；

所述数据存储模块用于对所述目标数据进行存储，并在接收到数据发送指令时，将所述目标数据发送给所述数据分析设备；

所述数据分析设备用于对所述目标数据进行分析，获得对应的数据分析结果。

14.一种电子设备，其特征在于，包括权利要求1～12中任意一项所述的集成电路芯片。

Images