CN102280141A - 一种闪速存储器芯片编程方法及装置 - Google Patents

一种闪速存储器芯片编程方法及装置 Download PDF

Info

Publication number
CN102280141A
CN102280141A CN2010102019112A CN201010201911A CN102280141A CN 102280141 A CN102280141 A CN 102280141A CN 2010102019112 A CN2010102019112 A CN 2010102019112A CN 201010201911 A CN201010201911 A CN 201010201911A CN 102280141 A CN102280141 A CN 102280141A
Authority
CN
China
Prior art keywords
programming
jtag
data
programming device
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102019112A
Other languages
English (en)
Other versions
CN102280141B (zh
Inventor
于斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN201010201911.2A priority Critical patent/CN102280141B/zh
Publication of CN102280141A publication Critical patent/CN102280141A/zh
Application granted granted Critical
Publication of CN102280141B publication Critical patent/CN102280141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Stored Programmes (AREA)

Abstract

本发明实施例公开了一种闪速存储器芯片编程方法及装置，该方法包括以下步骤：编程设备获取编程数据，并将所述编程数据转换成JTAG时序信号，所述编程设备设置有多个JTAG接口，所述编程设备通过所述多个JTAG接口与多个目标板连接；所述编程设备根据所述JTAG时序信号对多个目标板中的Flash芯片进行编程操作。本发明实施例能够同时对多个Flash芯片进行编程，可以适应批量编程的需要。

Description

一种闪速存储器芯片编程方法及装置
技术领域
本发明涉及通信技术领域，特别是涉及一种闪速存储器芯片编程方法及装置。
背景技术
目前，对Flash(闪速存储器)芯片进行编程的方式，主要包括通过编程器编程、使用板上编程器编程和系统编程。其中，通过编程器编程和使用板上编程器编程需要在单板设计时添加额外的设备(例如，测试点或隔离芯片)，以辅助外部设备实现对Flash芯片的编程，上述额外的设备需要占用板卡面积，随着单板上芯片密度越来越高，上述缺陷越来越明显。
系统编程是基于JTAG(Joint Test Action Group，联合测试行动组)技术来实现的，一般使用编程设备将计算机通用接口的输出数据转换为JTAG时序信号，并通过Flash芯片周边支持JTAG协议的芯片对Flash芯片进行编程。由于计算机的通用接口速率较低，导致通过系统编程对Flash芯片进行编程的时间较长；现有的编程设备都是单路输出，均只支持单路编程，编程效率较低，无法满足单板生产和维修时对Flash芯片进行批量编程的需要。另外，大部分编程设备对单板CPU的依赖度较高，只支持通过特定类型的单板CPU进行编程。
发明内容
本发明实施例提供一种闪速存储器芯片编程方法及装置，能够同时对多个Flash芯片进行编程，可以适应批量编程的需要。
本发明实施例提出一种闪速存储器Flash芯片编程方法，包括以下步骤：
编程设备获取编程数据，并将所述编程数据转换成联合测试行动组JTAG时序信号，所述编程设备设置有多个JTAG接口，所述编程设备通过所述多个JTAG接口与多个目标板连接；
所述编程设备根据所述JTAG时序信号对多个目标板中的Flash芯片进行编程操作。
优选地，所述编程设备对所述Flash芯片进行编程操作，包括：
所述编程设备通过所述目标板中的JTAG芯片访问所述Flash芯片，对所述Flash芯片进行编程操作。
优选地，所述的方法，还包括：
所述编程设备读取自身连接到的多个JTAG芯片的标识代码；
所述编程设备根据所述标识代码检测连接到的多个JTAG芯片是否正确，如果正确，则对分别与多个JTAG芯片连接的多个JTAG接口进行初始化；否则，提示用户检查与所述编程设备与JTAG芯片的连接。
优选地，所述编程设备包括中央处理器CPU和可编程器件；
所述编程设备获取编程数据，并将所述编程数据转换成JTAG时序信号，包括：
所述CPU获取编程数据，并将所述编程数据发送给所述可编程器件；
所述可编程器件将来自所述CPU的编程数据转换为JTAG时序信号。
优选地，所述编程设备对所述Flash芯片进行编程操作，包括：
所述编程设备获取来自所述多个目标板的数据，根据所述数据进行数据校验。
优选地，所述编程设备包括中央处理器CPU和可编程器件；
所述编程设备对所述Flash芯片进行编程操作，包括：
所述可编程器件接收来自所述多个目标板中的Flash芯片的数据，根据来自所述CPU的控制信号将该数据返回给所述CPU；
所述CPU根据所述数据进行数据校验。
优选地，所述可编程器件包括接口转换模块和多个输出控制模块；
所述可编程器件将来自所述CPU的编程数据转换为JTAG时序信号，包括：
所述接口转换模块获取来自所述CPU的编程数据，对所述编程数据进行时序转换，并将所述编程数据发送到所述输出控制模块；
所述输出控制模块将来自所述接口转换模块的编程数据转换为JTAG时序信号。
本发明实施例还提出一种编程设备，所述编程设备设置有多个JTAG接口，所述编程设备通过所述多个JTAG接口与多个目标板连接，所述编程设备包括：
CPU，用于获取编程数据；
可编程器件，用于将所述编程数据转换成JTAG时序信号，根据所述JTAG时序信号对多个目标板中的Flash芯片进行编程操作。
优选地，所述可编程器件，具体用于通过所述目标板中的JTAG芯片访问所述Flash芯片，对所述Flash芯片进行编程操作。
优选地，所述CPU，还用于读取自身连接到的多个JTAG芯片的标识代码，根据所述标识代码检测连接到的多个JTAG芯片是否正确，如果正确，则对分别与多个JTAG芯片连接的多个JTAG接口进行初始化；否则，提示用户检查所述编程设备与所述JTAG芯片的连接。
优选地，所述可编程器件，还用于接收来自所述多个目标板中的Flash芯片的数据，根据来自所述CPU的控制信号将该数据返回给所述CPU；
所述CPU，还用于根据所述数据进行数据校验。
优选地，所述可编程器件包括接口转换模块和多个输出控制模块；
所述接口转换模块，用于获取来自所述CPU的编程数据，对所述编程数据进行时序转换，并将所述编程数据发送到所述输出控制模块；
所述输出控制模块，用于将来自所述接口转换模块的编程数据转换为JTAG时序信号。
本发明实施例的技术方案具有以下优点，通过编程设备将来自计算机的编程数据转换成JTAG时序信号，并根据该JTAG时序信号进行编程操作，可同时对多个Flash芯片进行编程，可以适应批量编程的需要，且编程方式快捷、简便，能够灵活应用。此外，降低了对单板CPU的依赖程度，可以支持通过多种类型的CPU(及其他支持JTAG协议的芯片)对单板上的闪速存储器进行编程。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的Flash芯片编程的连接方式示意图；
图2为本发明实施例中的Flash芯片编程方法流程图；
图3为本发明实施例中的编程设备硬件结构图；
图4为本发明实施例中的可编程器件硬件结构图；
图5为本发明实施例中的可编程器件的数据处理流程图；
图6为本发明实施例中的编程设备结构示意图。
具体实施方式
本发明实施例提供的技术方案中，编程设备获取编程数据，将该编程数据转换成JTAG时序信号，并根据JTAG时序信号对多个目标板中的Flash芯片进行编程操作，能够同时对多个Flash芯片进行编程，可以适应批量编程的需要。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中，可以通过计算机控制编程设备完成对Flash芯片的编程，其基本连接方式如图1所示。其中，计算机中安装有编程设备控制软件，可以通过该控制软件对编程设备进行配置，控制编程设备的工作。Flash芯片位于目标板中；编程设备可以为烧写卡，用于将来自计算机的编程数据转换为JTAG时序信号，通过JTAG时序信号对目标板上的Flash芯片进行编程。编程设备可以实现多个JTAG接口，输出多路JTAG时序信号，图1仅以1个JTAG接口和1路JTAG时序信号作为示意。
具体地，编程设备的一端通过连接线缆与计算机相连，另一端通过JTAG排线(例如，JTAG下载线缆)与目标板连接。编程设备可以设置有多个JTAG接口，编程设备可以通过多个JTAG接口与多个目标板连接。其中，连接线缆可以为网线或USB线缆，用于实现编程设备和计算机之间的数据通信；JTAG排线可以为JTAG下载线缆，用于将来自编程设备的JTAG时序信号传输到目标板上。目标板除包括Flash芯片外，还可以包括JTAG芯片，该JTAG芯片为支持JTAG协议的芯片，具有JTAG边界扫描寄存器链，能够访问目标板上的Flash芯片，可以为CPU等芯片。
计算机、连接线缆、编程设备、JTAG排线和JTAG芯片的JTAG链组成完整的数据通路，将编程数据传输到Flash芯片的引脚上，实现对Flash芯片的编程。其中，编程设备输出的JTAG接口的TDI信号和TDO信号，与目标板上的JTAG芯片的边界扫描寄存器链构成完整的数据通路，通过TCK信号和TMS信号的控制，模拟CPU输出的总线时序对Flash芯片进行操作。
根据以上连接关系，如图2所示，为本发明实施例中的Flash芯片编程方法流程图，包括以下步骤：
步骤201，编程设备读取自身连接到的多个JTAG芯片的标识代码。
具体地，编程设备检测到自身的JTAG接口连接目标板上的JTAG芯片时，发起操作，读取该JTAG芯片的标识代码，该标识代码可以为IDCODE代码。
步骤202，编程设备根据标识代码检测连接到的多个JTAG芯片是否正确，如果正确，则执行步骤204；否则，执行步骤203。
步骤203，编程设备提示用户检查编程设备与JTAG芯片的连接。
步骤204，编程设备对分别与多个JTAG芯片连接的多个JTAG接口进行初始化。
步骤205，编程设备获取编程数据，并将编程数据转换成JTAG时序信号。
其中，编程数据可以来自安装有编程设备控制软件的计算机。
步骤206，编程设备根据JTAG时序信号对多个Flash芯片进行编程操作。
其中，目标板可以包括JTAG芯片，编程设备可以通过该JTAG芯片访问Flash芯片，对该Flash芯片进行编程操作。编程操作可以为依次进行的擦除、编程和读取校验操作，直至编程完毕。编程设备可以获取来自多个目标板的数据，根据该数据进行数据校验。编程设备可以采用时分复用的方式，通过一条总线配置多个JTAG接口，并对多个Flash芯片进行编程操作。
需要说明的是，上述实施例中的步骤201至步骤204是本实施例的优选步骤，用于对JTAG芯片进行校验，以提高编程的准确性。在具体的实施过程中，步骤201至步骤204是可以省略的可选步骤。
本发明实施例的技术方案具有以下优点，通过编程设备将来自计算机的编程数据转换成JTAG时序信号，并根据该JTAG时序信号进行编程操作，可同时对多个Flash芯片进行编程，可以适应批量编程的需要，且编程方式快捷、简便，能够灵活应用。此外，降低了对单板CPU的依赖程度，可以支持通过多种类型的CPU(及其他支持JTAG协议的芯片)对单板上的闪速存储器进行编程。
本发明实施例中的编程设备可以包括CPU和可编程器件，该可编程器件可以为FPGA，如图3所示。其中，CPU用于实现编程设备与计算机之间的数据通信，获取编程数据，并将该编程数据发送给可编程器件；可编程器件将来自CPU的编程数据转换为JTAG时序信号，通过多个JTAG接口将JTAG时序信号分别发送到多个目标板，并接收来自多个目标板中的Flash芯片的数据，根据来自CPU的控制信号将该数据返回给CPU；CPU根据上述数据进行数据校验。CPU和可编程器件之间的连接可以通过CPU上的高速通用接口来实现，使CPU可以通过本身的接口管理多路JTAG接口。上述高速通用接口可以为PCI接口，也可以为其他接口。
为保证可编程器件的输出端口的可扩展性，可编程器件可以采用如图4所示的硬件结构来实现，包括接口转换模块和多个输出控制模块。其中，接口转换模块通过接口1与编程设备中的CPU连接，通过接口2与输出控制模块连接。接口1是指编程设备中的CPU提供的高速通用接口，用于传输数据和控制信息，可以为PCI总线；接口2是指可编程器件的内部总线，用于实现可编程器件内部的各个模块之间的互联。接口转换模块用于将接口1的总线时序转换为接口2的时序，供内部各个输出控制模块使用；输出控制模块用于将来自接口转换模块的编程数据转换为JTAG时序信号，并根据控制命令通过TDI数据流将JTAG时序信号的数据发送出去，同时根据需要从TDO数据流中提取Flash芯片中的数据。
在编程设备的CPU接口总线吞吐量允许的情况下，可以通过增加输出控制模块的数量来增加JTAG接口的数量，从而实现同时对多片Flash芯片进行编程的目的。当增加JTAG接口时，需要对该JTAG接口对应的输出控制模块进行例化，并对该输出控制模块对应的端口寄存器的基地址进行修改，以扩展多个JTAG下载端口。编程设备的CPU接口总线可以通过端口寄存器的基地址对各个JTAG接口进行操作，各个JTAG接口相对独立，可以实现对不同目标板的支持。
如图5所示，为本发明实施例中的可编程器件的数据处理流程图，包括以下步骤：
步骤501，可编程器件读取TDI数据的模板
具体地，可编程器件可以将TDI数据的模板读入到缓存中，并等待编程设备中的CPU向输入FIFO中写入数据。可编程器件可以为FPGA。
步骤502，编程设备中的CPU向可编程器件的输入FIFO中写入编程数据。
步骤503，可编程器件读取输入FIFO中的编程数据，将该编程数据转换为JTAG时序的TDI数据。
具体地，可编程器件根据输入FIFO中的编程数据，对缓存中的TDI数据进行修改，得到JTAG时序的TDI数据。
步骤504，可编程器件将TDI数据发送到多个Flash芯片，并读取来自多个Flash芯片的TDO数据。
具体地，可编程器件将TDI数据配合TCK、TMS信号发送到多个目标板，并通过目标板中的JTAG芯片将TDI数据传输给同一目标板上的Flash芯片；同时，将来自多个Flash芯片的TDO数据读回。
步骤505，可编程器件判断前次操作是否为读操作，如果是读操作，则执行步骤506；否则，执行步骤503。
步骤506，可编程器件将提取TDO数据的对应位，并将该对应位写入输出FIFO中，供CPU读回。
步骤507，可编程器件判断操作是否完成，如果完成，则结束流程；否则，执行步骤503。
本发明实施例的技术方案具有以下优点，通过编程设备将来自计算机的编程数据转换成JTAG时序信号，并根据该JTAG时序信号进行编程操作，可同时对多个Flash芯片进行编程，可以适应批量编程的需要，且编程方式快捷、简便，能够灵活应用。此外，降低了对单板CPU的依赖程度，可以支持通过多种类型的CPU(及其他支持JTAG协议的芯片)对单板上的闪速存储器进行编程。
如图6所示，为本发明实施例中的编程设备结构示意图，该编程设备可以设置有多个JTAG接口，编程设备通过多个JTAG接口与多个目标板连接，编程设备包括：
CPU 610，用于获取编程数据。
可编程器件620，用于将编程数据转换成JTAG时序信号，根据该JTAG时序信号对多个目标板中的Flash芯片进行编程操作。
其中，目标板可以包括JTAG芯片。上述可编程器件620，具体用于通过目标板中的JTAG芯片访问Flash芯片，对该Flash芯片进行编程操作。
相应地，上述CPU 610，还用于读取自身连接到的多个JTAG芯片的标识代码，根据该标识代码检测连接到的多个JTAG芯片是否正确，如果正确，则对分别与多个JTAG芯片连接的多个JTAG接口进行初始化；否则，提示用户检查编程设备与JTAG芯片的连接。
上述可编程器件620，具体用于通过多个JTAG接口将JTAG时序信号分别发送到多个目标板，对多个目标板中的Flash芯片进行编程操作，并接收来自多个目标板中的Flash芯片的数据，根据来自CPU 610的控制信号将该数据返回给CPU 610。相应地，CPU 610，还用于根据上述数据进行数据校验。
上述可编程器件620，可以进一步包括接口转换模块621和多个输出控制模块622。其中，接口转换模块621，用于获取来自CPU 610的编程数据，对该编程数据进行时序转换，并将该编程数据发送到输出控制模块622。输出控制模块622，用于将来自接口转换模块621的编程数据转换为JTAG时序信号。
本发明实施例的技术方案具有以下优点，通过编程设备将来自计算机的编程数据转换成JTAG时序信号，并根据该JTAG时序信号进行编程操作，可同时对多个Flash芯片进行编程，可以适应批量编程的需要，且编程方式快捷、简便，能够灵活应用。此外，降低了对单板CPU的依赖程度，可以支持通过多种类型的CPU(及其他支持JTAG协议的芯片)对单板上的闪速存储器进行编程。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台终端设备(可以是手机，个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以集成于一体，也可以分离部署，可以合并为一个模块，也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上公开的仅为本发明的几个具体实施例，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (12)

1.一种闪速存储器Flash芯片编程方法，其特征在于，包括以下步骤：
编程设备获取编程数据，并将所述编程数据转换成联合测试行动组JTAG时序信号，所述编程设备设置有多个JTAG接口，所述编程设备通过所述多个JTAG接口与多个目标板连接；
所述编程设备根据所述JTAG时序信号对多个目标板中的Flash芯片进行编程操作。
2.如权利要求1所述的方法，其特征在于，所述编程设备对所述Flash芯片进行编程操作，包括：
所述编程设备通过所述目标板中的JTAG芯片访问所述Flash芯片，对所述Flash芯片进行编程操作。
3.如权利要求1所述的方法，其特征在于，还包括：
所述编程设备读取自身连接到的多个JTAG芯片的标识代码；
所述编程设备根据所述标识代码检测连接到的多个JTAG芯片是否正确，如果正确，则对分别与多个JTAG芯片连接的多个JTAG接口进行初始化；否则，提示用户检查与所述编程设备与JTAG芯片的连接。
4.如权利要求1所述的方法，其特征在于，所述编程设备包括中央处理器CPU和可编程器件；
所述编程设备获取编程数据，并将所述编程数据转换成JTAG时序信号，包括：
所述CPU获取编程数据，并将所述编程数据发送给所述可编程器件；
所述可编程器件将来自所述CPU的编程数据转换为JTAG时序信号。
5.如权利要求1所述的方法，其特征在于，所述编程设备对所述Flash芯片进行编程操作，包括：
所述编程设备获取来自所述多个目标板的数据，根据所述数据进行数据校验。
6.如权利要求5所述的方法，其特征在于，所述编程设备包括中央处理器CPU和可编程器件；
所述编程设备对所述Flash芯片进行编程操作，包括：
所述可编程器件接收来自所述多个目标板中的Flash芯片的数据，根据来自所述CPU的控制信号将该数据返回给所述CPU；
所述CPU根据所述数据进行数据校验。
7.如权利要求4或6所述的方法，其特征在于，所述可编程器件包括接口转换模块和多个输出控制模块；
所述可编程器件将来自所述CPU的编程数据转换为JTAG时序信号，包括：
所述接口转换模块获取来自所述CPU的编程数据，对所述编程数据进行时序转换，并将所述编程数据发送到所述输出控制模块；
所述输出控制模块将来自所述接口转换模块的编程数据转换为JTAG时序信号。
8.一种编程设备，其特征在于，所述编程设备设置有多个JTAG接口，所述编程设备通过所述多个JTAG接口与多个目标板连接，所述编程设备包括：
CPU，用于获取编程数据；
可编程器件，用于将所述编程数据转换成JTAG时序信号，根据所述JTAG时序信号对多个目标板中的Flash芯片进行编程操作。
9.如权利要求8所述的编程设备，其特征在于，
所述可编程器件，具体用于通过所述目标板中的JTAG芯片访问所述Flash芯片，对所述Flash芯片进行编程操作。
10.如权利要求9所述的编程设备，其特征在于，
所述CPU，还用于读取自身连接到的多个JTAG芯片的标识代码，根据所述标识代码检测连接到的多个JTAG芯片是否正确，如果正确，则对分别与多个JTAG芯片连接的多个JTAG接口进行初始化；否则，提示用户检查所述编程设备与所述JTAG芯片的连接。
11.如权利要求8所述的编程设备，其特征在于，
所述可编程器件，还用于接收来自所述多个目标板中的Flash芯片的数据，根据来自所述CPU的控制信号将该数据返回给所述CPU；
所述CPU，还用于根据所述数据进行数据校验。
12.如权利要求8所述的编程设备，其特征在于，所述可编程器件包括接口转换模块和多个输出控制模块；
所述接口转换模块，用于获取来自所述CPU的编程数据，对所述编程数据进行时序转换，并将所述编程数据发送到所述输出控制模块；
所述输出控制模块，用于将来自所述接口转换模块的编程数据转换为JTAG时序信号。
CN201010201911.2A 2010-06-10 2010-06-10 一种闪速存储器芯片编程方法及装置 Active CN102280141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010201911.2A CN102280141B (zh) 2010-06-10 2010-06-10 一种闪速存储器芯片编程方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010201911.2A CN102280141B (zh) 2010-06-10 2010-06-10 一种闪速存储器芯片编程方法及装置

Publications (2)

Publication Number Publication Date
CN102280141A true CN102280141A (zh) 2011-12-14
CN102280141B CN102280141B (zh) 2014-12-17

Family

ID=45105540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010201911.2A Active CN102280141B (zh) 2010-06-10 2010-06-10 一种闪速存储器芯片编程方法及装置

Country Status (1)

Country Link
CN (1) CN102280141B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077051A (zh) * 2012-12-28 2013-05-01 华为技术有限公司 加载处理电路、方法和系统
CN103680608A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 提高边界扫描技术对芯片烧录速度的系统及其方法
CN104216747A (zh) * 2014-09-03 2014-12-17 中国电子科技集团公司第三十四研究所 一种多jtag接口的电子设备升级系统
CN105867968A (zh) * 2016-03-25 2016-08-17 杭州华三通信技术有限公司 一种加载器及程序加载方法
WO2018036559A1 (zh) * 2016-08-26 2018-03-01 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN118072796A (zh) * 2024-03-12 2024-05-24 北京中科昊芯科技有限公司 一种对Flash存储器进行编程管理的装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567213A (zh) * 2003-06-21 2005-01-19 华为技术有限公司 一种利用边界扫描器件进行flash加载的方法
CN1729452A (zh) * 2002-12-18 2006-02-01 皇家飞利浦电子股份有限公司 在包括多个具有jtag能力的集成电路的系统中的代码下载

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729452A (zh) * 2002-12-18 2006-02-01 皇家飞利浦电子股份有限公司 在包括多个具有jtag能力的集成电路的系统中的代码下载
CN1567213A (zh) * 2003-06-21 2005-01-19 华为技术有限公司 一种利用边界扫描器件进行flash加载的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680608A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 提高边界扫描技术对芯片烧录速度的系统及其方法
CN103077051A (zh) * 2012-12-28 2013-05-01 华为技术有限公司 加载处理电路、方法和系统
CN103077051B (zh) * 2012-12-28 2015-09-30 华为技术有限公司 加载处理电路、方法和系统
CN104216747A (zh) * 2014-09-03 2014-12-17 中国电子科技集团公司第三十四研究所 一种多jtag接口的电子设备升级系统
CN105867968A (zh) * 2016-03-25 2016-08-17 杭州华三通信技术有限公司 一种加载器及程序加载方法
WO2018036559A1 (zh) * 2016-08-26 2018-03-01 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法
CN118072796A (zh) * 2024-03-12 2024-05-24 北京中科昊芯科技有限公司 一种对Flash存储器进行编程管理的装置及方法

Also Published As

Publication number Publication date
CN102280141B (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
CN103620431B (zh) 用于使用高速输入/输出接口进行测试的集成电路
CN102280141A (zh) 一种闪速存储器芯片编程方法及装置
US9495492B1 (en) Implementing synchronous triggers for waveform capture in an FPGA prototyping system
CN101894029A (zh) 一种在线升级复杂可编程逻辑器件的方法及装置
KR101099979B1 (ko) 테스터, 테스트 대상 장치의 테스트 방법 및 컴퓨터 판독 가능한 저장 매체
US20040078179A1 (en) Logic verification system
CN105224345A (zh) 一种可编程逻辑器件远程更新系统及其方法
CN102305907A (zh) 多芯片封装结构的测试方法和系统
CN102207537A (zh) 测试电路和方法
CN104407882B (zh) 一种板卡装置
CN102854455A (zh) 集成电路测试系统及集成电路测试系统的控制方法
CN103376340B (zh) 一种转接板、多平台串行测试系统及方法
CN104950241A (zh) 集成电路及在集成电路中建立扫描测试架构的方法
CN105868114A (zh) Fpga软件系统及其各模块测试系统和方法
CN102446557A (zh) 一种芯片和一种芯片并行测试的方法
CN105518475B (zh) 柔性接口
CN101738580B (zh) 一种面向同构多核处理器的可测性设计方法
CN114356820A (zh) 基于ate设备芯片测试的加速方法、装置及测试机系统
WO2015193707A1 (en) Sleek serial interface for a wrapper boundary register (device and method)
CN101639516B (zh) 一种数据处理方法、控制器及系统
CN112768444B (zh) 集成电路芯片、数据分析系统及电子设备
CN217360011U (zh) 测试机及测试系统
CN101290640B (zh) 集成电路设计的验证方法及装置
CN115524605A (zh) 电子器件、联合测试工作组接口的访问方法及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant