CN102207537A - 测试电路和方法 - Google Patents

测试电路和方法 Download PDF

Info

Publication number
CN102207537A
CN102207537A CN2010106030680A CN201010603068A CN102207537A CN 102207537 A CN102207537 A CN 102207537A CN 2010106030680 A CN2010106030680 A CN 2010106030680A CN 201010603068 A CN201010603068 A CN 201010603068A CN 102207537 A CN102207537 A CN 102207537A
Authority
CN
China
Prior art keywords
tpr
signal
input
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106030680A
Other languages
English (en)
Inventor
弗拉迪米尔·亚历山大·齐夫科维齐
弗兰克范德·海登
海尔特·佐伊伦
史蒂芬·奥斯代克
马里奥·科尼南伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102207537A publication Critical patent/CN102207537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318508—Board Level Test, e.g. P1500 Standard
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种测试接口电路，与不同类型的核心电路一起操作。根据各个实施例，所述测试接口电路包括：测试输入寄存器(TIR)，被配置为选择操作模式；以及多个测试点寄存器(TPR)。每个TPR被配置为，响应于所接收的测试输入信号和TIR选择的操作模式，控制从输入端口传送至混合信号核心电路的信号。在静态模式中，每个TPR向混合信号核心电路的数字输入和输出提供串行访问。在旁路模式中，每个TPR响应于该TPR在至少两个混合信号核心的集成期间被链接至其他TPR，旁路掉TPR限幅器以保持测试时间。

Description

测试电路和方法
技术领域
本发明总体涉及测试电路和相关方法，更具体地，涉及一种测试电路和用于测试的方法，能够与不同的电路设计一起使用。
背景技术
各种测试电路和相关功能已经用于设计和测试集成电路，如可重新使用的核心(例如IP、模块)，以创建整个片上系统(SoC)设计。基于核心的设计和混合信号核心的测试已经变得越来越重要。
IEEE 1149.4标准提供了一种模拟设施来在板测试时访问模拟IC引脚，但是也可以用于访问片上节点，这适用于混合信号测试领域(见IEEE Std.1149.4-1999，Test Technology Technical Committee of the IEEE Computer Society，“IEEE Standard for a Mixed-Signal Test Bus”，其全部内容通过引用并入此处)。
一般地，用于测试的特定通用设计(DfT)方案受限于其对于基于核心的测试、模块隔离和模块互连的能力。对具有混合信号模块的SoC设计进行测试的尝试通常需要在模拟信号路径中进行DfT插入，这可能导致问题(例如RF模块的问题)。
这些和其他问题继续成为电路测试和分析的挑战。
发明内容
通过多种实现和应用来示例本发明，其中一些概括如下。
根据本发明的示例实施例，一种测试接口电路与不同类型的核心电路一起操作。该测试接口电路包括：输入端口，被配置为接收测试输入信号；测试输入寄存器(TIR)，被配置为选择操作模式；以及多个测试点寄存器(TPR)。每个TPR被配置为，响应于所接收的测试输入信号和TIR选择的操作模式，控制从输入端口传送至混合信号核心电路的信号。在静态模式中，每个TPR向混合信号核心电路的数字输入和输出提供串行访问。在旁路模式中，每个TPR响应于该TPR在至少两个混合信号核心的集成期间被链接至其他TPR，旁路掉限幅器(slice)以保持测试时间。
在特定实施例中，测试接口电路被配置为经由不同TPR向不同核心电路提供不同测试信号。这些变化的测试信号可以例如同时提供。
在其他实施例中，测试接口电路被配置为在动态模式中操作，通过提供动态访问以通过TPR寄存器边界处的附加端口来连接混合信号核心电路的输入和输出端口，从而控制传送至混合信号核心电路的信号。
另一示例实施例涉及一种测试点寄存器电路，包括多个限幅电路(限幅器)、旁路和转换复用器(shift multiplexer)以及触发器。限幅电路包括：输入动态限幅电路，接收测试输入信号；输出动态限幅电路，耦合以接收输入动态限幅电路的输出；输入静态限幅电路，耦合以接收输出动态限幅电路的输出；以及输出静态限幅电路，耦合以接收输入静态限幅电路的输出。旁路复用器耦合以接收测试输入信号和输出静态限幅电路的输出作为输入，并被配置为，响应于旁路控制信号来选择性地传送这些输入之一。转换复用器耦合以接收旁路复用器的输出和测试点寄存器的测试数据输出作为输入，并响应于转换控制信号来选择性地传送这些输入之一。触发器耦合以接收转换复用器的输出，提供TPR电路的输出，并提供输出作为对转换复用器的反馈输入。
其他示例实施例涉及根据这里讨论的一个或多个方式来测试电路和操作测试电路的方法。
以上概括不意在描述本公开的每个实施例或每个实现。以下附图和详细描述更具体地示例了各种实施例。
附图说明
结合附图，考虑以下对本发明各个实施例的详细描述，可以更完整地理解本发明，附图中：
图1A示出了根据本发明的另一示例实施例的电路配置，具有以核心数据寄存器(CDR)来实现的测试电路；
图1B示出了根据本发明示例实施例的、具有测试电路的集成电路芯片；
图2示出了根据本发明另一示例实施例的测试点寄存器(TPR)；
图3A示出了根据本发明另一示例实施例的具有相应控制信号的TPR；
图3B是示出了根据本发明另一示例实施例的测试点指令寄存器(TIR)和测试点寄存器(TPR)通信的框图；
图3C示出了根据本发明另一示例实施例的TIR；
图4示出了根据本发明另一示例实施例的TPR接口逻辑电路；
图5示出了根据本发明另一示例实施例用于TPR的动态输入限幅器的硬件实现；
图6示出了根据本发明另一示例实施例用于TPR的静态输入限幅器的硬件实现；
图7示出了根据本发明另一示例实施例用于TPR的动态输出限幅器的硬件实现；
图8示出了根据本发明另一示例实施例用于具有如上所述的信号映射测试模式的TPR的静态输入限幅器的硬件实现。
具体实施方式
尽管本发明可以具有各种修改和备选形式，但是其具体形式已经在附图中通过示例方式示出并将进行详细描述。然而，应理解，本发明不应限于所描述的特定实施例。相反，本发明应当覆盖落入包括权利要求中限定的方面的本发明范围内的所有修改、等效物和备选。
本发明被认为适用于与基于电路的测试和相关接口一起使用的多种不同类型的过程、设备和配置。尽管本发明不必需限于此，但是通过使用该上下文的示例的讨论，可以认识到本发明的各个方面。
关于各个示例实施例，一种基于核心的测试电路(和设计)被配置为具有可重新使用和/或不同类型的核心(例如电路或模块)的实现，便于在短时间范围内创建整个片上系统(SoC)。测试电路被配置为与各种类型的可互操作核心一起操作，作为在包括测试级在内的不同等级上操作的标准化接口。关于各个实现，电路架构符合IEEE 1500标准，并且能够向可(重新)使用的嵌入式混合信号核心的数字端口提供测试访问，并实现其从一个SoC环境至另一个SoC环境的平滑转移(见1500 IEEE Standard Testability Method for Embedded Core-based Integrated Circuits，Test Technology Technical Committee of the IEEE Computer Society，其全部内容通过引用并入此处)。
关于各个示例实施例，这里描述的测试架构能够被配置为针对混合信号测试的至少3种不同配置，并支持任意数字测试流，以在任意SoC环境和分级等级内实现嵌入式混合信号核心电路的平滑集成。该测试架构还合并了被配置为与顶级IEEE 1149.1 JTAG控制器相关的控制机制。
图1A示出了根据本发明的另一示例实施例的电路配置100，具有以核心数据寄存器(CDR)来实现的测试电路。模块WBR是包装(wrapper)边界寄存器，CDR模块115和125是具有这里描述的测试功能的核心数据寄存器，包装旁路模块WBY提供旁路设施。所有模式根据包装指令寄存器(WIR)来控制，而WBY和WBR是IEEE 1500架构包装概念中的构造。
信号wsi、wpi、wso和wpo分别是包装串行输入、包装并行输入、包装串行输出和包装并行输出。CaptureWR、ShiftWR和UpdateWR是顶级控制器产生的信号。信号wrck是测试时钟信号，wrstn是测试外壳的复位信号，源自顶级控制器。这种顶级控制器可以例如是JTAG TAP控制器，其中将信号发送至IEEE 1500测试外壳(见例如IEEE Std.1149.1-2001，“IEEE Standard Test Access Port and Boundary-Scan Architecture”，IEEE Computer Society)；或者可以是I2C总线控制器(见例如从荷兰埃因霍温的NXP半导体可用的I2C标准，见例如2007年6月的版本3.0)。这些JTAG和I2C文献的全部内容通过引用并入此处。
CDR模块115、125包括配置用于混合信号测试的电路，该电路可以例如根据G.Seuren，T.Waayers，“Extending the Digital Core-based Test Methodology to Support Mixed-Signal，”Proc.of IEEE International Test Conference(ITC)，Oct.2004，paper no.10.4；以及V.A.Zivkovic，J.Schat，G.Seuren.F.van der Heyden，“A Generic Infrastructure for Testing SoC’s with Mixed-Signal/RF Modules，”Proc.of 12-th IEEE International Mixed Signal Testing Workshop(IMSTW)，21-23rd June 2006，Edinburgh，UK，pp.90-95来实现。这些基于混合信号的参考文献的全部内容通过引用并入此处。如以下所讨论的，这种基于测试的CDR被称为测试点寄存器(TPR)。
图1B示出了根据本发明另一示例实施例的具有测试电路的片上系统(SoC)集成电路芯片102，包括具有多个TPR(示出了2个)的混合信号模块120。SoC 102可以与类似于图1A的配置100的配置相结合来实现。在一些实现中，SoC包括JTAG(IEEE 1149.1)TAP端口130，端口130具有JTAG TAP控制器，JTAG TAP控制器被配置为控制片上测试硬件110的多样化，作为示例，片上测试硬件110表示为IEEE 1500核心或具有符合IEEE 1500的包装的子系统。
在以上所引用的IEEE 1500标准的附录中描述了这里可以实现的、可以用于通过IEEE 1149.1 TAP来控制IEEE 1500硬件的各种方法。例如，一个TPR可以用于控制发往和来自模拟电路的数字信号，而另一TPR用于控制混合信号模块中的观察信号产生和后处理硬件。
TPR寄存器是菊花链(daisy-chain)，以形成可以通过专用WIR指令来选择的核心数据寄存器。在一些实现中，每个TPR寄存器具有选择该TPR的操作模式的专用TIR寄存器(测试指令寄存器)。这些TIR也是菊花链，然后与IEEE 1500包装的WIR串连，使得可以与IEEE 1500 WIR中的测试指令一起来选择TIR的内容。
图2示出了根据另一示例实施例的示例TPR 200。TPR 200可以例如与这里描述的一个或多个实施例(如与图1B相结合来示出和描述的实施例)相结合来实现。TPR 200与具有模拟端口的混合信号/RF核心220，并与TPR在其上实现的电路的数字信号或互连部分230进行通信。
TPR 200包括多个动态限幅电路(211、212)和静态限幅电路(213和214)，静态限幅电路传送动态输入TP限幅电路211接收的输入测试数据(tpr_tdi)。对于特定实施例，动态限幅电路211和212可以省略。
旁路复用器接收限幅电路的输出，还接收输入测试数据；转换复用器接收旁路复用器响应于旁路信号(tpr_bypass)而传送的接收输入之一。旁路复用器有效地操作用于，响应于旁路信号(tpr_bypass)，通过直接传送输入测试数据(tpr_tdi)来旁路掉限幅电路211-214。例如，转换复用器响应于直接来自顶级控制器(如JTAG控制器)的反转转换信号来操作。
触发器接收转换复用器的输出，并向转换服务器的输出提供反馈环路，以及提供输出测试数据(tpr_tdo)作为TPR 200的输出。相应地，多个扫描链可以通过该结构。
TPR 200被配置为在静态、动态和旁路模式中操作。在静态模式中，TPR被配置为转换和更新寄存器，通过tpr_tdi/tpr_tdo来提供对混合信号IP的所有数字输入和输出的串行访问。
在动态模式中，TPR被配置用于动态访问，通过存在于TPR 1500寄存器边界处的附加端口来实现对混合信号IP的输入和输出端口的直接连接，如由经由动态输入/输出限幅器211和212接收的<name>_dyn所表示。
在旁路模式中，如在对多个混合信号核心进行集成时TPR 200链接至其他TPR的情况下，跳过TPR限幅器，这可以便于测试时间的管理。向旁路复用器提供tpr_bypass信号来实现旁路模式。
图3A-3B分别示出了根据本发明的其他示例实施例的具有相应控制信号的TPR、用于测试点指令寄存器(TIR)和测试点寄存器(TPR)通信的框图、以及TIR电路，这些可以一起实现。图3A与图2类似，其中TPR 310接收测试数据输入信号，根据旁路服务器处的旁路信号，选择性地经由限幅电路312、313、314和315并经由转换寄存器来传送信号，这些寄存器分别如上所述进行操作。
(顶级)JTAG控制器320向TPR接口逻辑电路311并向TIR 330提供控制输入，TIR 330还向TPR接口逻辑电路提供输入，并还向旁路复用器提供旁路信号。
参照图3B，如图所示在控制TIR 350和TPR 360之间进行具体连接，其中前者可以与如上所述的包装指令寄存器(WIR)集成。图3B中所示的组件可以例如使用图3A所示的组件(例如TPR 310和TIR330)来实现。TIR 350接收测试时钟(wrck)和测试数据输入(tir-tdi)信号352和354，提供测试数据输出信号356(tir_tdo)，并提供包括以下输出在内的、至TPR 360的输出：
1)tpr_input_en
该TPR输入启用信号启用TPR的输入限幅器。缺省地，禁用输入TPR限幅器(电路)以将该限幅器设置为透明模式。
2)tpr_output_en
该TPR输出启用信号启用TPR的输出限幅器。缺省地，禁用输出TPR限幅器(电路)以将该限幅器设置为透明模式。
3)tpr_dyn_en
该TPR动态启用信号启用被提供以该信号的TPR的动态模式。缺省地，禁用动态模式。
4)tpr_bypass
该TPR旁路信号启用从TPR串行输入至TPR输出端口(如上所述)的旁路路径，并禁用转换、捕获和更新功能。缺省地，禁用旁路。
TPR 360接收时钟(tpr_tck)和数据(tpr_tdi)输入信号362和364，并输出测试数据输出信号(tpr_tdo)366。在一些实现中，每个TPR 360具有其私有TIR 350，使得每个TPR/TIR形成一对，并且可以总体上独立于其他TPR/TIR对来操作。使用这种方式，在混合信号测试期间，可以同时配置任意测试配置。
图3C示出了包括4个相同限幅器(电路)的TIR 370。TIR 370可以例如利用图3A和3B的TIR 330和/或TIR 350来实现。包括capturewr、shiftwr、updatewr、wrstn和wrck信号在内的信号直接来自控制端口(例如IEEE 1500包装串行控制(WSC)端口)。slice_tdi和slice_tdo信号从tir_tdi至tir_tdo菊花链接。从tir_slice_out向捕获寄存器的反转路径被配置为提供限幅器的自我测试。该限幅器可以使用wrstn来复位，捕捉然后转换出全1模式，并且再次更新和捕捉输出以转换出全0模式。
图4示出了根据本发明另一示例实施例的TPR接口(粘合(glue))逻辑电路400。信号tpr_capture、tpr_shift和tpr_update是顶级控制信号，例如可以由根据上述IEEE 1500标准的JTAG控制器提供，并且可以与控制WIR的信号相同。所示的信号例如与这里描述的一个或多个实施例相结合来实现。
图5示出了根据本发明另一示例实施例的用于TPR的动态输入限幅电路500。限幅电路500包括：更新部分，其在测试外壳的时钟(tpr_tck)的负边缘上计时，而转换(tp_shift)信号用于控制输入处的复用器(见例如图2)。限幅电路500操作以针对这里讨论的静态、动态和旁路操作来便于混合信号测试配置。可以使用标准DfT插入工具来实现数字扫描测试，其中，TPR限幅器中的触发器能够被扫描并连接至任意数目的扫描链，这种工具可以利用能够从以下一个或多个得到的工具来实现：San Jose，CA的Cadence；Wilsonville，OR的Mentor Graphics或Mountain View，CA的Synopsys。SC和U表示转换/捕获和更新操作，归因于分别来自TPR的转换和更新部分的触发器。
限幅器的tp_update_dyn、tp_shift和tp_capture端口可以经由根据IEEE 1500(例如，其中定义的隔离单元的操作)的强制性端口，通过TPR粘合逻辑电路来控制，如图4所示的UpdateWR、ShiftWR和CaptureWR。在表I中解释了可以在各个实施例中实现的其他信号。
表I.TPR 1500动态输入限幅器信号映射
  TPR信号   描述
  tp_input_en   连接至TIR tpr_input_en
  <name>   IP功能输入
  tp_rstn   TPR复位信号，任意实现
  tp_dyn_en   连接至TIR tpr_dyn_en
  <name>_inp_dyn   针对动态配置的测试数据信号
  tp_tdi   针对静态配置的TPR数据输入
  tpr_tck   测试外壳的时钟
  <name>_ip   TPR输出，对IP的功能输入
  tp_tdo   针对静态配置的TPR数据输出
表II示意了可以与各个实施例相结合来实现的TPR输入动态限幅器的各种模式，以及其信号值。例如，表I和II可以实现用于TPR接口逻辑电路(来自图4)、TPR、TIR和顶级控制器(例如JTAG)之间的通信，其中，第一列中的捕获/转换/保持/更新是这里引用的IEEE标准1149.1-2001中描述的标准JTAG模式。这些模式也实现了静态和旁路配置。对于动态配置，可以使用在表II的倒数第二行中定义的附加的直接(Direct)模式。
表II.动态输入限幅器模式定义
  tp_capture   tp_shift   tp_update   tp_input_en   tp_rstn   tp_dyn_en
  捕获   1   0   0   X   1   0
  转换   X   1   0   X   1   0
  保持   0   0   0   1   1   0
  更新   0   0   1   1   1   0
  直接   X   X   X   X   1   1
  应用   X   X   X   0   0   0
图6示出了根据本发明另一示例实施例的用于TPR的静态输入限幅电路600。表III和IV描述了限幅电路600的信号映射的操作模式。与动态输入限幅器类似，限幅器的tp_update_stc、tp_shift和tp_capture端口可以经由根据IEEE 1500的端口(例如UpdateWR、ShiftWR和CaptureWR)，通过TPR粘合逻辑电路来控制，如图4所示。
表III.TPR 1500静态输入限幅器信号映射
  TPR信号   描述
  tp_input_en   连接至TIR tpr_input_en
  <name>   IP功能输入
  tp_rstn   TPR复位信号，任意实现
  tp_tdi   针对静态配置的TPR数据输入
  tpr_tck   测试外壳的时钟
  <name>_ip   TPR输出，至IP的功能输入
  tp_tdo   针对静态配置的TPR数据输出
表IV.静态输入限幅器模式定义
  tp_capture   tp_shift   tp_update   tp_input_en   tp_rstn
  捕获   1   0   0   X   1
  转换   X   1   0   X   1
  保持   0   0   0   1   1
  更新   0   0   1   1   1
  应用   X   X   X   0   0
图7示出了根据本发明另一示例实施例的用于TPR的动态输出限幅电路700。表V和VI示出了TPR动态输出限幅电路700的信号映射和操作模式。
表V.TPR 1500动态输出限幅器信号映射
  TPR信号   描述
  tp_output_en   连接至TIR tpr_output_en
  <name>   IP功能输出
  tp_rstn   TPR复位信号，任意实现
  tp_dyn_en   连接至TIR tpr_dyn_en
 <name>_outp_dyn   针对动态配置的测试数据响应信号
  tp_tdi   针对静态配置的TPR数据输入
  tpr_tck   测试外壳的时钟
  <name>_ip   TPR输入，IP的功能输出
  tp_tdo   针对静态配置的TPR数据输出
表VI.动态输出限幅器模式定义
  tp_capture   tp_shift   tp_output_en   tp_rstn   tp_dyn_en
  捕获   1   0   0   1   0
  转换   X   1   0   1   0
  保持   0   0   1   1   0
  直接   X   X   X   1   1
  应用   X   X   0   0   0
图8示出了根据本发明另一示例实施例的用于具有这里讨论的信号映射测试模式的TPR的静态输入限幅电路800。电路800可以利用表VII和VIII中所示的信号映射测试模式来实现。
表VII.TPR 1500静态输出限幅器信号映射
  TPR信号   描述
  tp_output_en   连接至TIR tpr_output_en
  <name>   IP功能输出
  tp_rstn   TPR复位信号，任意实现
  tp_tdi   针对静态配置的TPR数据输入
  tpr_tck   测试外壳的时钟
  <name>_ip   TPR输入，IP的功能输出
  tp_tdo   针对静态配置的TPR数据输出
表VIII.静态输出限幅器模式定义
  tp_capture   tp_shift   tp_output_en   tp_rstn
  捕获   1   0   0   1
  转换   X   1   0   1
  保持   0   0   1   1
  应用   X   X   0   0
其他实施例涉及如在J.Verfaillie，D.Haspelslagh，“A General-Purpose Design-for-Test Methodology at the Analog-Digital Boundary of Mixed-Signal VLSI，”Journal of Electronic Testing：Theory and Application，Vol.9，1996，pp.109-115中描述的针对测试的设计应用；或涉及如在A.sehgal等人的“Test Planning for Mixed-Signal SoCs with Wrapped Analogue Cores，”Proc.of IEEE Conference on Design，Automation and Test in Europe(DATE)2005，pp.50-55中描述的具有混合信号模块的SoC设计的基于模拟包装的测试。例如，根据各个实施例应用的特定测试信号可以根据这些参考文献内描述的测试方法的方面来实现。相应地，这些参考文献的全部内容通过引用并入此处。
这里讨论的各个实施例可以使用各种结构和相关操作/功能来实现。例如，这里描述的一个或多个实施例可以是计算机实现的或计算机辅助的，如通过编码为编码系统内的软件作为基于存储器的编码，或者由计算机处理器、微处理器、PC或大型机执行的指令。这种基于计算机的实现是使用一个或多个可编程或编程电路来实现的，所述电路包括至少一个计算机处理器和内部/外部存储器和/或寄存器，用于数据保持和访问。一个或多个实施例也可以以各种其他形式的硬件来实现，如状态机，被编程为如现场可编程门阵列的电路，使用如数字或模拟电路之类的电子电路来实现。此外，各个实施例可以使用存储指令的有形存储介质来实现，当由处理器执行时，所述指令执行这里描述的步骤、方法或过程中的一个或多个。这些应用和实施例也可以组合使用；例如，特定功能可以使用分立逻辑电路(例如数字电路)来实现，所述分立逻辑电路产生输出，该输出被提供作为处理器的输入。
基于以上讨论和示意，本领域技术人员容易认识到，在不严格按照这里示意和描述的示例实施例和应用的情况下，可以对本发明做出各种修改和改变。这种修改和改变可以包括例如：使用不同的混合信号，利用公共测试信号或利用所描述的测试信号来操作不同设计、使用更多或更少的电路和/或步骤来实现所描述的测试方法，等等。这些和其他修改未背离本发明的真实精神和范围，包括在所附权利要求中阐述的内容。

Claims (19)

1.一种测试接口电路，与不同类型的核心电路一起操作，所述测试接口电路包括：
输入端口，被配置为接收测试输入信号；
测试输入寄存器TIR，被配置为选择操作模式；以及
多个测试点寄存器TPR，每个TPR被配置为，响应于所接收的测试输入信号和TIR选择的操作模式，通过以下操作来控制从输入端口传送至混合信号核心电路的信号：
在静态模式中，向混合信号核心电路的数字输入和输出提供串行访问，以及
在旁路模式中，响应于所述TPR在至少两个混合信号核心的集成期间被链接至其他TPR，旁路掉TPR限幅器以保持测试时间。
2.根据权利要求1所述的电路，其中，每个TPR被配置为，在动态模式中，响应于接收到的测试输入信号和TIR选择的操作模式，通过提供动态访问，以通过TPR边界处的附加端口来连接混合信号核心电路的输入和输出端口，从而控制传送至混合信号核心电路的信号。
3.根据权利要求2所述的电路，其中，TIR被配置为通过以下操作来选择TPR的操作模式：
提供启用TPR的输入限幅器的TPR输入启用信号；
提供启用TPR的输出限幅器的TPR输出启用信号；
提供启用TPR的动态模式的TPR动态模式启用信号；以及
提供TPR旁路信号，所述TPR旁路信号启用从TPR串行输入至输出端口的旁路路径，并禁用TPR的转换、捕获和更新功能。
4.根据权利要求2所述的电路，其中，TIR被配置为通过以下操作来选择TPR的操作模式：
提供启用TPR的输入限幅器的TPR输入启用信号，其中，对于透明模式，TPR输入启用信号缺省为禁用；
提供启用TPR的输出限幅器的TPR输出启用信号，其中，对于透明模式，TPR输出启用信号缺省为禁用；
提供启用TPR的动态模式的TPR动态模式启用信号，其中，动态模式启用信号缺省为禁用；以及
提供TPR旁路信号，所述TPR旁路信号启用从TPR串行输入至输出端口的旁路路径，并禁用TPR的转换、捕获和更新功能，其中，TPR旁路信号缺省为禁用。
5.根据权利要求1所述的电路，其中，TIR被配置为通过以下操作来选择TPR的操作模式：
提供启用TPR的输入限幅器的TPR输入启用信号；
提供启用TPR的输出限幅器的TPR输出启用信号；以及
提供TPR旁路信号，所述TPR旁路信号启用从TPR串行输入至输出端口的旁路路径，并禁用TPR的转换、捕获和更新功能。
6.根据权利要求1所述的电路，其中，TIR被配置为通过以下操作来选择TPR的操作模式：
提供启用TPR的输入限幅器的TPR输入启用信号，其中，对于透明模式，TPR输入启用信号缺省为禁用；
提供启用TPR的输出限幅器的TPR输出启用信号，其中，对于透明模式，TPR输出启用信号缺省为禁用；以及
提供TPR旁路信号，所述TPR旁路信号启用从TPR串行输入至输出端口的旁路路径，并禁用TPR的转换、捕获和更新功能，其中，TPR旁路信号缺省为禁用。
7.根据权利要求1所述的电路，其中
输入端口被配置为接收JTAG测试输入信号；
TIR被配置为通过选择JTAG操作模式来选择操作模式；以及
TPR中的至少一个被配置为，响应于接收到的JTAG测试输入信号来控制传送至混合信号核心电路的信号。
8.根据权利要求1所述的电路，其中，TPR被配置和布置为响应于公共时钟信号来进行操作。
9.根据权利要求1所述的电路，
还包括：多个附加TIR，被配置为选择操作模式，
其中，每个TIR与单个TPR配对；以及
其中，每个TIR被配置为选择与其配对的TPR的操作模式，每个TPR仅响应于从与其配对的TIR接收到的测试输入信号。
10.根据权利要求1所述的电路，
还包括：多个附加TIR，被配置为选择操作模式，
其中，每个TIR与单个TPR配对；
其中，每个TIR被配置为选择与其配对的TPR的操作模式，每个TPR仅响应于从与其配对的TIR接收到的测试输入信号；以及
其中，不同的TIR被配置为选择与其他TIR选择的操作模式不同的操作模式，以控制不同的相应配对的TPR，从而在不同的测试条件下同时操作。
11.根据权利要求1所述的电路，其中，TPR包括：旁路电路，被配置为，当TPR处于旁路模式时，响应于经由测试输入端口接收到的反转转换信号来进行操作。
12.根据权利要求1所述的电路，其中，TPR包括：粘合逻辑电路，被配置为产生对每种类型的核心电路而言公共的控制信号。
13.根据权利要求1所述的电路，其中，TIR是向输入端口提供测试输入信号并经由输入端口控制TPR的操作模式的电路的一部分。
14.根据权利要求1所述的电路，其中，TPR被配置为控制包括根据IEEE 1500和IEEE 1149.1标准中的至少一个的测试信号在内的信号。
15.一种测试点寄存器电路，包括：
输入动态限幅电路，接收测试输入信号；
输出动态限幅电路，耦合以接收输入动态限幅电路的输出；
输入静态限幅电路，耦合以接收输出动态限幅电路的输出；
输出静态限幅电路，耦合以接收输入静态限幅电路的输出；
旁路复用器，耦合以接收测试输入信号和输出静态限幅电路的输出作为输入，并被配置为，响应于旁路控制信号来选择性地传送输入之一；
转换复用器，耦合以接收旁路复用器的输出和测试点寄存器的测试数据输出作为输入，并响应于转换控制信号来选择性地传送输入之一；以及
触发器，耦合以接收转换复用器的输出，提供TPR电路的输出，并提供输出作为对转换复用器的反馈输入。
16.根据权利要求15所述的电路，其中，旁路和转换复用器分别被配置为响应于从顶级控制器电路接收到的控制信号来选择性地传送输入。
17.根据权利要求15所述的电路，其中，输入动态限幅电路和输出动态限幅电路被配置为响应于动态模式启用信号来选择性地进行操作，其中，当动态输入和输出限幅电路未启用时，测试点寄存器操作于静态模式。
18.根据权利要求15所述的电路，其中，测试点寄存器电路被配置为：
响应于启用输入限幅电路的输入启用信号，来进行操作，并且在不存在输入启用信号的情况下操作于透明模式；
响应于启用输出限幅电路的输出启用信号，来进行操作，并且在不存在输出启用信号的情况下操作于透明模式；
响应于操作动态限幅电路的动态模式启用信号，来进行操作，并且在不存在动态模式启用信号的情况下操作于静态模式；以及
响应于操作于旁路模式以将接收到的输入信号传送至输出的旁路模式启用信号，来进行操作，并且在不存在旁路模式启用信号的情况下操作限幅电路。
19.根据权利要求15所述的电路，其中，相应限幅电路被配置为接收测试信号并进行通信，以提供对符合IEEE 1500和IEEE 1149.1标准中的至少一个的混合信号核心电路的访问。
CN2010106030680A 2009-12-22 2010-12-21 测试电路和方法 Pending CN102207537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/645,175 US8566656B2 (en) 2009-12-22 2009-12-22 Testing circuit and method
US12/645,175 2009-12-22

Publications (1)

Publication Number Publication Date
CN102207537A true CN102207537A (zh) 2011-10-05

Family

ID=43736228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106030680A Pending CN102207537A (zh) 2009-12-22 2010-12-21 测试电路和方法

Country Status (3)

Country Link
US (1) US8566656B2 (zh)
EP (1) EP2339360A1 (zh)
CN (1) CN102207537A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279405A (zh) * 2013-05-30 2013-09-04 南京航空航天大学 适用于片上网络嵌入式ip核的测试壳
CN109901054A (zh) * 2019-03-25 2019-06-18 苏州中晟宏芯信息科技有限公司 定浮点转换电路的功能覆盖率模型测试点提取方法及系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8717051B2 (en) * 2009-10-22 2014-05-06 Intersil Americas Inc. Method and apparatus for accurately measuring currents using on chip sense resistors
US9134378B2 (en) * 2011-03-14 2015-09-15 Synopsys, Inc. Linear decompressor with two-step dynamic encoding
US10345369B2 (en) 2012-10-02 2019-07-09 Synopsys, Inc. Augmented power-aware decompressor
US10380303B2 (en) 2015-11-30 2019-08-13 Synopsys, Inc. Power-aware dynamic encoding
US11519961B2 (en) * 2018-08-22 2022-12-06 Commsolid Gmbh Extended JTAG controller and method for functional debugging using the extended JTAG controller
CN112585486A (zh) * 2018-08-22 2021-03-30 康姆索利德有限责任公司 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法
TWI736359B (zh) * 2020-07-14 2021-08-11 金麗科技股份有限公司 混合靜態組合電路與動態組合電路的積體電路及其相關設計方法
DE102020216218A1 (de) 2020-12-18 2022-06-23 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung zum Testen einer integrierten Schaltung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999015909A1 (en) * 1997-09-22 1999-04-01 Duet Technologies, Inc. Method for building a testing infrastructure for a system on a semiconductor chip
CN1639581A (zh) * 2002-03-01 2005-07-13 皇家飞利浦电子股份有限公司 具有测试电路的集成电路
CN1748154A (zh) * 2003-02-10 2006-03-15 皇家飞利浦电子股份有限公司 集成电路的测试
CN101300500A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 Ic测试方法及设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408413B1 (en) * 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6430718B1 (en) * 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
US6408412B1 (en) * 1999-09-03 2002-06-18 Advantest Corp. Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip
US7024346B1 (en) * 2000-05-17 2006-04-04 Koninklijke Philips Electronics N.V. Automatic ATAP test bench generator
DE602004003475T2 (de) * 2003-02-10 2007-09-20 Koninklijke Philips Electronics N.V. Testen von integrierten schaltungen
US7409611B2 (en) * 2003-06-27 2008-08-05 Texas Instruments Incorporated Wrapper instruction/data register controls from test access or wrapper ports
EP1943532B1 (en) * 2005-10-24 2010-01-27 Nxp B.V. Ic testing methods and apparatus
US8887018B2 (en) * 2010-06-11 2014-11-11 Texas Instruments Incorporated Masking circuit removing unknown bit from cell in scan chain

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999015909A1 (en) * 1997-09-22 1999-04-01 Duet Technologies, Inc. Method for building a testing infrastructure for a system on a semiconductor chip
CN1639581A (zh) * 2002-03-01 2005-07-13 皇家飞利浦电子股份有限公司 具有测试电路的集成电路
CN1748154A (zh) * 2003-02-10 2006-03-15 皇家飞利浦电子股份有限公司 集成电路的测试
CN101300500A (zh) * 2005-11-02 2008-11-05 Nxp股份有限公司 Ic测试方法及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VLADIMIR A. ZIVKOVIC ET AL: "Core-Based Testing of Embedded Mixed-Signal", 《IEEE DESIGN & TEST OF COMPUTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279405A (zh) * 2013-05-30 2013-09-04 南京航空航天大学 适用于片上网络嵌入式ip核的测试壳
CN109901054A (zh) * 2019-03-25 2019-06-18 苏州中晟宏芯信息科技有限公司 定浮点转换电路的功能覆盖率模型测试点提取方法及系统

Also Published As

Publication number Publication date
EP2339360A1 (en) 2011-06-29
US20110148445A1 (en) 2011-06-23
US8566656B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
CN102207537A (zh) 测试电路和方法
US11921159B2 (en) Compressed scan chain diagnosis by internal chain observation, processes, circuits, devices and systems
US11656278B2 (en) Apparatus for device access port selection
US7322000B2 (en) Methods and apparatus for extending semiconductor chip testing with boundary scan registers
US7181705B2 (en) Hierarchical test circuit structure for chips with multiple circuit blocks
US7519888B2 (en) Input-output device testing
US7917819B2 (en) JTAG test architecture for multi-chip pack
CN109196481A (zh) 通过启用动态jtag测试模式进入及所有jtag引脚的共享来增加数据传输处理量
CN112526327B (zh) 边界扫描测试方法及存储介质
Papameletis et al. A dft architecture and tool flow for 3-d sics with test data compression, embedded cores, and multiple towers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111005