CN101866829A - 一种保护集成电路参数化单元的知识产权的方法 - Google Patents

一种保护集成电路参数化单元的知识产权的方法 Download PDF

Info

Publication number
CN101866829A
CN101866829A CN201010172672A CN201010172672A CN101866829A CN 101866829 A CN101866829 A CN 101866829A CN 201010172672 A CN201010172672 A CN 201010172672A CN 201010172672 A CN201010172672 A CN 201010172672A CN 101866829 A CN101866829 A CN 101866829A
Authority
CN
China
Prior art keywords
integrated circuit
parameterized units
intellectual property
domain
special graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010172672A
Other languages
English (en)
Inventor
张昊
许丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010172672A priority Critical patent/CN101866829A/zh
Publication of CN101866829A publication Critical patent/CN101866829A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种保护集成电路参数化单元的知识产权的方法，所述方法通过在所述集成电路参数化单元的版图中形成隐蔽的特殊图形，所述特殊图形形成在所述版图的金属互联层中，所述带特殊图形的金属互联层既作为功能层，起到连接电路的作用，并且所述特殊图形还起到标识的作用。同时，由于所述特殊图形作为参数化单元的版图的一部分，在将版图输出给掩膜厂之后，该特殊图形依然存在，从而有效地保护了参数化单元的知识产权。

Description

一种保护集成电路参数化单元的知识产权的方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种保护集成电路参数化单元的知识产权的方法。
背景技术
半导体集成电路是微电子技术的核心、电子信息技术的基础，广泛地应用于计算机、通讯设备及家用电器等电子产品中。
集成电路设计包括前端设计和后端设计两个阶段，前端设计主要负责逻辑实现，通常是使用verilog/VHDL之类语言，进行行为级的描述。后端设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDS文件的过程，其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络晶圆厂并提交生产数据。所谓GDS文件，是一种图形化的文件，是集成电路版图的一种格式。
随着混合信号设计复杂性的日趋增加，开发工艺设计工具包(PDK，ProcessDesign Kit)并建立验证参考流程对于降低昂贵的设计反复所带来的市场风险是非常重要的。一般来说，晶圆厂会根据工艺技术的要求定制PDK的设计组件，每个工艺都会有一套对应的PDK。
PDK是为模拟/混合信号IC电路设计而提供的完整工艺文件集合，是连接IC设计和IC工艺制造的数据平台。PDK的内容包括：
器件模型(Device Model)：由Foundry提供的仿真模型文件；
符号和视图(Symbols & View)：用于原理图设计的符号，参数化的设计单元都通过了SPICE仿真的验证；
组件描述格式(CDF，Component Description Format)和Callback函数：器件的属性描述文件，定义了器件类型、器件名称、器件参数及参数调用关系函数集Callback、器件模型、器件的各种视图格式等；
参数化单元(Pcell，Parameterized Cell)：它由Cadence的SKILL语言编写，其对应的版图通过了设计规则检查(DRC，design rule check)和版图与电路图(LVS)验证，方便设计人员进行原理图驱动的版图(Schematic Driven Layout)设计流程；
技术文件(Technology File)：用于版图设计和验证的工艺文件，包含GDSII的设计数据层和工艺层的映射关系定义、设计数据层的属性定义、在线设计规则、电气规则、显示色彩定义和图形格式定义等；
物理验证规则(PV Rule)文件：包含版图验证文件DRC/LVS/RC提取，支持Cadence的Diva、Dracula、Assura等。
其中，参数化单元(Pcell)中的参数指的就是CDF参数，它们的组合能够实现用户定制的所有功能，是PDK的核心部分。实际上，PDK的库就是指所有参数化单元的合集。具体来说，参数化单元有以下作用：
(1)可以加速插入版图的数据，避免了单元的重复创建；
(2)节省了物理磁盘的空间，相似部分可以被连接到相同的资源；
(3)避免了因为要维护相同单元的多个版本而发生的错误；
(4)实现了层级的编辑功能，不需要为了改变版图的设计而去改变层级结构。
总之，如果拥有了经过验证的参数化单元结构、符号及规则等优化集合的PDK，IC设计人员的工作就能从繁琐易错的任务中解脱出来而变得高质量且富有效率。
对于晶圆厂来说，开发PDK需花费大量的精力及费用，然而PDK中的参数化单元极有可能不经过开发人允许就被IC设计人员用于其它的晶圆厂中，因此，保护参数化单元的知识产权就显得极为重要。
通常来说，现有的保护参数化单元的知识产权的方法是在参数化单元的版图的标识层输入标记，然而由于所述标识层只是在画版图时起标识作用的，并不是真正的版图，因此在将版图输出给掩膜厂之后，该标记将不会再出现。从而该方法不能有效地识别参数化单元，也就不能有效地保护参数化单元的知识产权。
发明内容
本发明的目的在于提供一种保护集成电路参数化单元的知识产权的方法，以解决现有的在标识层作标记的方法不能有效地保护参数化单元的知识产权的问题。
为解决上述问题，本发明提出一种保护集成电路参数化单元的知识产权的方法，所述方法包括形成集成电路参数化单元的版图，还包括在所述集成电路参数化单元的版图中形成隐蔽的特殊图形。
可选的，所述隐蔽的特殊图形位于所述集成电路参数化单元版图的金属互联层。
可选的，所述隐蔽的特殊图形通过所述金属互联层中的通孔排列形成。
可选的，所述隐蔽的特殊图形通过在所述金属互联层中的金属层中设置多个开孔，由所述多个开孔排列形成。
可选的，所述隐蔽的特殊图形通过放大装置进行观察。
本发明所提供的保护集成电路参数化单元的知识产权的方法通过在所述集成电路参数化单元的版图中形成隐蔽的特殊图形，所述特殊图形形成在所述版图的金属互联层中，所述带特殊图形的金属互联层既作为功能层，起到连接电路的作用，并且所述特殊图形还起到标识的作用。同时，由于所述特殊图形作为参数化单元的版图的一部分，在将版图输出给掩膜厂之后，该特殊图形依然存在，从而有效地保护了参数化单元的知识产权。
附图说明
图1为本发明实施例提供的电感的带隐蔽的特殊图形的版图示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的保护集成电路参数化单元的知识产权的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种保护集成电路参数化单元的知识产权的方法，所述方法通过在所述集成电路参数化单元的版图中形成隐蔽的特殊图形，所述特殊图形形成在所述版图的金属互联层中，所述带特殊图形的金属互联层既作为功能层，起到连接电路的作用，并且所述特殊图形还起到标识的作用。同时，由于所述特殊图形作为参数化单元的版图的一部分，在将版图输出给掩膜厂之后，该特殊图形依然存在，从而有效地保护了参数化单元的知识产权。
请参考图1，图1为本发明实施例提供的电感的带隐蔽的特殊图形的版图示意图，其中，(a)为电感的带隐蔽的特殊图形的版图示意图，(b)为隐蔽的特殊图形的放大图，如图1所示，保护电感的知识产权的方法包括形成电感的版图10，还包括在所述电感的版图10中形成隐蔽的特殊图形20，通过放大装置观察到所述隐蔽的特殊图形20为字母“G”，所述隐蔽的特殊图形20位于所述电感的版图10的金属互联层。其中，所述隐蔽的特殊图形20通过所述金属互联层中的通孔21排列形成。
在本发明的一个具体实施例中，所述集成电路参数化单元为电感，然而应该认识到，所述集成电路参数化单元还可以是其它器件结构，例如MOS管。
在本发明的一个具体实施例中，所述隐蔽的特殊图形为字母“G”，然而应该认识到，所述隐蔽的特殊图形还可以为其它图形，例如字母“A”。
在本发明的一个具体实施例中，所述隐蔽的特殊图形是通过金属互联层的通孔排列形成的，然而应该认识到，所述隐蔽的特殊图形还可以在其它层通过其它方法形成，例如通过在器件中的金属层中设置多个开孔，由所述多个开孔排列形成。
在实际使用中，只需对所述隐蔽的特殊图形进行鉴别，即可判断对应的集成电路参数化单元是否为非法使用，从而保护集成电路参数化单元的知识产权。
综上所述，本发明提供了一种保护集成电路参数化单元的知识产权的方法，所述方法通过在所述集成电路参数化单元的版图中形成隐蔽的特殊图形，所述特殊图形形成在所述版图的金属互联层中，所述带特殊图形的金属互联层既作为功能层，起到连接电路的作用，并且所述特殊图形还起到标识的作用。同时，由于所述特殊图形作为参数化单元的版图的一部分，在将版图输出给掩膜厂之后，该特殊图形依然存在，从而有效地保护了参数化单元的知识产权。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种保护集成电路参数化单元的知识产权的方法，包括形成集成电路参数化单元的版图，其特征在于，还包括在所述集成电路参数化单元的版图中形成隐蔽的特殊图形。
2.如权利要求1所述的保护集成电路参数化单元的知识产权的方法，其特征在于，所述隐蔽的特殊图形位于所述集成电路参数化单元版图的金属互联层。
3.如权利要求2所述的保护集成电路参数化单元的知识产权的方法，其特征在于，所述隐蔽的特殊图形通过所述金属互联层中的通孔排列形成。
4.如权利要求2所述的保护集成电路参数化单元的知识产权的方法，其特征在于，所述隐蔽的特殊图形通过在所述金属互联层中的金属层中设置多个开孔，由所述多个开孔排列形成。
5.如权利要求1所述的保护集成电路参数化单元的知识产权的方法，其特征在于，所述隐蔽的特殊图形通过放大装置进行观察。
CN201010172672A 2010-05-12 2010-05-12 一种保护集成电路参数化单元的知识产权的方法 Pending CN101866829A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010172672A CN101866829A (zh) 2010-05-12 2010-05-12 一种保护集成电路参数化单元的知识产权的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010172672A CN101866829A (zh) 2010-05-12 2010-05-12 一种保护集成电路参数化单元的知识产权的方法

Publications (1)

Publication Number Publication Date
CN101866829A true CN101866829A (zh) 2010-10-20

Family

ID=42958480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010172672A Pending CN101866829A (zh) 2010-05-12 2010-05-12 一种保护集成电路参数化单元的知识产权的方法

Country Status (1)

Country Link
CN (1) CN101866829A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN106897504A (zh) * 2017-02-08 2017-06-27 上海华虹宏力半导体制造有限公司 对ip模块进行开发形成参数化单元的方法
CN107563091A (zh) * 2017-09-19 2018-01-09 天津蓝海微科技有限公司 一种pcell验证中连接性检查的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797737A (zh) * 2004-12-22 2006-07-05 上海华虹Nec电子有限公司 在半导体器件中实施铜连线的空隙工艺方法
CN101089860A (zh) * 2006-06-12 2007-12-19 硅存储技术公司 合并来自多个源的集成电路设计的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797737A (zh) * 2004-12-22 2006-07-05 上海华虹Nec电子有限公司 在半导体器件中实施铜连线的空隙工艺方法
CN101089860A (zh) * 2006-06-12 2007-12-19 硅存储技术公司 合并来自多个源的集成电路设计的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
CN102156794B (zh) * 2011-05-26 2013-03-20 无锡中科微电子工业技术研究院有限责任公司 参数化单元的实现方法及由该参数化单元构成的系统
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN106897504A (zh) * 2017-02-08 2017-06-27 上海华虹宏力半导体制造有限公司 对ip模块进行开发形成参数化单元的方法
CN107563091A (zh) * 2017-09-19 2018-01-09 天津蓝海微科技有限公司 一种pcell验证中连接性检查的方法
CN107563091B (zh) * 2017-09-19 2021-03-16 天津蓝海微科技有限公司 一种pcell验证中连接性检查的方法

Similar Documents

Publication Publication Date Title
US9665676B2 (en) Integrated circuit design system
CN107533576B (zh) 针对使用电路模板的电路设计的提取的布局依赖效应的重用
US9280621B1 (en) Methods, systems, and articles of manufacture for analyzing a multi-fabric electronic design and displaying analysis results for the multi-fabric electronic design spanning and displaying simulation results across multiple design fabrics
Wolf Modern VLSI design: system-on-chip design
Kundert et al. Design of mixed-signal systems-on-a-chip
CN103294842B (zh) 半导体器件设计方法、系统和计算机可读介质
CN104657537B (zh) 设计基于鳍式场效应晶体管（finfet）的电路的方法及其实施系统
CN101866829A (zh) 一种保护集成电路参数化单元的知识产权的方法
US20050216872A1 (en) Method to design and verify an integrated circuit device with multiple power domains
US20080072191A1 (en) Sanity checker for integrated circuits
Zezin Modern open source IC design tools for electronics engineer education
US20190384869A1 (en) Integrated system of pdn implementation and digital co-synthesis
Basu From design to tape-out in scl 180 nm cmos integrated circuit fabrication technology
US20230237228A1 (en) Computer readable recording medium with stored program and method of extracting parasitic parameters of a 3d ic thereof
Lin et al. Performance-aware corner model for design for manufacturing
CN102722605A (zh) 电路的验证方法和半导体器件的模拟方法
CN113515913B (zh) 一种stt-mram相关电路的磁性工艺设计方法
US7386821B2 (en) Primitive cell method for front end physical design
CN109885850B (zh) 一种局部寄存器的生成方法及生成系统
Goldman et al. Synopsys' interoperable process design kit
Park et al. Complete front-to-back RF SiP design implementation flow
Kim et al. Electronic design automation requirements for R2R printing foundry
Martin Electronic design automation [1999 technology analysis and forecast]
US7131079B2 (en) Method of generating protected standard delay format file
US8438526B2 (en) Method for minimizing transistor and analog component variation in CMOS processes through design rule restrictions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101020