CN106897504A - 对ip模块进行开发形成参数化单元的方法 - Google Patents

对ip模块进行开发形成参数化单元的方法 Download PDF

Info

Publication number
CN106897504A
CN106897504A CN201710068608.1A CN201710068608A CN106897504A CN 106897504 A CN106897504 A CN 106897504A CN 201710068608 A CN201710068608 A CN 201710068608A CN 106897504 A CN106897504 A CN 106897504A
Authority
CN
China
Prior art keywords
modules
unit
parameterized units
developed
reusable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710068608.1A
Other languages
English (en)
Other versions
CN106897504B (zh
Inventor
许猛勇
卢友梅
郑舒静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710068608.1A priority Critical patent/CN106897504B/zh
Publication of CN106897504A publication Critical patent/CN106897504A/zh
Application granted granted Critical
Publication of CN106897504B publication Critical patent/CN106897504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Storage Device Security (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种对IP模块进行开发形成参数化单元的方法，包括步骤：步骤一、对IP模块组成部分进行分类，分成可参数化的核心部分，可复用的固定版图部分，二者间的可变金属布线模块；步骤二、进行参数化单元开发处理，包括：步骤21、对核心部分的各单元进行参数化单元开发；步骤22、对固定版图部分处理，从IP模块版图得到固定版图部分的可复用单元的参数数据并存储到CDF库中以及把这类可复用单元集合成外部单元库；步骤23、对可变金属布线模块的各单元进行参数化单元开发；步骤24、进行模块拼接，对三部分的单元采用基于坐标叠加原理。本发明能实现IP模块的参数化单元开发。

Description

对IP模块进行开发形成参数化单元的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种对IP模块进行开发形成参数化单元(Parameterized Cell，Pcell)的方法。
背景技术
在芯片设计和生产中，需要采用很多参数化单元，参数化单元实质是一种计算机脚本，一般是通过Cadence的Skill语言编写，其对应的版图通过了设计规则检查(DRC，design rule check)和版图与电路图(LVS)验证。在给定参数化单元的条件下，通过输入对应的参数就能得到所需要的单元版图结构，方便设计人员进行版图的设计。
器件描述格式(Component Description Format，CDF)库文件为器件的属性描述文件，能描述器件的类型、参数等属性。参数化单元对应的参数为CDF参数。开发好后的多个参数化单元以及CDF库都作为工艺设计包(Process Design Kit，PDK)的一部分。
通常，参数化单元开发一般只针对晶体管级器件，包括基本的MOS晶体管、电阻、电容等；如一个MOS晶体管的参数化单元开发好了之后，输入不同的参数就能得到不同参数如尺寸的MOS晶体管的版图结构，不需要单独对各种不同参数的MOS晶体管分别进行版图设计。由于，参数化单元开发一般只针对晶体管级器件，所以现有参数化单元开发所对应的器件结构相对单一、设计规则明确，无法实现对包括了多个器件结构的复杂电路进行参数化单元开发。
IP模块也即知识产权模块是在集成电路芯片设计中可重用的模块，IP模块通常已经经过了设计验证，设计人员能以IP模块为基础进行设计，这样能够缩短设计所需的周期。IP模块是具有知识产权的模块，只有经过拥有方授权后才能使用。
IP模块具有电路结构复杂、设计规则定制化，若干关键参数可变、更重要是要考虑到知识产权保护的特点。现有方法中都是针对单个晶体管级器件进行参数化单元开发，如果好实现对具有复杂电路结构的IP模块进行参数化单元开发是本发明的一个研究课题。
发明内容
本发明所要解决的技术问题是提供一种对IP模块进行开发形成参数化单元的方法，能实现对IP模块进行参数化单元的开发。
为解决上述技术问题，本发明提供的对IP模块进行开发形成参数化单元的方法包括如下步骤：
步骤一、提供IP模块，对所述IP模块的组成部分进行分类，分成如下三部分：
第一部分为决定器件性能的可参数化的核心部分，第二部分为可复用的固定版图部分，第三部分为连接所述核心部分和所述固定版图部分的可变金属布线模块。
步骤二、进行参数化单元开发处理，包括：
步骤21、对所述核心部分中的各单元进行参数化单元开发。
步骤22、对所述固定版图部分的处理为：从所述IP模块的版图得到所述固定版图部分的可复用单元的参数数据并存储到CDF库中，同时把这类所述可复用单元集合成外部单元库。
步骤23、对所述可变金属布线模块中的各单元进行参数化单元开发。
步骤24、进行模块的拼接：根据所述固定版图部分中的所述可复用单元的参数数据以及通过内部运算获取的参数化单元开发后的所述核心部分中的各单元以及所述可变金属布线模块中的各单元的参数数据,采用基于坐标叠加原理，进行模块的拼接形成具有参数化单元的IP模块。
进一步的改进是，还包括步骤3a，用于生成具有完整单元的所述IP模块版图：
步骤3a1、根据晶圆厂的工艺参数传递对应的参数化单元的数据到所述IP模块。
步骤3a2、所述IP模块中的所述核心部分和所述可变金属布线模块中的参数化单元接收对应的数据并生成对应的完整单元；所述IP模块中的所述固定版图部分从所述外部单元库中调用所述可复用单元并生成对应的完整单元。
进一步的改进是，步骤二中还包括形成虚像单元步骤：
步骤21a、对所述核心部分中的各单元的金属层次进行参数化单元开发并形成仅具有金属层次的所述核心部分的虚像单元。
步骤21b、将所述固定版图部分中的所述可复用单元的金属层次提取并作为所述固定版图部分的虚像单元并集合到所述外部单元库中。
步骤21c、对所述可变金属布线模块中的各单元进行参数化单元开发形成具有金属层次的所述可变金属布线模块的虚像单元。
进一步的改进是，还包括步骤3b，用于生成具有虚像单元的所述IP模块版图：
步骤3b1、根据晶圆厂的工艺参数传递对应的参数化单元的数据到所述IP模块。
步骤3b2、所述IP模块中的所述核心部分和所述可变金属布线模块中的虚像单元接收对应的数据并生成对应的仅具有金属层次的单元；所述IP模块中的所述固定版图部分从所述外部单元库中调用对应的虚像单元。
进一步的改进是，通过外部控制单元实现在步骤3a和3b之间的切换。
进一步的改进是，所述外部控制单元通过检测IP密令实现在步骤3a和3b之间的切换。
进一步的改进是，当检测到所述IP密令正确时进行步骤3a；当检测到所述IP密令不正确时进行步骤3b。
进一步的改进是，所述外部控制单元包括由工艺信息，步骤3a2中通过所述外部控制单元传递对应的参数化单元的数据到所述IP模块；步骤3b2中通过所述外部控制单元传递对应的参数化单元的数据到所述IP模块。
进一步的改进是，所述外部控制单元的工艺信息包括金属层次和厚度。
进一步的改进是，步骤22中对所述固定版图部分的处理为：从所述IP模块的版图中直接切割可复用单元，按每个所述可复用单元的边界，测量其宽度和高度数据存储到CDF库中，同时把这类所述可复用单元集合成外部单元库。
进一步的改进是，步骤24中进行模块的拼接为：根据测得的所述固定版图部分中的所述可复用单元的宽度和高度数据以及通过内部运算获取的参数化单元开发后的所述核心部分中的各单元以及所述可变金属布线模块中的各单元的宽度和高度数据,采用基于坐标叠加原理，进行模块的拼接形成具有参数化单元的IP模块。
进一步的改进是，步骤一中通过分析所述IP模块的电学以及版图特性对所述IP模块的组成部分进行分类。
本发明结合IP模块本身的特点将IP模块划分成三个部分，即：决定器件性能的可参数化的核心部分、可复用的固定版图部分和二者之间的可变金属布线模块，这样对可变的核心部分以及可变金属布线模块就能进行参数化单元开发，对可复用的固定版图部分则不需进行参数化单元开发，将可变的核心部分以及可变金属布线模块进行参数化单元开发，以及将可复用的固定版图部分的可复用单元的参数数据存储到CDF库中并将这类可复用单元直接集合成外部单元库，再进行拼接后就能实现针对IP模块的参数化单元开发。参数化单元开发完成后的IP模块仅需接收相应的参数化单元的参数数据，就能得到所要求设计的具有完整单元结构的IP模块版图结构。
本发明还根据IP模块需要实现知识产权保护的特点，通过提取IP模块三部分的金属层次并分别进行开发，能够实现IP模块的虚像单元的参数化单元开发。虚像单元中由于仅有金属层次，没有电路结构，故没有授权的IP密令时，无法形成具有完整单元结构的电路，仅能实现具有虚像单元结构的IP模块版图结构，所以，能够实现知识产权保护。
本发明还能通过设置外部控制单元来检测IP密令，并根据检测结果来分别实现具有完整单元结构的IP模块版图结构和具有虚像单元结构的IP模块版图结构，所以本发明实现了一套算法同时支持两种生成模式，即能实现IP模块的参数化单元开发，又能很好的实现知识产权保护。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例对IP模块进行开发形成参数化单元的方法的流程图；
图2是本发明实施例方法中对IP模块进行分类的示意图；
图3是本发明实施例方法的两种版图生成模式的示意图。
具体实施方式
如图1所示，是本发明实施例对IP模块进行开发形成参数化单元的方法的流程图；本发明实施例对IP模块进行开发形成参数化单元的方法包括如下步骤：
步骤一、提供IP模块，对所述IP模块的组成部分进行分类，如图2所示，是本发明实施例方法中对IP模块进行分类的示意图，分成如下三部分：
第一部分为决定器件性能的可参数化的核心部分101，第二部分为可复用的固定版图部分102，第三部分为连接所述核心部分101和所述固定版图部分102的可变金属布线模块103。
具体以工作电压为500V的超高压MOS器件的IP模块为例，图2中，核心部分101对应于中间源漏端可变部分，固定版图部分102为头尾源漏端衬垫(PAD)端固定部分，第三部分即为可变金属布线模块103。
本发明实施例中个，通过分析所述IP模块的电学以及版图特性对所述IP模块的组成部分进行分类。
步骤二、进行参数化单元开发处理，主要是按照分类的三大部分分别进行处理，包括：
步骤21、对所述核心部分101中的各单元进行参数化单元开发。
步骤22、对所述固定版图部分102的处理为：从所述IP模块的版图得到所述固定版图部分102的可复用单元的参数数据并存储到CDF库中，同时把这类所述可复用单元集合成外部单元库。
较佳为，步骤22中对所述固定版图部分102的处理为：从所述IP模块的版图中直接切割可复用单元，按每个所述可复用单元的边界，测量其宽度和高度数据存储到CDF库中，同时把这类所述可复用单元集合成外部单元库。
步骤23、对所述可变金属布线模块103中的各单元进行参数化单元开发；
步骤24、进行模块的拼接：根据所述固定版图部分102中的所述可复用单元的参数数据以及通过内部运算获取的参数化单元开发后的所述核心部分101中的各单元以及所述可变金属布线模块103中的各单元的参数数据,采用基于坐标叠加原理，进行模块的拼接形成具有参数化单元的IP模块。
较佳为，步骤24中进行模块的拼接为：根据测得的所述固定版图部分102中的所述可复用单元的宽度和高度数据以及通过内部运算获取的参数化单元开发后的所述核心部分101中的各单元以及所述可变金属布线模块103中的各单元的宽度和高度数据,采用基于坐标叠加原理，进行模块的拼接形成具有参数化单元的IP模块。
同时，本发明实施例方法中针对以上三大部分，分别开发只有金属层次的虚像单元(Phantom cell)，步骤为：
步骤21a、对所述核心部分101中的各单元的金属层次进行参数化单元开发并形成仅具有金属层次的所述核心部分101的虚像单元。
步骤21b、将所述固定版图部分102中的所述可复用单元的金属层次提取并作为所述固定版图部分102的虚像单元并集合到所述外部单元库中。
步骤21c、对所述可变金属布线模块103中的各单元进行参数化单元开发形成具有金属层次的所述可变金属布线模块103的虚像单元。
本发明实施例方法还具有对参数化单元开发后的IP模块进行生成版图的步骤，本发明实施例方法能实现一套算法支持两种生成模式，如图3所示，是本发明实施例方法的两种版图生成模式的示意图。
两种生成模式分别为：用于生成具有完整单元的所述IP模块版图的步骤3a和用于生成具有虚像单元的所述IP模块版图的步骤3b，两者之间通过外部控制单元切换。
首先、如标记201所示，所述外部控制单元会检测IP密令以及包括金属层次和厚度等的工艺信息，当检测到所述IP密令正确时进行步骤3a，步骤3a如标记202所示，进行步骤3a之前需要通过所述外部控制单元传递对应的参数化单元即Pcell的数据到所述IP模块；当检测到所述IP密令不正确时进行步骤3b，步骤3b如标记203所示，进行步骤3b之前需要通过所述外部控制单元传递对应的参数化单元即Pcell的数据到所述IP模块。
具体为：
步骤3a包括：
步骤3a1、将参数化单元开发处理后的所述IP模块提供给客户。客户根据晶圆厂的工艺参数传递对应的参数化单元的数据到所述IP模块。
步骤3a2、所述IP模块中的所述核心部分101和所述可变金属布线模块103中的参数化单元接收对应的数据并生成对应的完整单元；所述IP模块中的所述固定版图部分102从所述外部单元库中调用所述可复用单元并生成对应的完整单元。
步骤3b包括：：
步骤3b1、将参数化单元开发处理后的所述IP模块提供给客户；客户根据晶圆厂的工艺参数传递对应的参数化单元的数据到所述IP模块。
步骤3b2、所述IP模块中的所述核心部分101和所述可变金属布线模块103中的虚像单元接收对应的数据并生成对应的仅具有金属层次的单元；所述IP模块中的所述固定版图部分102从所述外部单元库中调用对应的虚像单元。
由上可知，本发明实施例结合IP模块本身的特点将IP模块划分成三个部分，即：决定器件性能的可参数化的核心部分101、可复用的固定版图部分102和二者之间的可变金属布线模块103，这样对可变的核心部分101以及可变金属布线模块103就能进行参数化单元开发，对可复用的固定版图部分102则不需进行参数化单元开发，将可变的核心部分101以及可变金属布线模块103进行参数化单元开发，以及将可复用的固定版图部分102的可复用单元的参数数据存储到CDF库中并将这类可复用单元直接集合成外部单元库，再进行拼接后就能实现针对IP模块的参数化单元开发。参数化单元开发完成后的IP模块仅需接收相应的参数化单元的参数数据，就能得到所要求设计的具有完整单元结构的IP模块版图结构。
本发明实施例还根据IP模块需要实现知识产权保护的特点，通过提取IP模块三部分的金属层次并分别进行开发，能够实现IP模块的虚像单元的参数化单元开发。虚像单元中由于仅有金属层次，没有电路结构，故没有授权的IP密令时，无法形成具有完整单元结构的电路，仅能实现具有虚像单元结构的IP模块版图结构，所以，能够实现知识产权保护。
本发明实施例还能通过设置外部控制单元来检测IP密令，并根据检测结果来分别实现具有完整单元结构的IP模块版图结构和具有虚像单元结构的IP模块版图结构，所以本发明实施例实现了一套算法同时支持两种生成模式，即能实现IP模块的参数化单元开发，又能很好的实现知识产权保护。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种对IP模块进行开发形成参数化单元的方法，其特征在于，包括如下步骤：
步骤一、提供IP模块，对所述IP模块的组成部分进行分类，分成如下三部分：
第一部分为决定器件性能的可参数化的核心部分，第二部分为可复用的固定版图部分，第三部分为连接所述核心部分和所述固定版图部分的可变金属布线模块；
步骤二、进行参数化单元开发处理，包括：
步骤21、对所述核心部分中的各单元进行参数化单元开发；
步骤22、对所述固定版图部分的处理为：从所述IP模块的版图得到所述固定版图部分的可复用单元的参数数据并存储到CDF库中，同时把这类所述可复用单元集合成外部单元库；
步骤23、对所述可变金属布线模块中的各单元进行参数化单元开发；
步骤24、进行模块的拼接：根据所述固定版图部分中的所述可复用单元的参数数据以及通过内部运算获取的参数化单元开发后的所述核心部分中的各单元以及所述可变金属布线模块中的各单元的参数数据,采用基于坐标叠加原理，进行模块的拼接形成具有参数化单元的IP模块。
2.如权利要求1所述的对IP模块进行开发形成参数化单元的方法，其特征在于，还包括步骤3a，用于生成具有完整单元的所述IP模块版图：
步骤3a1、根据晶圆厂的工艺参数传递对应的参数化单元的数据到所述IP模块；
步骤3a2、所述IP模块中的所述核心部分和所述可变金属布线模块中的参数化单元接收对应的数据并生成对应的完整单元；所述IP模块中的所述固定版图部分从所述外部单元库中调用所述可复用单元并生成对应的完整单元。
3.如权利要求2所述的对IP模块进行开发形成参数化单元的方法，其特征在于，步骤二中还包括形成虚像单元步骤：
步骤21a、对所述核心部分中的各单元的金属层次进行参数化单元开发并形成仅具有金属层次的所述核心部分的虚像单元；
步骤21b、将所述固定版图部分中的所述可复用单元的金属层次提取并作为所述固定版图部分的虚像单元并集合到所述外部单元库中；
步骤21c、对所述可变金属布线模块中的各单元进行参数化单元开发形成具有金属层次的所述可变金属布线模块的虚像单元。
4.如权利要求3所述的对IP模块进行开发形成参数化单元的方法，其特征在于，还包括步骤3b，用于生成具有虚像单元的所述IP模块版图：
步骤3b1、根据晶圆厂的工艺参数传递对应的参数化单元的数据到所述IP模块；
步骤3b2、所述IP模块中的所述核心部分和所述可变金属布线模块中的虚像单元接收对应的数据并生成对应的仅具有金属层次的单元；所述IP模块中的所述固定版图部分从所述外部单元库中调用对应的虚像单元。
5.如权利要求4所述的对IP模块进行开发形成参数化单元的方法，其特征在于：通过外部控制单元实现在步骤3a和3b之间的切换。
6.如权利要求5所述的对IP模块进行开发形成参数化单元的方法，其特征在于：所述外部控制单元通过检测IP密令实现在步骤3a和3b之间的切换。
7.如权利要求6所述的对IP模块进行开发形成参数化单元的方法，其特征在于：当检测到所述IP密令正确时进行步骤3a；当检测到所述IP密令不正确时进行步骤3b。
8.如权利要求5所述的对IP模块进行开发形成参数化单元的方法，其特征在于：所述外部控制单元还检测工艺信息，步骤3a2中通过所述外部控制单元传递对应的参数化单元的数据到所述IP模块；步骤3b2中通过所述外部控制单元传递对应的参数化单元的数据到所述IP模块。
9.如权利要求5所述的对IP模块进行开发形成参数化单元的方法，其特征在于：所述外部控制单元所检测的工艺信息包括金属层次和厚度。
10.如权利要求1所述的对IP模块进行开发形成参数化单元的方法，其特征在于：步骤22中对所述固定版图部分的处理为：从所述IP模块的版图中直接切割可复用单元，按每个所述可复用单元的边界，测量其宽度和高度数据存储到CDF库中，同时把这类所述可复用单元集合成外部单元库。
11.如权利要求10所述的对IP模块进行开发形成参数化单元的方法，其特征在于：步骤24中进行模块的拼接为：根据测得的所述固定版图部分中的所述可复用单元的宽度和高度数据以及通过内部运算获取的参数化单元开发后的所述核心部分中的各单元以及所述可变金属布线模块中的各单元的宽度和高度数据,采用基于坐标叠加原理，进行模块的拼接形成具有参数化单元的IP模块。
12.如权利要求1所述的对IP模块进行开发形成参数化单元的方法，其特征在于：步骤一中通过分析所述IP模块的电学以及版图特性对所述IP模块的组成部分进行分类。
CN201710068608.1A 2017-02-08 2017-02-08 对ip模块进行开发形成参数化单元的方法 Active CN106897504B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710068608.1A CN106897504B (zh) 2017-02-08 2017-02-08 对ip模块进行开发形成参数化单元的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710068608.1A CN106897504B (zh) 2017-02-08 2017-02-08 对ip模块进行开发形成参数化单元的方法

Publications (2)

Publication Number Publication Date
CN106897504A true CN106897504A (zh) 2017-06-27
CN106897504B CN106897504B (zh) 2020-06-09

Family

ID=59198022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710068608.1A Active CN106897504B (zh) 2017-02-08 2017-02-08 对ip模块进行开发形成参数化单元的方法

Country Status (1)

Country Link
CN (1) CN106897504B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109871606A (zh) * 2019-02-13 2019-06-11 北京芯愿景软件技术有限公司 一种可视化版图编辑方法
CN112906336A (zh) * 2021-03-05 2021-06-04 北京华大九天科技股份有限公司 基于参数化单元的掩模信息处理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866829A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 一种保护集成电路参数化单元的知识产权的方法
US20110175634A1 (en) * 2003-10-31 2011-07-21 Masayoshi Okamoto Fabrication method of semiconductor integrated circuit device
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
CN102402633A (zh) * 2010-09-17 2012-04-04 中国科学院微电子研究所 一种建立参数化器件物理版图单元生成程序的方法
CN103492890A (zh) * 2011-03-09 2014-01-01 英特尔公司 用于 ip 模块的电路测试的基于功能结构的测试包装器
CN105095535A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种工艺开发包中参数化单元的drc验证方法
US20160125115A1 (en) * 2014-11-05 2016-05-05 International Business Machines Corporation Generating an electromagnetic parameterized cell for an integrated circuit design

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110175634A1 (en) * 2003-10-31 2011-07-21 Masayoshi Okamoto Fabrication method of semiconductor integrated circuit device
CN101866829A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 一种保护集成电路参数化单元的知识产权的方法
CN102402633A (zh) * 2010-09-17 2012-04-04 中国科学院微电子研究所 一种建立参数化器件物理版图单元生成程序的方法
CN103492890A (zh) * 2011-03-09 2014-01-01 英特尔公司 用于 ip 模块的电路测试的基于功能结构的测试包装器
CN102156794A (zh) * 2011-05-26 2011-08-17 中国科学院微电子研究所 参数化单元的实现方法及由该参数化单元构成的系统
CN105095535A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种工艺开发包中参数化单元的drc验证方法
US20160125115A1 (en) * 2014-11-05 2016-05-05 International Business Machines Corporation Generating an electromagnetic parameterized cell for an integrated circuit design

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
肖杰明: "PAS平台下PDK套件的开发与分析", 《中国优秀硕士学位论文全文数据库 信息科技辑(月刊)》 *
褚振勇，易克初: "《FPGA设计中的知识产权--IP模块》", 《电子科技》 *
许猛勇，于明: "基于参数化单元的金属电容计算自动化", 《中国集成电路设计》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109871606A (zh) * 2019-02-13 2019-06-11 北京芯愿景软件技术有限公司 一种可视化版图编辑方法
CN109871606B (zh) * 2019-02-13 2023-05-23 北京芯愿景软件技术股份有限公司 一种可视化版图编辑方法
CN112906336A (zh) * 2021-03-05 2021-06-04 北京华大九天科技股份有限公司 基于参数化单元的掩模信息处理方法
CN112906336B (zh) * 2021-03-05 2022-07-26 北京华大九天科技股份有限公司 基于参数化单元的掩模信息处理方法

Also Published As

Publication number Publication date
CN106897504B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN112382582B (zh) 一种晶圆测试分类方法及系统
KR100527911B1 (ko) 논리 집적 회로들의 논리적인 기능 테스트 데이터를물리적인 표시로 맵핑하기 위한 집적 회로 테스트소프트웨어 시스템
CN106771991B (zh) 一种应用于反熔丝fpga编程前的自动化测试方法
CN104407976B (zh) 一种接口健壮性测试用例生成方法及装置
CN102768692B (zh) 应用于fpga测试的导航布局布线方法
CN103294600B (zh) 基于Perl的EDIF网表级电路的自动可测性设计系统的自动可测性设计方法
US8762907B2 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
CN109214023B (zh) 一种工艺设计工具包的测试方法及装置
CN106897504A (zh) 对ip模块进行开发形成参数化单元的方法
CN108120917A (zh) 测试时钟电路确定方法及装置
CN101763453B (zh) 规范化ip核评测方法和系统
CN106546912A (zh) 一种应用相关型fpga自动化测试配置方法
US8181146B1 (en) Equivalence checker
US7398506B2 (en) Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing
CN107402883A (zh) 一种数据测试处理方法和装置
CN107992287B (zh) 一种系统需求优先级排序结果的检查方法和装置
US9619597B1 (en) System, method, and computer program product for electronic design configuration space determination and verification
US6539525B1 (en) Layout verifying method for integrated circuit device
CN110941932A (zh) 一种面向硬件逻辑设计的需求建模与验证方法
JP5229834B2 (ja) 回路設計方法、回路設計システム及び記録媒体
US6912473B2 (en) Method for verifying cross-sections
CN106707144B (zh) 一种应用于反熔丝fpga测试向量的逆向分析方法
CN105372582B (zh) 一种模块级边界扫描链的生成方法及系统
US12014129B2 (en) Circuit design visibility in integrated circuit devices
CN109635480A (zh) 一种基于制图软件的控制逻辑验证和调试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant